KR0182003B1 - Vertical driver circuit - Google Patents
Vertical driver circuit Download PDFInfo
- Publication number
- KR0182003B1 KR0182003B1 KR1019950046463A KR19950046463A KR0182003B1 KR 0182003 B1 KR0182003 B1 KR 0182003B1 KR 1019950046463 A KR1019950046463 A KR 1019950046463A KR 19950046463 A KR19950046463 A KR 19950046463A KR 0182003 B1 KR0182003 B1 KR 0182003B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- voltage source
- input signal
- level
- voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 3.3V/5V에서 모두 동작할 수 있는 인터페이스회로를 갖는 CCD용 수직 드라이버회로에 관한 것으로서, 특히 고전압원과 저전압원의 공통적으로 기준신호와 입력된 입력신호를 비교하여 비교 결과를 출력하는 인터페이스회로부; 인터페이스회로부의 출력신호를 레벨 변환하는 레벨 쉬프터부; 및 레벨 변환된 신호를 CCD용 수직 구동신호로 출력하는 게이트부를 구비하여 된 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical driver circuit for CCDs having an interface circuit capable of operating at 3.3V / 5V. In particular, a common signal of a high voltage source and a low voltage source compares a reference signal and an input signal and outputs a comparison result. An interface circuit unit; A level shifter unit for level converting an output signal of the interface circuit unit; And a gate portion for outputting the level converted signal as a vertical drive signal for CCD.
따라서, 본 발명에서는 5V의 고전압원으로 구동되는 입력신호와 3.3V의 저잔압원으로 구동되는 입력신호에 대해 공통적인 1.8V의 기준전압을 사용하기 때문에 입력신호의 전압원에 관계없이 겸용하여 사용가능하다.Therefore, the present invention uses a common 1.8V reference voltage for an input signal driven with a high voltage source of 5V and an input signal driven with a low residual voltage source of 3.3V, so that the present invention can be used regardless of the voltage source of the input signal. .
Description
제1도는 본 발명에 따른 수직 드라이버회로의 블록도.1 is a block diagram of a vertical driver circuit according to the present invention.
제2도는 제1도의 전압 비교기의 구성을 나타낸 상세 회로도.2 is a detailed circuit diagram showing the configuration of the voltage comparator of FIG.
제3도는 제1도의 기준 전압 발생부의 구성을 나타낸 상세 회로도.3 is a detailed circuit diagram showing the configuration of the reference voltage generator of FIG.
본 발명은 CCD(Charge Coupled Device)용 수직 드라이버회로에 관한 것으로서, 특히 3.3V/5V에서 모두 동작할 수 있는 인터페이스회로를 갖는 수직 드라이버회로에 관한 것이다.The present invention relates to a vertical driver circuit for a charge coupled device (CCD), and more particularly, to a vertical driver circuit having an interface circuit capable of operating at 3.3V / 5V.
현재 전자제품은 점차로 경박 단소화하는 경향이 있으면서 사용되는 전압도 5V에서 3.3V로 변해가는 추세에 있다.Currently, electronic products tend to be light and thin, and the voltage used is also changing from 5V to 3.3V.
그런데 CCD를 사용하는 모든 제품에 사용하는 수직 드라이버회로는 5V 전원에 대해서는 동작 처리가 가능하지만 3.3V 전원에 대해서는 동작 처리가 불가능하였다.However, the vertical driver circuit used in all the products that use the CCD can handle the operation of the 5V power supply, but cannot operate the 3.3V power supply.
또한 종래의 기준전압 발생회로는 단순히 저항 어레이(Array)를 이용하여 발생된 기준전압에는 CCD를 구동하기 위하여 출력 구동 트랜지스터의 상태천이시 생기는 많은 전류의 소모로 파워 리플에 의해 노이즈가 발생되는 문제점과 레이아웃 상의 저항 미스 매칭으로 인하여 기준전압이 제대로 출력되지 않는 문제점이 있었다.In addition, the conventional reference voltage generation circuit has a problem in that noise is generated by power ripple due to the consumption of a large amount of current generated during the state transition of the output driving transistor to drive the CCD to the reference voltage generated by simply using an array of resistors. Due to the resistance mismatch on the layout, there was a problem that the reference voltage was not output properly.
따라서 본 발명의 목적은 이와같은 종래기술의 문제점을 해결하기 위하여 3.3V/5V에서 모두 동작할 수 있는 인터페이스 회로를 갖는 CCD용 수직 드라이버회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide a vertical driver circuit for a CCD having an interface circuit that can operate at 3.3V / 5V in order to solve this problem of the prior art.
상기 목적을 달성하기 위하여 본 발명의 회로는 3.3V/5V에서 모두 동작할 수 있는 인터페이스회로를 갖는 CCD용 수직 드라이버회로에 관한 것으로서, 특히 고전압원과 저전압원의 전압대역에서 공통적으로 사용할 수 있는 중간적인 전압값을 가지는 기준신호와 입력된 입력신호를 비교하여 비교 결과를 출력하는 인터페이스회로부; 인터페이스회로부의 출력신호를 레벨 변환하는 레벨 쉬프터부; 및 레벨 변환된 신호를 CCD용 수직 구동신호로 출력하는 게이트부를 구비하여 된 것을 특징으로 한다.In order to achieve the above object, the circuit of the present invention relates to a vertical driver circuit for a CCD having an interface circuit capable of operating at 3.3V / 5V, and in particular, an intermediate that can be commonly used in the voltage range of a high voltage source and a low voltage source. An interface circuit unit configured to compare a reference signal having a predetermined voltage value with an input signal and output a comparison result; A level shifter unit for level converting an output signal of the interface circuit unit; And a gate portion for outputting the level converted signal as a vertical drive signal for CCD.
따라서, 본 발명에서는 5V의 고전압원으로 구동되는 입력신호와 3.3V의 저잔압원으로 구동되는 입력신호에 대해 공통적인 1.8V의 기준전압을 사용하기 때문에 입력신호의 전압원에 관계없이 겸용하여 사용가능하다.Therefore, the present invention uses a common 1.8V reference voltage for an input signal driven with a high voltage source of 5V and an input signal driven with a low residual voltage source of 3.3V, so that the present invention can be used regardless of the voltage source of the input signal. .
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail.
제1도는 본 발명에 따른 수직 드라이버회로의 블록도로서, 수직 드라이버회로는 전압 비교기(11)와 기준전압 발생부(12)를 구비한 인터페이스회로부(100)와 레벨쉬프터부(200)와 게이트부(300)로 구성한다.1 is a block diagram of a vertical driver circuit according to the present invention, wherein the vertical driver circuit includes an interface circuit part 100 including a voltage comparator 11 and a reference voltage generator 12, a level shifter part 200, and a gate part. It consists of 300.
먼저, 3.3V/5V의 입력신호(IN)가 전압 비교기(11)의 제1입력단자(VP)로 들어오면 기준전압 발생부(12)에서 발생된 기준 값이 전압 비교기(11)의 제2입력단자(VN)로 인가된다. 상기 전압 비교기(11)에서는 입력된 두 신호를 비교하여 고레벨이나 저레벨을 출력한다. 여기서, 고레벨은 15V이고 저레벨은 0V이다.First, when the 3.3V / 5V input signal IN enters the first input terminal VP of the voltage comparator 11, the reference value generated by the reference voltage generator 12 is the second value of the voltage comparator 11. It is applied to the input terminal VN. The voltage comparator 11 compares two input signals and outputs a high level or a low level. Here, the high level is 15V and the low level is 0V.
다음은 상기 인터페이스회로부(100)로부터 출력되는 고레벨이나 저레벨을 레벨 쉬프터부(200)에서 고레벨은 그대로 15V를 유지하고 저레벨은 -8.5V가 된다. 이와 같은 전압은 CCD의 특성상 요구되어지는 전압이다. 상기 레벨 쉬프터부(200)로부터 출력되는 레벤 변환된 신호는 게이트부(300)에서 버퍼단이나 로직단을 통해 CCD센서쪽에서 원하는 신호를 얻기 위해 버퍼단에서는 CCD센서의 동작을 원할하게 수행하도록 구동능력을 키워주고 로직단에서는 CCD센서의 특성에 맞도록 원하는 출력신호를 출력단자(OUT)를 통해 출력한다.Next, the high level or low level output from the interface circuit unit 100 is maintained at 15V and the low level is -8.5V. Such a voltage is a voltage required by the characteristics of the CCD. The Leven transformed signal output from the level shifter unit 200 increases driving ability to smoothly perform the operation of the CCD sensor at the buffer stage to obtain a desired signal from the CCD sensor side through the buffer stage or the logic stage at the gate portion 300. In addition, the logic stage outputs the desired output signal through the output terminal (OUT) to match the characteristics of the CCD sensor.
제2도에 도시된 바와 같이 상기 전압 비교기(11)에서 PMOS 트랜지스터는 제1-4트랜지스터(Q1-Q4)이고 NMOS 트랜지스터는 제5-7트랜지스터(Q5-Q7)이다. 먼저 제1입력단자(VP)로 3.3V 또는 0V의 입력신호가 들어오면 전압 대역의 중간정도의 값인 1.8V를 기준전압(Vref)으로 정하여 1.8V 이상이면 고레벨인 15V를 출력시키고, 1.8V 이하이면 저레벨인 0V를 출력시킨다.As shown in FIG. 2, in the voltage comparator 11, the PMOS transistors are the first through fourth transistors Q1-Q4 and the NMOS transistors are the fifth through seventh transistors Q5 through Q7. First, when the input signal of 3.3V or 0V is input to the first input terminal VP, 1.8V, which is the middle value of the voltage band, is set as the reference voltage Vref, and if the voltage is 1.8V or more, 15V of high level is output and 1.8V or less. In this case, low level 0V is output.
이와같이 상기 전압 비교기(11)의 제2입력단자(VN)를 통해 들어오는 기준전압(Vref)인 1.8V는 제1트랜지스터(Q1)의 게이트로 인가하고, 전압 비교기(11)의 제1입력단자(VP)를 통해 들어오는 입력신호(IN)는 제2트랜지스터(Q2)의 게이트로 인가한다. 이때 상기 입력신호(IN)가 기준전압(Vref)보다 크면 제2트랜지스터(Q2)는 제3트랜지스터(Q3)에서 공급되는 전류가 줄어 오프됨으로써 트랜지스터(Q6)의 드레인으로 흐르는 전류가 작어져서 제6트랜지스터(Q6)는 미세한 전류가 흐른다. 상기 제6트랜지스터(Q6)의 드레인에 흐르는 작은 전류는 제7트랜지스터(Q7)의 게이트로 인가되어 제7트랜지스터(Q7)를 오프시킨다. 이때 제1트랜지스터(Q1)에 흐르는 전류가 증가되어 제1트랜지스터(Q1)는 온되고 제5트랜지스터(Q5)를 통해 많은 전류가 그라운드(GND)로 빠진다. 따라서, 제3트랜지스터(Q3)와 같은 전류가 흐르는 제4트랜지스터(Q4)의 게이트로 바이어스전압(VB)이 인가되고 소오스로 CCD특성에 맞는 15V의 전원전압(VHH)이 인가되므로, 제4트랜지스터(Q4)는 온되어 출력단자(VO)에 고레벨이 출력된다.In this way, 1.8 V, the reference voltage Vref coming through the second input terminal VN of the voltage comparator 11, is applied to the gate of the first transistor Q1, and the first input terminal of the voltage comparator 11 ( The input signal IN coming through VP) is applied to the gate of the second transistor Q2. At this time, when the input signal IN is greater than the reference voltage Vref, the second transistor Q2 is turned off by reducing the current supplied from the third transistor Q3, so that the current flowing into the drain of the transistor Q6 is reduced, resulting in a sixth time. The transistor Q6 flows a minute current. A small current flowing in the drain of the sixth transistor Q6 is applied to the gate of the seventh transistor Q7 to turn off the seventh transistor Q7. At this time, the current flowing in the first transistor Q1 is increased so that the first transistor Q1 is turned on, and a large amount of current flows into the ground GND through the fifth transistor Q5. Accordingly, since the bias voltage VB is applied to the gate of the fourth transistor Q4 through which the same current as the third transistor Q3 flows, and the source voltage VHH of 15 V suitable for the CCD characteristic is applied to the source, the fourth transistor is applied. Q4 is turned on and a high level is output to the output terminal VO.
다음으로 입력신호(IN)가 기준전압(Vref)보다 작으면, 제1트랜지스터(Q1)는 제3트랜지스터(Q3)에서 공급되는 전류가 줄어 오프됨으로서 제5트랜지스터(Q5)의 드레인으로 흐르는 전류가 작아져서 제5트랜지스터(Q5)를 통해 미세한 전류가 흐르게 된다. 이때 제2트랜지스터(Q2)에 흐르는 전류가 증가되어 제2트랜지스터(Q2)는 온된다. 상기 제2트랜지스터(Q2)의 온동작으로 제6트랜지스터(Q6)의 드레인에 흐르는 전류가 증가하여 이 드레인과 연결되는 제7트랜지스터(Q7)의 게이트에 흐르는 전류도 증가하여 제7트랜지스터(Q7)가 온된다. 상기 제7트랜지스터(Q7)가 온되므로 출력단자(VO)를 통해 저레벨이 출력된다.Next, when the input signal IN is smaller than the reference voltage Vref, the current supplied from the third transistor Q3 is turned off by reducing the current supplied from the third transistor Q3, so that the current flowing to the drain of the fifth transistor Q5 is decreased. As it becomes small, a minute current flows through the fifth transistor Q5. At this time, the current flowing in the second transistor Q2 is increased so that the second transistor Q2 is turned on. The on-state operation of the second transistor Q2 increases the current flowing in the drain of the sixth transistor Q6, thereby increasing the current flowing in the gate of the seventh transistor Q7 connected to the drain, thereby increasing the current of the seventh transistor Q7. Comes on. Since the seventh transistor Q7 is turned on, a low level is output through the output terminal VO.
제3도를 참조하면, 기준전압 발생부(12)의 상세한 회로도는 제3도에 나타내며, 베이스가 접지된 제8, 9트랜지스터(Q8, Q9)와 저항(R1-R3)과 OP앰프(1)로 구성하여 하기에 동작을 설명한다.Referring to FIG. 3, a detailed circuit diagram of the reference voltage generator 12 is shown in FIG. 3, and the eighth and ninth transistors Q8 and Q9 having the base grounded, the resistors R1 to R3, and the OP amplifier 1 are shown in FIG. The operation will be described below.
먼저 기준전압(Vref)은 하기 식(1-3)에 나타낸다. 여기서 T는 온도이다.First, the reference voltage Vref is represented by the following formula (1-3). Where T is temperature.
따라서, 제8, 9트랜지스터(Q8, Q9)의 에미터에 흐르는 전류를 보면 하기 식(4, 5)에 나타낸다.Therefore, the current flowing through the emitters of the eighth and ninth transistors Q8 and Q9 is shown in the following equations (4, 5).
상기 식(1)에 식(2-5)를 적용하여 기준전압(Vref)을 얻는다. 이러한 기준전압은 5V와 3.3V로 구동되는 입력전압에 대해 공통으로 사용하기 위해 1.8V로 설정되도록 저항값(R1, R2, R3)들이 조정되게 된다.Equation (2-5) is applied to Equation (1) to obtain a reference voltage Vref. These reference voltages are adjusted so that the resistance values R1, R2, and R3 are set to 1.8V for common use for input voltages driven at 5V and 3.3V.
상술한 바와같이 본 발명에서는 수직 드라이버회로가 5V로 구동되는 입력신호와 3.3V로 구동되는 입력신호에 대해서 공통적으로 인터페이싱을 할 수 있으므로 전원에 대한 호환성을 향상시킬 수 있다. 또한, 밴드 갭에너지를 사용한 기준전압 발생기를 사용함으로써 전원 노이즈를 줄일 수 있고 온도변화에 독립적인 특성을 가질 수 있으므로 제품의 신뢰성을 향상시킬 수 있다.As described above, in the present invention, since the vertical driver circuit can interface in common to the input signal driven at 5V and the input signal driven at 3.3V, compatibility with the power source can be improved. In addition, by using a reference voltage generator using a band gap energy can reduce power supply noise and have an independent characteristic of temperature changes, thereby improving product reliability.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046463A KR0182003B1 (en) | 1995-12-04 | 1995-12-04 | Vertical driver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046463A KR0182003B1 (en) | 1995-12-04 | 1995-12-04 | Vertical driver circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970056988A KR970056988A (en) | 1997-07-31 |
| KR0182003B1 true KR0182003B1 (en) | 1999-05-01 |
Family
ID=19437625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950046463A KR0182003B1 (en) | 1995-12-04 | 1995-12-04 | Vertical driver circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0182003B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980010693A (en) * | 1996-07-01 | 1998-04-30 |
-
1995
- 1995-12-04 KR KR1019950046463A patent/KR0182003B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980010693A (en) * | 1996-07-01 | 1998-04-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970056988A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7400163B2 (en) | Dead time control circuit capable of adjusting temperature characteristics of dead time | |
| US8593439B2 (en) | Load driving device, illumination device, display device | |
| EP0576204B1 (en) | Integrated circuit buffer with controlled rise and fall times | |
| KR100405647B1 (en) | Level shift circuit and image display device | |
| US20030146781A1 (en) | High speed voltage level shifter | |
| US6236243B1 (en) | Negative voltage level detection circuit | |
| US6980194B2 (en) | Amplitude conversion circuit for converting signal amplitude | |
| KR100197998B1 (en) | Low power loss input buffer of semiconductor device | |
| US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
| KR0182003B1 (en) | Vertical driver circuit | |
| US6191624B1 (en) | Voltage comparator | |
| KR0170999B1 (en) | Digital logic level conversion circuit with small sine wave input | |
| JP4357698B2 (en) | Reset circuit and power supply device | |
| KR20030072527A (en) | Generator of dc-dc converter | |
| JP4641660B2 (en) | Level shift circuit | |
| JP2002217691A (en) | Comparator circuit | |
| US5235520A (en) | Integrated circuit having a function for generating a constant voltage | |
| US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
| US20030222701A1 (en) | Level shifter having plurality of outputs | |
| JP4362973B2 (en) | Voltage level conversion circuit | |
| JPH07105709B2 (en) | Voltage conversion circuit | |
| KR200141166Y1 (en) | High voltage generation circuit | |
| JP2024123851A (en) | Level Shift Circuit | |
| US4956613A (en) | Differential amplifier having externally controllable power consumption | |
| US6201430B1 (en) | Computational circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19951204 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19951204 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19981130 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19981210 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19981210 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20011107 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20021108 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20031107 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040331 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20051109 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20061128 Start annual number: 9 End annual number: 9 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20081110 |