[go: up one dir, main page]

KR0177006B1 - 복합 리드 구성을 가진 반도체 장치 - Google Patents

복합 리드 구성을 가진 반도체 장치 Download PDF

Info

Publication number
KR0177006B1
KR0177006B1 KR1019950000417A KR19950000417A KR0177006B1 KR 0177006 B1 KR0177006 B1 KR 0177006B1 KR 1019950000417 A KR1019950000417 A KR 1019950000417A KR 19950000417 A KR19950000417 A KR 19950000417A KR 0177006 B1 KR0177006 B1 KR 0177006B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor device
base
leads
metal base
Prior art date
Application number
KR1019950000417A
Other languages
English (en)
Other versions
KR950034635A (ko
Inventor
히데아키 고즈르
Original Assignee
우에시마 세이스케
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우에시마 세이스케, 야마하 가부시키가이샤 filed Critical 우에시마 세이스케
Publication of KR950034635A publication Critical patent/KR950034635A/ko
Application granted granted Critical
Publication of KR0177006B1 publication Critical patent/KR0177006B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩(2)은 금속 베이스(8)의 저면의 중심부에 장착되어 있다. 금속 베이스(8)의 가장자리의 양쪽 측면에는 리드를 구성하기 위해 폴리이미드막(9)을 거쳐 금속 박막(10)이 배치되어 있다. 칩(2)의 패트(P,P..)는 내부 리드부(12)와 와이어 본딩되어 있다. 칩(2), 와이어(W), 내부 리드부(12)는 수지(11)로써 포팅된다. 금속 박막상에서, 외부 리드를 구성하는 클립 리드 어셈블리(14)는 후측에 부착되어 있다. 클립 리드(14)는 날개 형상으로 외부 리드를 형성한다. 본 발명의 효과는 장치 소형화 및 리드 사이의 피치 축소를 얻을 수 있다는 데에 있다.

Description

복합 리드 구성을 가진 반도체 장치
제1a도 내지 제1d도는 본 발명의 여러 실시예에 따른 반도체 장치의 구성을 도시한 단면도.
제2도는 제1a도 내지 제1d도에 도시한 실시예에 따른 반도체 장치의 제조방법을 설명하는 플로우 챠트.
제3도는 반도체 장치에 이용되는 금속 베이스 회로기판(MB)을 도시한 평면도.
제4a도 및 제4b도는 반도체 장치에 이용되는 클립 리드(14)의 형상을 도시한 측면도 및 평면도.
제4c도는 클립 리드 어셈블리를 회로 기판에 결합시키는 방법을 도시한 도면.
제5a도 및 제5b도는 반도체 장치에 이용되는 클립 리드(14)의 다른 형상을 도시한 측면도 및 평면도.
제6a도 및 제6b도는 반도체 장치에 이용되는 클립 리드(14)의 또 다른 형상을 도시한 측면도 및 평면도.
제7도는 본 발명의 다른 실시예에 따른 반도체 장치를 도시한 측면도.
제8a도 및 제8b도는 종래의 반도체장치의 구성을 도시한 도면으로, 특히
제8a도는 외부 리드(3b)를 굴곡 형성하기 이전의 외부 리드의 상태를 도시한 단면도.
제8b도는 상기 형성 과정 이후의 외부 리드의 상태를 도시한 개략도.
제9도는 종래의 반도체 장치의 다른 구성을 도시한 단면도.
제10도는 종래의 반도체장치의 또 다른 구성을 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
2 : 칩 5 : 회로 기판
8 : 금속 베이스 9 : 폴리이미드막
10 : 금속 박막 11 : 수지
12 : 내부 리드부 14 ; 클립 리드
16 : 버팀봉 17 : 베이스 바아
18 : 테스트 패드 P : 패드
S : 반도체 장치 W : 와이어
본 발명은 반도체 집적회로에 이용하기에 적합한 반도체장치 및 그 제조방법에 관한 것이다.
집적 회로가 형성되어 있는 반도체 칩은 통상 용기 겸 배선판인 패키지내에서 성형된 상태에서 인쇄회로판에 장착된다. 이송 성형법이라 불리우는 공지의 봉입방법에서는 에폭시 등의 수지로써 반도체 칩을 패키지내에 성형-봉지한다. 제8a도에 도시한 방법에 따르면, 먼저 칩(2)을 리드 프레임(1)의 중심부에 있는 스테이지(1a)상에 먼저 장착한다. 다음에, 패드(P,P,..)와 내부 리드부(3a, 3a,..)를 금속 와이어 본딩에 의해 접속한 후, 수지(4)로써 칩(2) 및 리드 프레임(1)을 주입-성형한다. 다음에, 제8b도에 도시한 바와 같이, 리드 프레임(1)의 외부 리드(3b, 3b,..)를 날개 형상으로 절곡시킨다. 성형시 수지의 흐름을 막는 작용을 함과 동시에, 각 쌍의 인접 외부 리드(3b, 3b,..)에 연결되어 있는 댐 바아(도시하지 않음)를 절단한다.
제9도는 제8도에 도시한 리드 프레임(1) 대신에 박판-형상 프레임(6)을 이용한 또다른 반도체 장치(S)(예를 들면, PC-QFP: 미츠시타 전자회사의 Printed Circuit Quad Flat Package)를 도시한 도면이다. 상기 박판-형상 프레임(6)은 칩(2)을 장착시키기 위한 인쇄 회로 기판(7)과 내부 리드부(3a, 3a)가 서로 접속되어 있는 구조로 되어 있다. 이러한 반도체 장치(S)에서는 리드 터미널 사이의 피치를 축소시킬 수 있으므로 제8a도 및 제8b도에 도시한 반도체 장치(S)에 비해 리드 터미널의 수를 증가시킬 수가 있다.
제10도는 금속 베이스 회로 기판을 이용한 leadless chip carrier(LCC)의 또 다른 반도체 장치(S)(예를 들면, 미츠이-토아츠 화학의 MQP-LCC)를 도시한 도면이다. 도면에 도시한 반도체 장치(S)에서, 금속 베이스 회로 기판(5)은 금속 베이스(8)상에 있는 배선용 금속 박막(10)을 가진다. 칩(2)은 금속 베이스(8)의 노출면상에 직접 부착되어 있으며, 금속 베이스(8)의 양쪽 단부는 J자 형상으로 절곡되어 있다. 금속 베이스(8)상에는 얇은 폴리이미드막(9)이 형성되어 있다. 또한, 금속 베이스(8)상에는 금속 박막(10)의 배선 패턴도 형성되어 있으며, 이러한 배선 패턴은 내부 및 외부 리드를 구성한다. 칩(2)의 패드(P, P)는 와이어 본딩에 의해 내부 리드부에 접속되어 있다. 내부 리드부를 이루는 금속 박막(10)의 일부와 칩(2)와 와이어(W)는 수지(11)에 의해 포팅되어 있다. 이러한 반도체 장치(S)는 리드 터미널 사이의 피치를 좁힐 수 있으므로 터미널 수를 증가시킬 수 있을 뿐만 아니라 칩(2)이 금속 베이스(8)상에 장착되어 있기 때문에 방열성도 향상시킨다.
제8a도 및 제8b도에 도시한 바와 같은 반도체 장치(S)의 리드 프레임은 에칭 또는 스탬핑에 의해 제조되지만 리드부 제조기술에 따라서 내부 리드부의 피치를 줄이는 작업에는 한계가 있다. 현재, 내부 리드부사이의 최소 피치는 0.21mm이며, 패키지를 더욱 작게 만들기 위해서는 리드 프레임의 두께를 더 얇게 만들어야 한다. 그러나, 상기 값보다 더 작은 피치는 어셈블리 공정에 있어서 운반이 곤란하다. 또한, 이송 성형 방법에 있어서 성형시 수지의 오버플로우를 방지하는 데에는 댐 바아가 필수적인데 외부 리드 사이가 피치가 0.3mm이하로 되면 기술면에 있어서 상기 댐 바아의 절단도 어렵게 된다.
제9도에 도시한 바와 같은 반도체 장치(S)는 리드 프레임(1)을 대신하여 인쇄회로판을 이용하고 있기 때문에 방열성이 떨어진다. 이로인해, 칩(2)이 열을 보유하게 되므로 방열용 스프레더를 추가로 구비하는 것이 필요하다. 또한, 제8a도 및 제8b도에 도시한 반도체 장치(S)의 경우와 같이 바아가 필요하므로 장치의 사이즈는 더욱 크게 된다. 이외에도, 리드 프레임의 제조 공정시 내부 리드부와 인쇄회로판을 접속하는 작업이 필요하므로 장치의 생산비는 상승한다. 또한, 제10도에 도시한 바와 같은 반도체 장치(S)는 금속 베이스(8)가 각 리드에 대해 분리되어 있지 않으며, 금속 박막(10) 패턴이 평면상에 배치되어 있는 LCC구조로 되어 있으므로 브리지가 생기기 쉽고 일괄적인 납땜 가열도 어렵게 된다. 또한, 이러한 LCC구조 때문에 실장후의 검사도 곤란하다. 게다가, 금속 베이스(8)는 열 전도성이 높으나 인쇄회로기판에의 실장시 외부 리드의 장착부에 열이 집중되지 않는 경우도 있어서 실장 불량이 발생하기 쉽다. 제8a도 및 제8b도에 도시한 바와 같이, 몸체로부터 돌출되어 있는 날개 형상의 별도 외부리드는 분리되어 있어서 실장시 발생하는 열 응력을 흡수하지만, 제10도에 도시한 구조를 가지는 금속 베이스(8)는 리드와 분리되어 있지 않으므로 열 응력의 흡수가 어려우며 이로인해 인쇄회로기판의 굴곡 및 비틀림이 발생하는 문제가 있다.
본 발명의 목적은 리드 사이의 피치 및 장치의 사이즈를 축소시킬 수 있는 반도체 장치 및 그 제조 방법을 제공하는 데에 있다.
본 발명에 따른 반도체 장치는 다수의 리드를 구성하는 금속박막이 형성된 베이스와; 상기 베이스 상에 장착된 반도체 칩과; 상기 반도체 칩 및 다수의 리드의 내부 부분을 시일링하는 절연 수지 부재와; 평면 부재를 클리핑하는 기능 및 자체 지탱 기능을 가지며 전기 전도성 물질이면서 상기 리드와 접촉하여 전기적으로 접속되는 다수의 클립부를 포함하는 다수의 클립 리드로 구성된 것을 특징으로 한다.
본 발명에 따른 반도체장치의 제조방법은 다수의 리드가 표면에 형성된 베이스 상에 반도체 칩을 다이 본딩하는 단계와; 상기 리드의 일부 및 상기 반도체 칩을 커버하도록 절연 수지를 도포하는 단계와; 상기 리드에 외부 리드를 전기적으로 접속시키기 위해서, 다수의 외부 리드가 형성되어 있으며 평면 부재를 클리핑하는 기능을 가진 클립 리드 어셈블리를 상기 베이스 상에 부착시키는 단계로 구성된 것을 특징으로 한다.
본 발명의 효과는 다음과 같다.
(1) 반도체 칩이 결합되어 있는 베이스 상에서, 금속 박막에 의해 내부 리드부가 형성되는 경우에는 리드 사이의 피치를 축소시킬 수 있다.
(2) 실장 후에 외부 리드를 부착하는 경우에는 수지의 오버 플로우를 방지하는 댐 바아가 필요하지 않다. 이외에도, 베이스의 제재를 적절히 선택함으로써 열 전도성이 높은 베이스를 얻는 것이 가능하므로 열 스프레더도 필요하지 않다. 따라서, 반도체 장치의 사이즈는 축소될 수가 있다.
(3) 실장후 외부 리드 부착시 상기 외부 리드를 미리 날개 형상으로 형성한 후에 접속시킬 수가 있으므로 장치의 제조 공정이 간단해진다. 또한, 테스트 패드가 미리 형성되어 있는 외부 리드를 이용하는 때에는 테스트도 용이하게 할 수 있는 잇점이 있다.
이하, 도면을 참고하여 본 발명에 따른 실시예를 설명한다. 제1a도는 본 발명의 일실시예에 따른 반도체 장치의 구성을 도시한 단면도이다. 도면에서, 금속 베이스(8)는 평면 형상의 금속판이라는 점에서 제10도의 금속 베이스(8)와 유사한다. 폴리이미드막(9)은 금속 베이스(8)의 주변 측면 및 양쪽 표면을 커버하는 방식으로 금속 베이스(8)에 부착되어 있다. 폴리이미드막(9)상에는 리드의 회로 배선 패턴을 형성하는 Cu-Ni-Au 합금 등의 금속 박막이 선택적으로 도금되어 있다. 상기 리드의 내부 부분은 내부 리드부(12)를 구성한다.
여기에서, 내부 리드부가 금속 베이스(8)의 양쪽 측면상에 형성되어 있는 DIP(dual in-line package)의 경우에 있어서, 폴리이미드막상의 금속 박막(10)의 배선 패턴에 형성되어 있는 테이프 형상의 내부 리드부 부재는 도면에 도시한 바와 같은 형상으로 금속 베이스(8)상에 부착될 수 있다.
따라서, 금속 베이스(8) 및 금속 박막(10)은 회로기판을 구성하며, 상기 회로기판(5)은 단층 구조 또는 다층 구조 중의 어느 하나일 수 있다. 도면에 도시한 바와 같은 금속 베이스(8)의 하부면의 중심부는 노출되어 있으며, 상기 노출된 금속 베이스상에 칩(2)이 장착되어 있다. 본딩 패드(p) 는 칩(2)의 표면, 즉 도면에 도시한 저면상에 형성되어 있다. 회로기판의 두께는 약 0.15-1.5mm이고, 그 면적은 약 7㎟-40㎟이다. 상기 회로기판은 에칭 또는 프레스 성형에 의해 형성된다. 칩(2)상에 패드(P,P)는 와이어 본딩에 의해 내부 리드부와 접속되어 있다. 칩(2), 와이어(W), 내부 리드부(12)는 에폭시 수지와 같은 수지(11)로 포팅된다. 또한, 날개 형상의 오부 리드부(13)를 구성하는 클립리드(14)는 수지로 포팅되지 않은 금속 박막패턴(10)의 외부 부분에 부착되어 있다. 클립 리드(14)는 스프링용으로 사용되는 금속(Fe합금, Cu합금등)으로 형성되어 있으며, 탄성 및 자체 지탱 기능을 가진 클립을 구성한다. 클립리드(14)는 금속 박막 패턴(10)의 결합부에 각각 대응하는 다수의 띠 형상의 평판 부재로 형성되어 있다. 클립 리드(14)는 에칭 또는 프레스 성형에 의해 형성되며, 그 두께는 0.15mm이하이다.
회로기판(5)은 리드 프레임 형상으로 준비된다. 제3도에 도시한 바와 같이, 금속 베이스 배선판(MB)은 스페이스부(갭 부분)(SP)가 형성되도록 펀칭되어 있는 금속판 형상을 가지며, 각 금속 베이스(8,8...)는 상기 스페이스부(SP,SP,..)를 거쳐 걸이 핀(15,15...)에 의해 금속 베이스 배선판(MB)에 지지되어 있다. 따라서, 금속 베이스(8,8..)를 리드 프레임 형상으로 형성함으로써 종래의 다이 본딩 및 와이어 본딩 공정이 직접 행해질 수 있다. 여기에서, 제3도에는 도시하지 않았으나 각 금속 베이스(8,8..)상에는 제1a도에 도시한 바와 같은 폴리이미드막(9) 및 금속 박막(10)이 형성되어 있다.
이하, 제2도를 참고하여 제1a도의 반도체장치의 제조과정을 설명한다. S1단계에서, 칩(2)를 금속 베이스(8)의 중심부상에 다이 본딩한다. 다음에, S2단계에서, 칩(2)상의 각 패드(P,P..)와 금속 박막(10)의 내부 리드부(12)를 와이어 본딩에 의해 접속한다. S3단계에서, 수지(11)를 포팅함으로써 칩(2), 와이어(W), 내부 리드부(12)를 성형한다. 다음에, S4단계에서, 각 금속 베이스의 네 모서리에 있는 걸이 핀(15,15,..)을 상기 금속 베이스와 분리되도록 절단하여 제거한다.
다음에, S5단계에서, 클립 리드(14)를 금속 베이스에 부착시킨다. 제4a도 및 제4b도에, 클립 리드 어셈블리(14)의 측면도 및 평면도가 도시되어 있다. 제4a도로부터 알 수 있듯이, 각각의 클립 리드 어셈블리(14)의 한쪽 단부는 클립부(CL)를 형성하도록 U자 형상으로 되어 있으며, 화살표 A방향으로 탄성을 가진다. 회로기판(5)의 단부를 상기 클립부(CL)로써 클리핑함으로써 클립리드(14)를 고정시킨다. 따라서, 클립 리드와 금속 박막(10)은 전기적으로 접속되게 된다. 여기에서, 클립 리드(14)의 한쪽 단부는 버팀봉(16)에 의해 결합되어 있고, 다른쪽 단부는 베이스 바아(17)에 의해 결합되어 있다. 클립 리드 어셈블리 및 회로기판에는 대응 지점에 바람직하게 돌출부 및 오목부가 형성되어 있으며, 위치 정렬시 상기 오목부와 돌출부는 서로 맞물려진다. 제4c도에 도시한 바와 같이, 클립 리드 어셈블리(14)의 측면을 가이드함으로써 상기 기판(5)과 클립 리드(14)와의 배열을 견고히 하기 위해 회로기판(5)의 코너 상에 돌출부를 형성할 수도 있다.
다음에, 클립 리드 어셈블리(14)의 리드 터미널(L,L..)을 제1도에 도시한 날개 형상으로 굴곡 형성한다. 제S6단계에서, 클립 리드(14)의 터미널부를 납땜 가열한다. 다음에, S7단계에서, 클립 리드 어셈블리(14)의 버팀봉(16) 및 베이스바(17)를 절단 제거한다. 회로의 기능 및 특성 등을 조사하는 S8단계에서 여러 테스트를 거쳐 정품으로 판면된 반도체 장치는 제품시장으로 보급된다. 또는, S7단계에서, 버팀봉(16)만을 절단하고, 베이스 바(17)는 판매 후 소비자가 절단하도록 그대로 남겨둘 수도 있다.
회로기판의 형상은 제1a도에 도시한 형상으로만 제한되는 것이 아니다. 제1b도 내지 제1d도에, 회로 기판의 여러 형상을 보이는 보기들을 도시하였다.
제1b도에서, 폴리이미드막(9a 및 9b)은 금속 베이스(8)의 주요 상부 표면 및 주요 하부 표면 양쪽에 형성되어 있으며, 금속 박막(10)은 한쪽 폴리이미드막(9b)에만 형성되어 있다. 폴리이미드막(9a 및 9b)은 금속 베이스(8)의 주요 표면상에만 형성되어 있기 때문에 이들은 인쇄등의 방법에 의해 형성될 수 있다. 금속 베이스(8)의 측면은 노출되어 있기는 하나, 폴리이미드막(9a,9b)을 상기 측면밖으로 돌출되도록 형성함으로써 클립 리드에 의한 단락을 방지할 수 있다. 또한, 금속 베이스(8)의 한쪽 표면상에만 금속 박막(10)이 형성되어 있기는 하나, 클립리드와 낮은 저항에서 접속될 수만 있으면 문제가 되지 않는다. 여기에서, 금속 박막을 다른 쪽 폴리이미드막(9a)상에도 형성하여 클립 리드 부착시 폴리이미드막(9a)을 보호할 수도 있다.
제1c도에서, 회로기판(5)은 절연기판(19) 및 상기 절연기판상에 형성되어 있는 금속 박막 패턴(10)으로 구성되어 있다. 이 회로기판은 인쇄회로기판과 동일한 구성을 가지며 이와 유사한 제조 공정으로 제조될 수 있다.
제1d도는 제1b도에 도시한 바와 같은 회로기판(5)의 배선이 다층 구조로 형성되어 있는 것을 도시한 도면이고, 폴리이미드막(9a,9c)은 금속 베이스(8)상에 형성되어 있으며, 폴리이미드막(9c)상에는 제1배선층(10b)이 형성되어 있다. 또한, 상기 제1배선층(10b)상에는 또 다른 폴리이미드막(9b)이 형성되어 있다. 그위에, 리드를 구성하는 금속 박막(10a)이 형성되어 있다. 이러한 다층구조의 회로기판은 클립 리드를 부착시킨다는 점에서 제1b도에 도시한 회로기판과 유사하게 사용될 수 있다. 여기에서, 이에 유사하게 제1c도에 도시한 바와 같은 회로기판도 다층 배선층을 갖도록 변형될 수있다. 또한, 상기 2층 구조의 회로 배선의 경우와 마찬가지로, 3층이상의 구조로 된 회로배선도 유사한 방식으로 형성될 수 있음을 당 분야의 전문이이면 누구나 쉽게 알 수 있을 것이다.
제5a도 및 제5b도에는 클립 리드 어셈블리(14)의 또 다른 실시예를 도시하였다. 제5b도에 도시한 바와 같이, 리드(L)는 그 단부상에 각각 테스트 패드(18,18..)를 가지고 있다. 제5a도에 도시한 바와 같이, 상기 리드의 단부는 폴리이미드층(19)에 의해 베이스 바아(17)에 부착되어 있다. 리드를 회로기판(5)에 부착시킨 후에 버팀봉(16)을 절단 및 제거함으로써 각각의 리드(L)를 전기적으로 고립시킬 수 있으므로, 반도체 장치는 동작 및 테스트될 수 있다. 테스트 이후에, 테스트 패드(18)를 절단한다. 따라서, 테스트 패드(18,18..)가 임시로 설치되어 있는 클립 리드를 이용함으로써 장치를 용이하게 테스트할 수 있다. 제6a도 및 제6b도에는 클립 리드 어셈블리(14)의 또다른 실시예를 도시하였다. 리드의 외부 리드부(13)는 제6도에 도시한 바와 같은 날개 형상으로 절곡되도록 하는 형성 과정을 거친다. 제6b도에 도시한 바와 같이 클립 리드(14)는 각 리드(L)의 단부 상에 테스트 패드(18,18..)를 각각 가지고 있다. 테스트 패드가 있는 단부는 폴리이미드층(19)에 의해 베이스 바아(17)에 부착되어 있다. 형성 과정을 마친 리드는 쉽게 변형될 수 있기 때문에 부착이 어려우나, 본 실시예에서는 리드를 후측에 부착시키기 때문에 이러한 애로점을 해결할 수 있다.
제7도에 도시한 바와 같이, 폴리이미드막(9) 및 금속 박막 패턴(10)을 금속 베이스의 저면에만 형성할 수도 있으며, 열압착법에 의해 외부 리드(20)를 금속 박막(10)의 단부에 부착시킬 수도 있다.
여기에서, 제1a도∼제1d도 및 제7도에 도시한 바와 같은 반도체 장치에 있어서, 장치를 인쇄회로판 상에 장착하는 데에 페이스 다운 본딩(face down binding)이 이용될때에는 칩마운터를 이용할 수도 있다.
이상에서, 본 발명은 바람직한 실시예에서만 기술하였으나 본 발명은 이에만 한정되는 것은 아니며, 본 발명의 청구 범위의 개념을 이탈하지 않는 범위내에서 당 분야의 전문가에 의해 여러 가지로 변형될 수 있음은 물론이다.

Claims (16)

  1. 다수의 리드를 구성하는 금속박막이 형성된 베이스와; 상기 베이스에 장착되는 반도체 칩과; 상기 다수의 리드의 내부 부분 및 상기 반도체 칩을 시일링하는 절연수지 부재와; 평면 형상의 물체를 클리핑하는 기능 및 자체 지탱 기능을 가지며 전기 전도성 물질이면서 상기 리드와 접촉하여 전기적으로 접속되는 다수의 클립부를 포함하는 다수의 클립 리드로 구성된 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 반도체 칩은 그 위에 형성되어 있는 다수의 본딩 패드를 포함하며, 상기 리드와 상기 본딩 패드를 전기적으로 접속시키는 다수의 본딩 와이어를 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 베이스는 절연 기판인 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 베이스는 한쌍의 주요 표면을 가진 금속 베이스와; 상기 주요 표면 양쪽에 형성되어 있는 절연막으로 구성된 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 절연막은 상기 금속 베이스의 중심부에서 개방부를 가지며, 상기 반도체 칩은 상기 개방부에서 상기 금속 베이스상에 본딩되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 절연막은 상기 금속 베이스의 가장자리에 있는 상기 한쌍의 주요 표면을 커버하는 부분과 상기 금속 베이스의 측면상에 연장되어 있는 부분을 가지는 한장의 막으로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제4항에 있어서, 상기 베이스는 상기 금속 베이스와 상기 리드 사이의 상기 절연막 내에 금속 배선층을 추가로 삽입한 것을 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제4항에 있어서, 상기 반도체 칩은 집적 회로를 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제4항에 있어서, 상기 클립 리드에는 상기 클립부에 대향하는 측면상에 테스트 패드가 설치되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서, 상기 테스트 패드를 접속하는 절연 접속수단을 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  11. 절연막을 거쳐, 내부 리드를 구성하는 금속 박막이 표면에 형성된 금속 베이스와; 상기 금속 베이스 상에 직접 다이 본딩되어 있고, 패드를 가지며 상기 내부 리드와 전기적으로 접속되는 반도체 집적 회로가 형성되어 있는 반도칩과; 상기 금속 베이스상에 있는 상기 내부 리드와 전기적 및 기계적으로 집속되어 있는 외부 리드로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  12. 그 표면상에 다수의 절연 리드를 가지는 베이스 상에 반도체 칩을 다이-본딩하는 단계와; 상기 리드의 부분 및 상기 반도체 칩을 커버하도록 절연 수지를 도포하는 단계와, 다수의 외부 리드가 설치되며 평면 부재를 클리핑하는 기능을 가지는 클립 리드 어셈블리를 상기 베이스의 리드에 전기적으로 부착 및 접속하는 단계로 구성된 것을 특징으로하는 반도체 장치 제조방법.
  13. 제12항에 있어서, 상기 반도체 칩은 다수의 본딩 패드를 포함하며, 절연 수지를 도포하는 단계 이전에 상기 본딩 패드와 상기 리드를 와이어 본딩하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  14. 제13항에 있어서, 상기 외부 리드는 그 외부쪽 단부에 테스트 패드를 가지며, 상기 테스트 패드는 절연 상태하에서 기계적으로 서로 연결되어 있고, 상기 테스트 패드를 이용하여 반도체 장치를 테스트하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체장치 제조방법.
  15. 제12항에 있어서, 상기 클립 리드 어셈블리의 외부 리드는 양쪽 단부에서 기계적으로 연결되어 있고, 상기 부착 단계후에 상기 클립 리드 어셈블리의 접속부를 적어도 부분적으로 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체장치 제조방법.
  16. 절연막을 거쳐, 내부 리드를 구성하는 금속 박막이 형성된 금속 베이스 상에, 본딩 패드를 가짐과 동시에 반도체 집적 회로가 형성되어 있는 반도체 칩을 다이 본딩하는 단계와, 상기 내부 리드와 상기 반도체 칩의 패드를 전기적으로 접속하는 단계와; 상기 금속 베이스상의 상기 내부 리드와 외부 리드를 접속하는 단계로 이루어진 것을 특징으로 하는 반도체장치 제조방법.
KR1019950000417A 1994-01-14 1995-01-11 복합 리드 구성을 가진 반도체 장치 KR0177006B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-2798 1994-01-14
JP279894A JPH07211741A (ja) 1994-01-14 1994-01-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR950034635A KR950034635A (ko) 1995-12-28
KR0177006B1 true KR0177006B1 (ko) 1999-04-15

Family

ID=11539402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000417A KR0177006B1 (ko) 1994-01-14 1995-01-11 복합 리드 구성을 가진 반도체 장치

Country Status (3)

Country Link
JP (1) JPH07211741A (ko)
KR (1) KR0177006B1 (ko)
TW (1) TW298668B (ko)

Also Published As

Publication number Publication date
TW298668B (ko) 1997-02-21
KR950034635A (ko) 1995-12-28
JPH07211741A (ja) 1995-08-11

Similar Documents

Publication Publication Date Title
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
EP1235272B1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
KR100281667B1 (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
US5777382A (en) Plastic packaging for a surface mounted integrated circuit
KR19980042617A (ko) 웨이퍼 레벨 패키징
US6965159B1 (en) Reinforced lead-frame assembly for interconnecting circuits within a circuit module
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
KR20000048011A (ko) 반도체 장치
US6407333B1 (en) Wafer level packaging
US6483184B2 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
US6037662A (en) Chip scale package
US5233131A (en) Integrated circuit die-to-leadframe interconnect assembly system
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
US7253506B2 (en) Micro lead frame package
US6323551B1 (en) Resin sealed-type semiconductor device and method of manufacturing the same
KR0177006B1 (ko) 복합 리드 구성을 가진 반도체 장치
JP4038021B2 (ja) 半導体装置の製造方法
KR970002136B1 (ko) 반도체 패키지
KR100291511B1 (ko) 멀티 칩 패키지
KR100487464B1 (ko) 리드프레임을이용한반도체칩패키지
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
JPH065701B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950111

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950315

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19950111

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980527

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011107

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021106

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031106

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041109

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051111

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061110

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20071106

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081110

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20091110

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20101115

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20101115

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20121009