KR0172263B1 - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 제조 공정시, 콘택홀 식각 공정에 의한 실리사이드막의 식각을 방지하여 소자의 접촉 저항을 개선하고, 소자의 수명을 연잘시킬수 있는 반도체 소자의 제조방법에 관한 것으로, 본 발명에 따르면, 기존의 접합 영역 상단에 접촉 저항 및 접착력을 개선하기 위하여 형성된 티타늄 실리 사이드 상부에 콘택홀 식각시 티타늄 실리사이드 막의 유실을 방지하기 위한 코발트를 적층하므로써, 소자의 접촉 저항을 개선하고, 소자의 신뢰성을 향상시키는 효과가 있다.

Description

반도체 소자의 제조방법.

제1도 (a) 내지 (d)는 종래의 반도체 소자의 제조 방법에 따른 반도체 소자의 단면도.

제2도 (a) 내지 (g)는 본 발명에 따른 반도체 소자의 제조방법을 순차적으로 난타낸 요부 단면도.

* 도면의 주요 부분에 대한 부호의 설명

11 : 반도체 기판 12 : 필드 산화막

13 : 게이트 산화막 14 : 게이트 전극

17 : 티타늄 실리사이드 18 : 코박트막

19 : 반응된 코발트막

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 제조 공정시, 콘택홀 식각 공정에 의한 실리사이드막의 식각을 방지하여 소자의 접촉 저하을 개선하고, 소자의 수명을 연장시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.

통상적으로 대부분의 집적회로에서 접촉부와 금속 배선으로 사용되오던 알루미늄은 초기의 반도체 소자의 공정에 이용되어 왔지만, 용융 온도가 577℃이고, 계면 원자는 400℃ 이하에서 확산되어 큰 누설전류를 발생하는 단점이 있었다. 이러한 이유로 낮은 비저항과 고온의 안정도를 가지는 새로운 접촉재료로서 금속 실리사이드가 대두되게 되었다. 실리사이드는 고유의 조성과 각기의 화학적 성질을 갖는 금속-실리콘 화합물이다. 상기 금속들의 종류는 각기의 화학적 성질을 갖는 금속-실리콘 화합물이다. 상기 금속들의 종류는 내화석 금속족인 몰리브덴, 탄탈륨, 티타늄, 텅스텐 또는 귀금속 원자인 코발트, 니켈, 백금등과 반응한 화합물로 구성되며, 상기 실리사이드는 낮은 비저항과 고온에서의 안정도외에는 양질의 실리사이드는 형성 및 에칭이 용이하고, 강력한 접착력이 있으며, 산화 공정시 산화막응 형성할 수 있는 장점이있다. 이러한 실리사이드는 현재의 폴리 실리콘 배선 또는 게리트 전극위에 형성되어 전도성을 개선시키고, 소오스, 드레인 접합 부분에 실리사이드를 부분적으로 형성시켜 접학 영역 사이에 발생하는 접촉 저항을 감소시킴으로써 RC 지연 시간을 낮추는 역할을 한다.

종래의 금속 실리사이드막을 게이트 전극 상부에 적츠하여 게이트 전극의 전도성 및 접촉 저항을 개선시키기 위한 반도체 소자의 제조방법에 대해 살표보면, 제1도 (a)에 도시된 바와 같이, 반도체 기판(1) 상부에 소자간의 분리를 위한 필드 산화막(2)을 형성하고, 상기 전체 구조물 상부에 게이트 산화막(3), 게이트 폴리실리콘(4)을 순차적으로 적층하고, 사진 식각 공정에 의한 마스크 패턴에 의하여 식각하여 게이트 전극을 형성한다.

이어서, 게이트 전극으로 인하여 노출된 기판 하단에 이온 주입 공정을 실시하여 저농도 불순물을 이온 주입하고, 전체 구조물 상단에 산화막을 형성하여 이방성 블랭킹 식각하여 스페이서(5)를 형성한 다음, 고농동 이온 주입하여 소오스, 드레인(6)을 형성한다. 그런다음, 실리사아드용 금속막 예를 들어 Ti 금속을 일정 두께로 증착한 후, 열처리하여 실리콘과 접합된 영역을 티타늄 실리사이드(7)을 형성하고, 잔조하는 금속막을 통상의 제거방식으로 제거한다.

그후, 제1도 (b)에 도시된 바와 같이, 상기 결과물 상부에 하층과 상층간의 절연을 도모하기 위한 절연용 산화막(8)을 형성한 다음, 제1도 (c)에 도시된 바와 같이, 소정 부분을 플라즈마 식각하여 콘택홀(9)을 형성한다. 이후 제1도 (d(e 도시된 바와 같이, 상기 결과물 상부에 금속막으로 확산을 방지하기 위하여 티타늄 금속막(10A)와, 티타늄 질화막(10B)을 순차적으로 형성한 다음, 제1 금속 배선(10C)을 형성한다.

그러나, 상기와 같은 공정시, 상기 소오스 영역과 드레인 영역을 노출 시키기 위한 콘택홀 식각시, 소오스, 드레인, 영역 상부의 금속 실리사이드막 일부 식각되거나, 손상을 입게 되어 접촉 저항이 증가되는 문제점이 발생하였다.

따라서, 본 발명은 콘택홀 식각시 접합 영역 상부에 위치하는 실리사이드막의 유실을 방지하여 금속 배선시 접촉 저항을 감소시킬 수 있는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.

상기한 본 발명의 목적을 달성하기 위하여 본 발명은, 반도체 기판상에 게이트 전극, 접합 영역을 형성하고, 전체 구조 상부에 전이금속막을 형성한 다음 열처리 하여 실리사이드를 형성하고, 층간 절연막을 형성하고, 소정 부분 식각하여 콘택홀을 형성하고, 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 제조방법에 있어서, 상기 실리사이드를 형성하는 단계와 층간 절연막을 형성하는 단계 사이에 코발트 금속막을 증착하는 단계와, 상기 코발트 금속막을 열처리하는 단계와, 상기 실리사이드와 반응되지 않은 코발트막을 제거하는 단계를 포함하는 것을 특징으로 한다.

이하 첨부한 도면에 의거하여 본 발명을 자세히 설명하기로 한다.

첨부한 도면 제2도 (a) 내지 (g)는 본 발명에 따른 반도체 소자의 제조방법을 공정 순서적으로 나타낸 것이다.

먼저, 제2도 (a)에 도시된 바와 같이, 반도체 기판(11)상에 공지된 방법으로 필드 산화막(12)을 형성하고, 게이트 절연막(13)과 게이트 전극을 형성하기 위한 폴리실리콘을 차례로 적층한 다음, 적소에 감광막 마스크를 형성하고 그의 형태로 실각하여 게이트 전극(14)을 형성한다음, 저농도 불순물을 상기 게이트 전극 양측 하단에 이온 주입하고, 게이트 측벽부에 스페이서(15)를 공지된 방법에 의하여 제조한 다음, 고농도 불순물을 이온주입하여 모스 소자의 접합 영역(16)을 형성한다. 그런다음, 실리사이드용 금속막 예를 들어 Ti 금속을 일정 두께로 증착한 후, 800℃ 이상에서 급속 단시간 열처리(RTP : rapid thermal process)하여 실리콘과 접촉된 영역의 상부에 티타늄 실리사이드(17)을 형성하고, 이어서, 잔존하는 금속막을 통상의 제거방식으로 제거한다.

그리고, 제2도(b)에 도시한 바와 같이, 전체 구조물 상부에 이후의 콘택홀 식각으로 인한 티타늄 실리사이드의 유실을 방지하기 위하여, 코발트 금속막(18)을 고르게 증착한다.

그후에 제2도(c)에 도시된 바와 같이, 상기 결과물을 800℃ 이상에서 급속 열처리 공정을 진행하면, 상기 티타늄 실리사이드과 코발트 막과 반응이 일어나, 상기 실리사이드막 상부에만, 반응된 코발트막(19) 즉, TixCoy, CoSix가 형성되고, 미반응 코발트막을 HCl(30%)과 H₂O₂의 혼합 비가 3 대 1이 되도록 하여 상기 코발트막을 식각한다. 이때, 상기 코발트막을 제거하는 에천트는 순수한 코발트만 제거할 뿐, 상기 티타늄 실리사이드와의 반응물인 TixCoy, CoSix 과는 식각비의 차이가 현저하므로, 티타늄 금속 상부의 반응된 코발트막을 식각되지 않는다.

그리고, 제2도 (d)에 도시된 바와 같이, 전체 구조 상부에 이후의 상층 배선간의 전기적 절연을 위하여 층간 절연막(20)을 형성한다.

이어서, 제2도 (d)에 도시된 바와 같이, 전기적 배선을 위하여 상기 형성되 결과물의 접합 영역이 노출되도록 공지된 방법에 의하여 콘탤홀(21)을 형성하여 상기 접합 영역의 상단의 반응된 코발트막(19)을 노출시킨다. 그러면, 식각시 상기 반응된 코발트막 및 실리사이드막이 유실되지 않는다. 그후에 제2도 (f)에 도시된 바와 같이, 전체 구조물 상부에 티타늄 금속막(22)과 티타늄 질화막(23)을 순차적으로 적층하여 확산 방지막을 형성한다.

이어서, 제2도 (g)에 도시된 바와 같이, 금속 배선(24)을 형성하면, 상기 접합 영역 상부의 티타늄 실리사이드막이 손상되지 않고, 오히려 그 상부에 반응된 코발트 금속막으로 의하여 접촉 저항을 감소시키게 된다.

이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 기존의 접합 영역의 상단에 접촉 저항 및 접착력을 개선하기 위하여 형성된 티타늄 실리사이드 상부에 콘택홀 식각시 티타늄 실리사이드 막의 유실을 방지하기 위한 코발트를 적층하므로써, 소자의 접촉 저항을 개선하고, 소자의 신뢰성을 향상시키는 효과가 있다.

Claims (4)

1. 반도체 기판사에 게이트 전극, 접합 영역을 형성하고, 전체 구조 상부에 전이금속막을 형성한 다음 열처리하여 실리사이드를 형성하고, 층간 절연막을 형성하고, 소정 부분 식각하여 콘택홀을 형성하고, 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 제조방법에 있어서, 상기 실리사이드를 형성하는 단계와, 상기 코발트 금속막을 열처리 하는 단계와, 상기 실리사이드와 반응되지 않는 코발트막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
2. 제1항에 있어서, 상기 실리사이드는 티타늄 실리사이드막인 것을 특징으로 하는 반도체 소자의 제조방법.
3. 제1항에 있어서, 상기 코발트 금속막의 열처리 방법은 800℃이상에서 급속 열처리 공정(TRP)공정을 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
4. 제1항에 있어서, 상기 반응되지 않은 코발트막의 제거방법은, HCl(30%)대 H₂O₂의 혼합 비가 3대 1이 되도록 하여 식각하는 것을 특징으로 하는 반도체 소자의 제조방법.