KR0170524B1 - Signal phase detection device - Google Patents
Signal phase detection device Download PDFInfo
- Publication number
- KR0170524B1 KR0170524B1 KR1019950061453A KR19950061453A KR0170524B1 KR 0170524 B1 KR0170524 B1 KR 0170524B1 KR 1019950061453 A KR1019950061453 A KR 1019950061453A KR 19950061453 A KR19950061453 A KR 19950061453A KR 0170524 B1 KR0170524 B1 KR 0170524B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- phase
- phase delay
- mixer
- delay circuit
- Prior art date
Links
- 238000001514 detection method Methods 0.000 title abstract description 10
- 230000003111 delayed effect Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Transmission System (AREA)
Abstract
본 발명은 신호 위상 감지장치에 관한 것으로, 두 신호에 대한 위상의 리이드와 래그(Lead-Lag)를 정확하게 감지하도록 하는 신호 위상 감지장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal phase sensing device, and more particularly, to a signal phase sensing device for accurately detecting a lead and a lag of a phase of two signals.
종래의 신호 위상 검출장치는 신호 입력단(RF1, RF2)에 입력된 신호에 대한 위상차의 절대값은 감지할 수 있으나, 두 신호에 대한 리이드 및 래그는 감지할 수 없으므로, 스페이스 다이버시티(Space Diversity) 수신 시스템에는 적용할 수 없게되는 문제점이 있다.Conventional signal phase detection apparatus can detect the absolute value of the phase difference with respect to the signal input to the signal input terminal (RF1, RF2), but can not detect the lead and lag for the two signals, Space Diversity There is a problem that is not applicable to the receiving system.
본 발명은 인가되는 두 신호에 대한 위상의 리이드와 래그를 정확하게 감지하므로, 스페이스 다이버시티 수신 시스템에 적용할 수 있다. 또한, 위상에러를 펄스 형태로 출력하지 않고 연속적인 값으로 출력하므로, 루프 필터와 같은 적분기를 사용하지 않더라도 위상에러 값을 곧바로 확인할 수 있다.The present invention accurately detects the lead and lag of a phase for two signals to be applied, and thus can be applied to a space diversity reception system. In addition, since the phase error is output as a continuous value without outputting a pulse, the phase error value can be immediately checked without using an integrator such as a loop filter.
Description
제1도는 종래의 신호 위상 감지장치의 구성도.1 is a block diagram of a conventional signal phase detection device.
제2도는 본 발명에 따른 신호 위상 감지장치의 구성도.2 is a block diagram of a signal phase detection apparatus according to the present invention.
제3도는 본 발명에 따른 신호 위상 감지장치의 동작을 설명하기 위한 그래프.3 is a graph for explaining the operation of the signal phase detection apparatus according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10a, l0b : 위상지연회로 20a, 20b : 믹서10a, l0b: phase delay circuit 20a, 20b: mixer
30 : 감산부30: subtraction part
본 발명은 신호 위상 감지장치에 관한 것으로, 특히 두 신호에 대한 위상의 리이드와 래그(Lead-Lag)를 정확하게 감지하도록 하는 신호 위상 감지장치에 관한 것이다.The present invention relates to a signal phase sensing device, and more particularly, to a signal phase sensing device for accurately detecting a lead and a lag of a phase of two signals.
일반적으로 RF(Radio Frequency)신호를 송수신하는 시스템에서는 수신되는 RF신호의 위상 상태를 검출할 필요가 있다.In general, in a system for transmitting and receiving an RF signal, it is necessary to detect a phase state of a received RF signal.
종래의 신호 위상 검출장치는 제1도에 도시된 바와 같이 다수의 트랜스 포머(T1,T2)와 브리지 다이오드(B1)를 구비하여 이루어진다. 이와 같은 신호 위상 검출장치는 신호 입력단(RF1, RF2)에 동일 주파수를 가진 위상이 다른 두 신호가 입력되면 그 위상차의 절대치에 대응하는 DC전압을 출력단(I)에 출력한다. 이때, 출력단(I)을 통해 출력되는 DC전압은 다음 식과 같다.Conventional signal phase detection apparatus is provided with a plurality of transformers (T1, T2) and a bridge diode (B1) as shown in FIG. The signal phase detection device outputs a DC voltage corresponding to the absolute value of the phase difference to the output terminal I when two signals having different phases having the same frequency are input to the signal input terminals RF1 and RF2. At this time, the DC voltage output through the output terminal (I) is as follows.
이때, ωrf1= ωrf2이므로At this time, ωrf 1 = ωrf 2
이와 같은 신호에서 DC성분 만을 취하면 다음과 같이 된다.Taking only the DC component from such a signal,
한편, 상기 식에서 H.O.T는 Higher Order Terms를 의미한다.In the above formula, H.O.T means Higher Order Terms.
이상과 같은 종래의 신호 위상 검출장치는 신호 입력단(RF1, RF2)에 입력된 신호에 대한 위상차의 절대값은 감지할 수 있으나, 두 신호에 대한 리이드 및 래그는 감지할 수 없으므로, 스페이스 다이버시티(Space Diversity) 수신 시스템에는 적용할 수 없게 되는 문제점이 있다.In the conventional signal phase detection apparatus as described above, the absolute value of the phase difference with respect to the signal input to the signal input terminals RF1 and RF2 can be detected, but the lead and lag for the two signals cannot be detected. Space Diversity) there is a problem that can not be applied to the receiving system.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 인가되는 두 신호에 대한 위상의 리이드와 래그를 정확하게 감지함으로써 스페이스 다이버시티 수신 시스템에 적용하도록 하는 신호 위상 감지장치를 제공하는데에 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a signal phase sensing apparatus for applying to a space diversity reception system by accurately detecting lead and lag of phases for two signals to be applied. have.
이와 같은 목적을 달성하기 위한 본 발명은, 제1입력단을 통해 인가되는 신호를 위상 지연 없이 출력함과 동시에 소정각도 만큼 위상 지연시켜 출력하는 제1위상지연회로와; 제2입력단을 통해 인가되는 신호를 위상 지연 없이 출력함과 동시에 소정각도 만큼 위상 지연시켜 출력하는 제2위상지연회로와; 상기 제1위상지연회로로 부터 인가되는 소정각도 만큼 위상 지연된 신호와 상기 제2위상지연회로로 부터 인가되는 위상 지연되지 않은 신호를 흔합하여 출력하는 제1믹서와; 상기 제1위상지연회로로 부터 인가되는 위상 지연되지 않은 신호와 상기 제2위상지연회로로 부터 인가되는 소정각도 만큼 위상 지연된 신호를 혼합하여 출력하는 제2믹서와; 상기 제1믹서로 부터 인가되는 신호에서 장기 제2믹서로 부터 인가되는 신호를 감산하여 감산 결과 신호를 출력하는 감산부를 포함하는 것을 특징으로 한다.The present invention for achieving the above object comprises: a first phase delay circuit for outputting a signal applied through the first input terminal without a phase delay and at the same time delayed by a predetermined angle; A second phase delay circuit for outputting a signal applied through the second input terminal without a phase delay and outputting the phase delay by a predetermined angle; A first mixer for mixing and outputting a phase delayed signal by a predetermined angle applied from the first phase delay circuit and a non-phase delayed signal applied from the second phase delay circuit; A second mixer for mixing and outputting a phase delayed signal applied from the first phase delay circuit and a signal delayed by a predetermined angle applied from the second phase delay circuit; And a subtractor configured to subtract a signal applied from the second mixer from the first mixer and output a subtraction result signal.
한편, 상기 제1 및 제2위상지연회로는 인가받은 신호를 90° 만큼 위상 지연시켜 출력하는 것을 특징으로 한다.On the other hand, the first and second phase delay circuit is characterized in that for outputting the phase delayed by an applied signal by 90 °.
이하 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 따른 신호 위상 감지강치는 제2도에 도시된 바와 같이 다수의 위상지연회로(10a, l0b), 다수의 믹서(20a, 20b) 및 감산부(30)를 구비하여 이루어진다. 위상지연회로(10a)는 입력단(P1)을 통해 인가되는 신호를 위상 지연 없이 믹서(20b)측으로 출력함과 동시에 90° 만큼 위상 지연시켜 믹서(20a)측으로 출력한다. 위상지연회로(l0b)는 입력단(P2)을 통해 인가되는 신호를 위상 지연 없이 믹서(20a)측으로 출력함과 동시에 90° 만큼 위상 지연시켜 믹서(20b)측으로 출력한다. 믹서(20a)는 위상지연회로(10a)로 부터 인가되는 90° 만큼 위상 지연된 신호와 위상지연회로(l0b)로 부터 인가되는 위상 지연되지 않은 신호를 혼합하여 감산부(30)측으로 출력한다. 믹서(20b)는 위상지연회로(10a)로 부터 인가되는 위상지연되지 않은 신호와 위상지연회로(l0b)로 부터 인가되는 90° 만큼 위상 지연된 신호를 혼합하여 감산부(30)측으로 출력한다. 감산부(30)는 믹서(20a)로 부터 인가되는 신호에서 믹서(20b)로 부터 인가되는 신호를 감산하여 감산 결과 신호를 출력한다.As shown in FIG. 2, the signal phase detection threshold according to the present invention includes a plurality of phase delay circuits 10a and 10b, a plurality of mixers 20a and 20b, and a subtractor 30. The phase delay circuit 10a outputs a signal applied through the input terminal P1 to the mixer 20b without phase delay and at the same time, delays the phase by 90 ° to the mixer 20a. The phase delay circuit 100b outputs the signal applied through the input terminal P2 to the mixer 20a without phase delay and at the same time by 90 ° to the mixer 20b. The mixer 20a mixes a signal delayed by 90 ° applied from the phase delay circuit 10a and a signal having no phase delay applied from the phase delay circuit 110b and outputs the signal to the subtraction unit 30. The mixer 20b mixes the non-phase delayed signal applied from the phase delay circuit 10a and the signal delayed by 90 ° applied from the phase delay circuit 10b to the subtractor 30. The subtraction unit 30 subtracts the signal applied from the mixer 20b from the signal applied from the mixer 20a and outputs a subtraction result signal.
이와 같이 구성되는 본 발명에 따른 신호 위상 감지장치는 다음과 같이 동작한다.The signal phase detection apparatus according to the present invention configured as described above operates as follows.
입력단(P1)에 인가되는 신호가 cos(ωt +φ1) 이고, 입력단(P2)에 인가되는 신호 가 cos(ωt +φ2) 인 경우에, 위상지연회로(10a)는 입력단(P1)을 통해 인가되는 신호 cos(ωt + φ1)를 위상 지연 없이 믹서(20b)측으로 출력함과 동시에 90° 만큼 위상 지연시킨 신호 sin(ωt + φ1)를 믹서(20a)측으로 출력하며, 위상지연회로(l0b)는 입력단(P2)을 통해 인가되는 신호 cos(ωt + φ3)를 위상 지연 없이 믹서(20a)측에 출력함과 동시에 90° 만큼 위상 지연시킨 신호 sin(ωt + φ1)를 믹서(20b)측으로 출력한다. 이때, 믹서(20a)는 위상지연회로(10a)로 부터 인가되는 신호 sin(ωt + φ1)와 위상지연회로(l0b)로 부터 인가되는 신호 cos(ωt + φ2)를 혼합하여, 신호 sin(ωt + φ1)·cos(ωt + φ2)를 감산부(30)측으로 출력한다. 한편, 믹서(20b)는 위상지연회로(10a)로 부터 인가되는 신호 cos(ωt + φ1)와 위상지연회로(l0b)로 부터 인가되는 신호 sin(ωt + φ2)를 혼합하여, 신호 cos(ωt + φ1)-sin(ωt + φ2)를 감산부(30)측으로 출력한다. 감산부(30)는 믹서(20a)로 부터 인가되는 신호 sin(ωt + φ1)·cos(ωt + φ2)에서 믹서(20b)로 부터 인가되는 신호 cos(ωt + φ1)·sin(ωt + φ2)를 감산하여 출력하는데, 이때의 출력은 다음 식과 같다.When the signal applied to the input terminal P1 is cos (ωt + φ 1 ) and the signal applied to the input terminal P2 is cos (ωt + φ 2 ), the phase delay circuit 10a switches the input terminal P1. Outputs the signal cos (ωt + φ 1 ) applied through the mixer 20b to the mixer 20b without phase delay and outputs the signal sin (ωt + φ 1 ) delayed by 90 ° to the mixer 20a. (l0b) outputs the signal cos (ωt + φ 3 ) applied through the input terminal P2 to the mixer 20a without phase delay and simultaneously outputs a signal sin (ωt + φ 1 ) with a phase delay of 90 °. Output to (20b) side. At this time, the mixer 20a mixes the signal sin (ωt + φ 1 ) applied from the phase delay circuit 10a and the signal cos (ωt + φ 2 ) applied from the phase delay circuit 10b, and the signal sin (ωt + φ 1 ) · cos (ωt + φ 2 ) is output to the subtraction section 30 side. On the other hand, the mixer 20b mixes the signal cos (ωt + φ 1 ) applied from the phase delay circuit 10a and the signal sin (ωt + φ 2 ) applied from the phase delay circuit 10b, and the signal cos (ωt + φ 1 ) -sin (ωt + φ 2 ) is output to the subtraction part 30 side. The subtraction part 30 is the signal sin (ωt + φ 1 ) · cos (ωt + φ 2 ) applied from the mixer 20a and the signal cos (ωt + φ 1 ) · sin (applied from the mixer 20b. ωt + φ 2 ) is subtracted and output. The output is as follows.
=sin(ωt + φ1-(ωt + φ2))= sin (ωt + φ 1- (ωt + φ 2 ))
=sin(φ1-φ2)= sin (φ 1 -φ 2 )
이와 같은 결과 출력을 그래프로 도시하면 제3도에 도시된 바와 같이 나타내어진다. 즉, 감산부(30)의 출력은 입력단(P1),(P2)에 인가되는 두 신호의 위상 φ1, φ2에 대응되는 위상차의 sin값이 출력되므로 두 신호에 대한 위상의 리이드와 래그를 용이하게 감지할 수 있다. 또한, 제3도의 구간 -π/2∼ π/2에서 위상에러 φ1- φ2가 존재하는 경우 그 위상에러의 크기에 대한 값도 용이하게 확인할 수 있다.A graphical representation of this result output is shown in FIG. 3. That is, since the sin value of the phase difference corresponding to the phases φ 1 and φ 2 of the two signals applied to the input terminals P1 and P2 is outputted, the subtractor 30 outputs the lead and lag of the phases of the two signals. It can be easily detected. In addition, when the phase error φ 1 -φ 2 exists in the interval -π / 2 to π / 2 in FIG.
이상 설명한 바와 같이, 본 발명은 인가되는 두 신호에 대한 위상의 리이드와 래그를 정확하게 감지하므로, 스페이스 다이버시티 수신 시스템에 적용할 수 있게 된다. 또한, 위상에러를 펄스 형태로 출력하지 않고 연속적인 값으로 출력하므로, 루프 필터와 같은 적분기를 사용하지 않더라도 위상에러 값을 곧바로 확인할 수 있게 된다.As described above, the present invention accurately detects the lead and the lag of the phase for the two signals to be applied, and thus can be applied to the space diversity reception system. In addition, since the phase error is output as a continuous value without outputting a pulse, it is possible to immediately check the phase error value without using an integrator such as a loop filter.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061453A KR0170524B1 (en) | 1995-12-28 | 1995-12-28 | Signal phase detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061453A KR0170524B1 (en) | 1995-12-28 | 1995-12-28 | Signal phase detection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970055557A KR970055557A (en) | 1997-07-31 |
| KR0170524B1 true KR0170524B1 (en) | 1999-03-30 |
Family
ID=19445923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950061453A KR0170524B1 (en) | 1995-12-28 | 1995-12-28 | Signal phase detection device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170524B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424181B1 (en) * | 2001-12-21 | 2004-03-24 | 주식회사 하이닉스반도체 | Apparatus and method for generating output clock signal having a controlled timing |
-
1995
- 1995-12-28 KR KR1019950061453A patent/KR0170524B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970055557A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ginsburg et al. | A multimode 76-to-81GHz automotive radar transceiver with autonomous monitoring | |
| US7443336B2 (en) | In-vehicle pulse radar device | |
| KR860003709A (en) | Demodulation circuit | |
| CN210137319U (en) | Radio frequency transceiver device and corresponding system | |
| US5313154A (en) | Apparatus for detecting a frequency deviation between two frequency sources | |
| KR0170524B1 (en) | Signal phase detection device | |
| US20210356560A1 (en) | Six-port self-injection-locked radar | |
| NL9001414A (en) | RADAR DEVICE WITH FAULT INDICATOR AND RECEIVER WITH FAULT INDICATOR. | |
| US5825323A (en) | Radar sensor | |
| US4156194A (en) | Frequency-shift-keyed receiver | |
| JPS6189702A (en) | Frequency multiplier | |
| US5073974A (en) | Hot standby transmitter switching system using upper and lower sideband waves | |
| NL8201188A (en) | CODING FOR A SECAM COLOR TV. | |
| KR0156415B1 (en) | Signal phase detecting apparatus | |
| AU702723B2 (en) | Frequency detection | |
| EP0802687A1 (en) | 2-Line Y/C separation device | |
| JP3463683B2 (en) | Radar equipment | |
| US5099213A (en) | Phase-locked oscillator with phase lock detection circuit | |
| KR100215296B1 (en) | Apparatus and method for iq modulation using only one frequency mixer | |
| JPH0245834B2 (en) | ||
| JP3330339B2 (en) | Distribution line carrier signal receiving circuit | |
| KR0149302B1 (en) | Tone detector | |
| JPH09229980A (en) | Antenna failure detection circuit | |
| US4110833A (en) | Balanced AC correlator system | |
| JPH01224683A (en) | Azimuth detecting and receiving device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19951228 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19951228 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19980617 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19980929 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19981015 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19981015 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20010830 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20011224 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20031001 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040924 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050929 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060928 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070917 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080930 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090930 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20101011 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101011 Start annual number: 13 End annual number: 13 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20120909 |