[go: up one dir, main page]

KR0170467B1 - 비단결정 반도체 장치 및 그 제조 방법 - Google Patents

비단결정 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR0170467B1
KR0170467B1 KR1019950030003A KR19950030003A KR0170467B1 KR 0170467 B1 KR0170467 B1 KR 0170467B1 KR 1019950030003 A KR1019950030003 A KR 1019950030003A KR 19950030003 A KR19950030003 A KR 19950030003A KR 0170467 B1 KR0170467 B1 KR 0170467B1
Authority
KR
South Korea
Prior art keywords
single crystal
crystal semiconductor
semiconductor layer
channel region
amorphous silicon
Prior art date
Application number
KR1019950030003A
Other languages
English (en)
Other versions
KR960012566A (ko
Inventor
유끼 마쯔우라
미쯔오 나까지마
요시또 가와뀨
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR960012566A publication Critical patent/KR960012566A/ko
Application granted granted Critical
Publication of KR0170467B1 publication Critical patent/KR0170467B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

비단결정 반도체 장치는 수소를 포함하는 폴리실리콘과, 이 폴리실리콘의 일 표면상에 절연하고 형성되고, 이 폴리실리콘막의 일 표면 부근에 캐리어를 집중시키는 전계를 인가하고, 일 표면 부근에 채널 영역을 형성하기 위한 게이트 전극을 구비한다. 특히, 상기 비단결정 반도체 장치에서는 수소 농도가 상기 채널 영역에서 상기 채널 영역보다 깊은 폴리실콘층 부분보다 낮게 설정된다.

Description

비단결정 반도체 장치 및 그 제조 방법
제1a도 내지 제1e도는 본 발명의 제1 실시예에 관한 코플래너(coplanar)형 폴리실리콘 박막 트랜지스터의 제조 공정을 도시한 단면도.
제2a도 및 제2b도는 제1b도에 도시한 공정에서 행해지는 다단계 엑시머 레이저 어닐링(ELA) 처리에서 이용되는 레이저 빔의 주사 패턴의 예를 각각 도시한 평면도.
제3도는 제1b도에 도시한 공정에서 행해지는 다단계 ELA 처리에서 25mJ/cm2의 증분△En에서 단계적으로 증대되는 레이저 빔의 에너지 밀도를 도시한 그래프.
제4도는 제1b도에 도시한 공정에서 행해지는 다단계 ELA 처리에 의해 다결정화된 실리콘층에 분포하는 수소의 농도를 도시한 그래프.
제5도는 제4도에 도시한 수소 농도와 비교하기 위해 행해진 다른 어닐링 처리에 의해 다결정화된 실리콘층에 분포하는 수소의 농도를 도시한 그래프.
제6a도 내지 제6c도는 본 발명의 제2 실시예에 관한 역 스태거형 폴리실리콘 박막 트랜지스터의 제조 공정을 도시한 단면도.
제7도는 제6b도에 도시한 공정에서 행해지는 다단계 ELA 처리에서 50mJ/cm2의 증분 △En에서 단계적으로 증대되는 레이저 빔의 에너지 밀도를 도시한 그래프.
제8도는 제3도 및 제7도에 도시한 에너지 밀도의 증분△En과 결정화율의 관계를 도시한 그래프.
제9도는 제1b도 및 제6b도에 도시한 공정에서 행해지는 다단계 ELA 처리에 의해 다결정화된 실리콘막과 비교되는 폴리실리콘막을 얻기 위해 50mJ/cm2보다 큰 증분△En에서 단계적으로 증대되는 레이저 빔의 에너지 밀도를 도시한 그래프.
제10도는 제1b도 및 제6b도에 도시한 공정에서 행해지는 다단계 ELA 처리의 변형예를 설명하기 위한 것으로, 50mJ/cm2이하의 값에서 50mJ/cm2보다 큰 값까지 변화하는 증분 △En에서 단계적으로 증대되는 레이저 빔의 에너지 밀도를 도시한 그래프.
제11a도, 제11b도 및 제11c도는 제10도에 도시한 바와 같이 에너지 밀도가 75, 100, 150mJ/cm2의 순서로 증대되는 레이저 빔의 조사에 의해 다결정화되는 실리콘막 내에 분포하는 수소의 농도 변화를 도시한 그래프.
제12도는 제11c도에 도시한 수소 농도와 비교하기 위해 에너지 밀도가 150mJ/cm2로 고정된 레이저 빔의 조사에 의해 다결정화된 실리콘막에 분포하는 수소의 농도를 도시한 그래프.
제13도는 제1b도 및 제6b도에 도시한 공정에서 행해지는 다단계 ELA 처리의 변형예를 설명하기 위한 것으로, 50mJ/cm2이하의 값을 포함하는 증분 △En에서 단계적으로 증대되는 레이저 빔의 에너지 밀도를 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
101 : 기판 102 : 버퍼층
103 : 폴리실리콘막 103A : 수소화 아몰퍼스 실리콘막
105 : 게이트 절연막 106 : 게이트 전극
107 : 층간 절연막 108 : 채널 영역
109 : 소스 영역 110 : 드레인 영역
111, 112 : 콘택트 홀 113 : 소스 전극
114 : 드레인 전극
본 발명은 예를 들면 액티브 매트릭스형 액정 표시 장치에 내장된 비단결정반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 레이저 어닐링(annealing) 기술이 이동도가 높은 다결정 반도체막을 형성하기 위해 개발되고 있다. 본 기술에서는 엑시머 레이저광이 예를 들면 아몰퍼스 실리콘막에 조사되고 이것을 폴리실리콘막으로서 결정화시킨다. 상기 프로세스는 450℃ 이하의 저온에서 행해지기 때문에 폴리실리콘 박막 트랜지스터(TFT)를 글래스 기판 상에 형성하는 것이 가능하다.
액티브 매트릭스형 액정 표시 장치에서는 폴리실리콘 TFT가 구동 회로 및 화소 전극용 스위칭 소자 어레이를 구성하기 위해 이용된다. 구동 회로에서는 각 TFT의 동작 특성이 안정될 필요가 있다. 스위칭 소자 어레이에서는 복수의 TFT의 동작 특성이 서로 고정밀도로 균일해야 할 필요가 있다.
그러나, 상술한 레이저 어닐링 기술에 의해 형성된 폴리실리콘막은 충분한 균일성을 갖고 있지 않다. 종래 폴리실리콘 TFT는 이와 같은 폴리실리콘막으로 구성되기 때문에 이들 폴리실리콘 TFT의 동작 특성이 변이한다. 화소수가 예를 들면 수10만개를 초과하는 것과 같은 액티브 매트릭스형 액정 표시 장치에서는 이들 TFT의 동작 특성의 변이가 표시 화상의 불균일로 되어 나타나고 화상 품질을 현저하게 저하시켜버린다.
그런데, 폴리실리콘막을 저온 프로세스를 필요로 하는 글래스 기판 상에 형성하는 경우 아몰퍼스 실리콘 박막(a-Si:H)가 일반적으로 플라즈마 CVD법에 의해 450℃ 이하의 온도에서 글래스 기판 상에 퇴적되고, 이 후에 엑시머 레이저광이 아몰퍼스 실리콘 박막에 조사된다. 상기 아몰퍼스 실리콘 박막은 일반적으로 1×1121개/cm3내지 5×1021개 정도의 수소를 내부에 포함한다. 이 값은 성막 조건 등에 의해 다소 변이하지만 1×1021개/cm3보다 저하하지 않는다.
높은 에너지 밀도(파워)의 레이저광이 아몰퍼스 실리콘 박막에 조사되면 수소가 아몰퍼스 실리콘 박막으로부터 동시에 방출되고, 이 방출 부분 및 그 근방이 녹아서 나온다. 이것은 아몰퍼스 실리콘 박막의 표면 및 내부 막질에 데미지를 주고 원하는 동작 특성을 갖는 폴리실리콘 TFT를 형성하는 것을 어렵게 한다.
아몰퍼스 실리콘 박막이 수소를 다량으로 포함하고 있는 경우, 다음에 설명하는 몇가지 레이저 어닐링법이 종래 폴리실리콘막을 형성하기 위해 주로 이용된다.
제1 레이저 어닐링법은 수소를 방출시키기 위해 아몰퍼스 실리콘 박막을 450℃ 에서 1시간 정도 열 어닐링하고, 이 후에 폴리실리콘막으로서 결정화하기 위해 레이저광을 아몰퍼스 실리콘 박막에 조사한다.
제2 레이저 어닐링법은 수소를 방출시키기 위해 낮은 에너지 밀도의 레이저광을 아몰퍼스 실리콘 박막에 조사하고, 이 후에 폴리실리콘막으로서 결정화하기 위해 높은 에너지 밀도의 레이저광을 아몰퍼스 실리콘 박막에 조사한다.
그러나, 제1 레이저 어닐링법은 양호한 스루풋을 얻을 수 없고 수소가 열 어닐링 후에 아몰퍼스 실리콘 박막 내에서 저농도로 거의 균일하게 분포해버린다는 결점을 갖는다. 이 분포의 균일함은 열 어닐링에 계속되는 레이저광의 조사에 의해 얻어지는 폴리실리콘막에서도 동일하다. 수소 농도가 1∼2×1018/cm2로 낮고 폴리실리콘 막 내의 깊이에 관계없이 거의 일정한 경우, 폴리실리콘막의 에너지 준위가 불안정하게 되기 쉽다. 본 발명자들은 복수의 폴리실리콘 TFT의 어레이를 이와 같은 폴리실리콘막으로 구성했을때 이들 TFT의 동작 특성이 불균일하게 저정밀도인 것을 확인했다.
제2 레이저 어닐링법은 다수의 결정핵이 저에너지 밀도의 레이저광의 조사에 의해 형성되고, 이들이 고에너지 밀도의 레이저광의 조사에 의해 성장하는 과정에서 주위의 결정에 접촉하기 위해 평균적인 결정의 입자 크기가 저하한다는 결점을 갖는다. 이것은 폴리실리콘 TFT의 이동도μFE를 저하시키고 원하는 동작 특성을 얻을 수 없게 한다.
즉, 종래의 폴리실리콘 TFT는 동작 특성의 변이가 많고 상기 동작 특성에 포함되는 이동도 μFE가 낮다는 것을 고려하면 매트릭스형 액정 표시 장치의 컴퍼넌트로서 적합하지 않다.
본 발명의 목적은 양호하고 변이가 없는 동작 특성을 갖는 비단결정 반도체장치 및 그 제조 방법을 제공하는데 있다.
상기 목적은 수소를 포함하는 비결정 반도체층과, 상기 비단결정 반도체층의 일 표면 상에 절연하여 형성되고, 상기 비단결정 반도체층의 일 표면 부근에 캐리어를 집중시키는 전계를 상기 비단결정 반도체층에 인가하고, 일 표면 부근에 채널 영역을 형성하기 위한 게이트 전극을 구비하며, 수소 농도가 채널 영역에 놓여 이 채널 영역보다 깊은 비단결정 반도체층 부분보다 낮게 설정되는 비단결정 반도체 장치에 의해 달성된다.
상술한 목적은 수소를 포함하는 아몰퍼스 반도체층을 형성하는 공정과, 에너지 밀도가 변화하는 에너지 빔을 상기 아몰퍼스 반도체층에 조사함으로써 아몰퍼스 반도체층을 비단결정 반도체층으로서 결정화하는 공정과, 비단결정 반도체층의 일표면에 캐리어를 집중하는 전계를 비단결정 반도체층에 인가하고, 채널 영역을 형성하는 게이트 전극을 비단결정 반도체층의 일 표면에 절연하여 형성하는 공정을 구비하고, 결정화 및 형성 공정이 수소의 농도를 채널 영역에서 상기 채널 영역보다 깊은 비단결정 반도체층 부분보다 낮게 설정하기 때문에 에너지 밀도의 변화 비율을 기준치 이하로부터 순차 증대시키면서 에너지 빔의 조사를 반복하는 처리를 포함하는 비단결정 반도체 장치의 제조 방법에 의해 달성된다.
이들 비단결정 반도체 장치 및 그 제조 방법에 따르면, 비단결정 반도체층 중에서 채널 영역이 형성되는 표면과는 반대측의 백 채널측 부분의 수소 농도가 높게 설정되기 때문에, 비단결정 반도체층의 에너지 준위가 안정된 상태로 된다. 이 때문에, 반도체 장치가 임계 전압, 이동도 및 응답성 등에 관해 양호하고 변이가 없는 동작특성을 갖는 것이 가능하다. 즉, 임계 전압을 제어성이 양호하게 원하는 값으로 설정할 수 있고, 이동도 및 응답성을 충분히 높게 설정할 수 있다. 또한, 상술한 비단결정 반도체는 세미아몰퍼스(마이크로 크리스탈)반도체 및 다결정 반도체를 포함한다.
본 발명자들은 채널 영역에 분포하는 수소의 농도를 비단결정 반도체층의 깊이 방향에서 여러가지 기울기를 갖게 하는 실험에 의해 상술한 효과를 확인했다. 그래서 이들 효과를 논리적으로 검증한다. 채널 영역보다 깊은 비단결정 반도체층(백 채널)부분은 통상 SiOx등의 절연층으로 덮여 있다. 백 채널 부분이 상기 절연층 내에 축적되는 전하를 트랩할 수 있는 트랩 준위를 갖지 않는 경우, 상기 전하가 채널 영역의 에너지 밴드를 변화시키고, 에너지 준위를 불안정한 상태로 한다. 백 채널 부분에 분포하는 수소의 농도를 채널 영역에 분포하는 수소의 농도보다 높이면 이에 따라 트랩 준위가 백 채널 부분에 발생하며, 채널 영역의 에너지 밴드를 속박 또는 고정한다. 즉, 상기 에너지 밴드는 상술한 절연층에 축전된 전하의 영향을 거의 받지 않기 때문에 비단결정 반도체층의 에너지 준위가 안정된다. 따라서, 동작 특성의 변이를 방지하여 비단결정 반도체 장치를제조할 수 있다. 상기 비단결정 반도체 장치가 예를 들면 어레이상으로 배열된 경우, 이들은 거의 동일한 임계 전압 VTH및 이동도 μFE를 갖는 것이 가능하다.
또, 에너지 빔의 조사시에 에너지 밀도의 변화 비율이 백 채널 부분에 분포하는 수소 농도를 채널 영역에 분포하는 수소 농도보다 높이기 위해 상술한 바와 같이 증대되면 백 채널 부분에 형성되는 결정핵의 수를 저감시킨다. 결정화는 상기 백 채널 부분에서 위쪽으로 향하여 진행하기 때문에 아몰퍼스 반도체는 백 채널 부분에 형성되는 결정핵의 수가 적을수록 큰 입자 크기로 결정화한다고 생각된다. 비단결정 반도체의 입자 크기가 커지면 비단결정 반도체 장치의 이동도μFE및 응답성 등이 이에 따라 균일하게 향상한다. 이것은 비단결정 반도체 장치를 높은 신뢰성에서 고속으로 동작시키는 것이 가능하다.
실험 결과에 따르면, 비단결정 반도체 장치의 비단결정 반도체층이 예를 들면 150nm 내지 2㎛의 입자 크기의 폴리실리콘으로 구성되고, 채널 영역의 깊이가 게이트 전극측의 비단결정 반도체층 표면에서 25nm까지의 범위로 설정되는 경우 상기 활성존에 분포하는 수소의 농도는 적어도 5×1018개/cm3내지 1×1020개/cm3의 범위내로 설정할 필요가 있다. 상기 수소 농도가 상술한 범위보다 낮게 설정되면 댕글링 본드(dangling bond)가 많아져서 트랩 밀도를 증대시킨다. 이것은 비단결정 반도체 장치의 동작 특성을 열화시켜버린다. 한편, 수소 농도가 상술한 범위보다 높게 설정되면 어블레이션(ablation)이 에너지 빔의 조사시에 일어나기 쉽게 되어 결함(마이크로보이드)이 적고 큰 입자 크기의 비단결정 반도체를 얻기가 어렵다. 이 경우, 비단 결정 반도체 장치의 이동도 μFE가 저하해버린다. 이것은 활성존에 분포하는 수소의 농도를 상술한 범위 내로 설정하는 이유이다. 또한, 부가하면 수소 농도는 상술한 깊이의 채널 영역에서 1×1019개/cm3내지 5×1019개/cm3의 범위내로 설정되고 상기 채널 영역보다 깊은 백 채널에서 1×1020개/cm3내지 5×1021개/cm3의 범위 내로 하는 것이 보다 바람직하다.
또, 에너지 빔의 에너지 밀도는 그 변화 비율의 기준치를 50mJ/cm2로 설정하여 단계적으로 원하는 값까지 변화되는 것이 바람직하다. 본 발명자들은 이 기준치가 50mJ/cm2로 설정되면 에너지 밀도의 변화가 3단계에서도 입자 크기가 크고 균일한 다결정 반도체로 구성되는 채널 영역을 얻을 수 있는 것을 확인했다.
또한, 수소 농도가 수소 방출에 따라 반도체가 녹아서 나오는 것을 방지하기 위해 게이트 전극측 표면으로부터의 깊이 방향에서 연속적 또는 단계적으로 커지는 경우, 최종적으로 높은 에너지 밀도의 에너지 빔으로 아몰퍼스 반도체를 결정화할 수 있으므로, 입자 크기가 큰 비단결정 반도체를 얻을 수 있다. 따라서, 균일하고 고이동도의 TFT를 신뢰성이 양호하게 제조할 수 있다.
이하, 본 발명의 제1 실시예에 관한 코플래너형 폴리실리콘 박막 트랜지스터(TFT)에 관해 도면을 참조하여 설명한다. 상기 폴리실리콘 TFT 액티브 매트릭스형 액정 표시 장치의 구동 회로 및 화소 전극용 스위칭 소자 어레이를 구성하기 위해 동시에 제조되어 서로 동일한 구조를 갖는 복수의 폴리실리콘 TFT의 하나이다. 제1a도-제1e도는 상기 폴리실리콘 TFT의 제조 공정을 도시한다.
제1a도에 도시한 공정에서는 석영 또는 무알카리 글래스 등으로 구성되는 기판(101)이 준비되고, SiOx의 버퍼층(102)이 상기 기판(101)위에 형성된다. 계속해서 수소화 아몰퍼스 실리콘막(a-Si:H;103A)가 플라즈마 CVD에 의해 버퍼층(102)위에 두께 50nm의 박막으로서 형성된다. 상기 플라즈마 CVD는 SiH4+ H2의 분위기중에서 270℃ 내지 350℃의 기판 온도에서 행해진다. 수소화 아몰퍼스 실리콘막(103A)에 분포하는 수소의 농도는 상기 조건에서 1×1021/cm3내지 5×1022/cm3범위 내로 설정된다.
제1b도에 도시한 공정에서는 다단계 엑시머 레이저 어닐링(ELA) 처리가 수소화 아몰퍼스 실리콘막(103A)를 폴리실리콘막(103)으로서 결정화하기 위해 행해진다. 상기 어닐링 처리에서는 엑시머 레이저(XeCl)이 수소화 아몰퍼스 실리콘막(103A)의 상측 노출 표면에 조사되고, 실리콘 결정의 입자 크기를 성장시킨다. 이 동안, 엑시머 레이저의 에너지 밀도는 캐리어가 TFT 동작에서 집중하는 노출 표면 부근의 채널 영역에 분포하는 수소의 농도를 상기 채널 영역보다 깊은 부분에 분포하는 수소의 농도보다 낮게 설정하기 위해 단계적으로 증대된다. 채널 영역 두께 [즉, 실리콘막(103A)의 깊이 방향에서의 치수]는 제조 조간을 기초로 하여 TFT의 구조를 시뮬레이트하는 컴퓨터를 이용하여 구할 수 있다. 본 실시예에서는 채널 영역의 두께가 상기 시뮬레이션으로부터 구해진 24nm에 오차 마진을 더한 25nm이하인 것으로 추정한다.
제1c도에 도시한 공정에서는 폴리실리콘막(103)이 PEP처리에 의해 섬 모양으로 패터닝되고, 게이트 절연막(105)가 섬 모양의 폴리실리콘막(103) 및 버퍼층(102)의 노출 표면을 덮도록 형성된다. 상기 게이트 절연막(105)SiOx, SiNx등의 절연 재료를 퇴적시키는 플라즈마 CVD, 전압 CVD, ECR-CVD등으로 형성된다. 계속해서 게이트 전극(106)이 채널 영역(108)로서 이용되는 폴리실리콘막(103)의 일부를 덮도록 게이트 절연막(105)위에 형성된다. 상기 게이트 전극(106)은 Mo-Ta, Mo-W등의 금속, n+폴리실리콘 등의 재료로 이루어진 도전층으로 게이트 산화막(105)을 덮고, 상기 도전층을 PEP 처리로 패터닝함으로써 얻어진다. 게이트전극(106)의 형성 후에 n형 또는 p형 불순물이 상기 게이트 전극(106)을 마스크로 이용하여 폴리실리콘막(103)에 도포되고, 이에 따라 채널 영역(108)의 양측에 자정렬된(self align) 소스 영역(109) 및 드레인 영역(110)을 형성한다. 불순물의 종류는 제조해야할 TFT의 채널 타입을 기초로 하여 선택된다. 예를 들면 이온 주입 처리가 상기 도핑에 이용되는 경우 상술한 각 공정을 거쳐 구축된 구조물 전체가 P+또는 B-와 같은 불순물 이온을 게이트 절연막(105)를 통하여 폴리실리콘막(103)에 주입한 후에 열 어닐링 처리 또는 엑시머 레이저 어닐링 처리를 받는다.
단, 이와 같은 어닐링 처리는 불순물 이온의 활성화 및 이온 주입에 의한 데미지를 회복하는 것을 목적으로 하기 때문에, 제1b도에 도시한 공정에서 행해지는 엑시머 어닐링 처리와 같이 많은 에너지를 필요로 하지 않는다. 폴리실리콘막(103)의 수소 농도가 제1c도에 도시한 공정에서 행해지는 어닐링 처리에 의해 변화할 우려는 없다.
제1d도에 도시한 공정에서는 층간 절연막(107)이 게이트 전극(106)및 게이트 절연막(105)를 전체적으로 덮도록 형성된다. 여기서는 예를 들면 SiOx가 층간 절연막(107)의 재료로서 이용된다. 상기 층간 절연막(107)의 형성 후에 콘택트 홀(111 및 112)가 층간 절연막(107) 및 게이트 절연막(105)에 의해 덮인 소스 영역(109) 및 드레인 영역(110)의 상면을 부분적으로 노출시키기 위해 형성된다.
제1e도에 도시한 공정에서는 소스 전극(113) 및 드레인 전극(114)가 콘택트홀(111, 112)에 의해 노출된 소스 영역(109) 및 드레인 영역(110) 부분에 각각 콘택트하여 층간 절연막(107)위에 형성된다. 소스 전극(113)및 드레인 전극(114)는 예를 들면 Al, Al-Si 또는 Mo 등의 금속재료의 스패터링으로 도전층을 형성하고, 이 도전층을 선택적으로 패터닝함으로써 얻어진다. 폴리실리콘 TFT는 상술한 모든 공정을 거쳐 완성된다.
여기서, 제1b도에 도시한 공정에서 행해지는 다단계 ELA 처리를 더욱 상세히 설명하겠다. 상기 다단계 ELA 처리는 308nm의 파장, 2.5mm□의 빔 지름 및 30Hz의 빔 펄스 주파수를 갖는 엑시머 레이저를 이용하여 행해진다. 엑시머 레이저 빔은 수소화 아몰퍼스 실리콘막(103A)의 상측 노출 표면 전체를 반복 주사하고, 상기 실리콘막(103A)를 폴리실리콘막으로서 결정화한다. 상기 폴리실리콘막은 액티브 매트릭스형 액정 표시 장치의 구동 회로 및 화소 전극용 스위칭 소자 어레이를 구성하는 복수의 폴리실리콘 TFT에 공통으로 이용된다. 상술한 주사는 예를 들면 제2a도 및 제2b도에 도시한 바와 같은 주사 패턴을 이용하여 행해진다. 제2a도에 도시한 주사 패턴을 이용한 경우, 레이저 빔이 수소화 아몰퍼스 실리콘막(103A)의 표면을 쌍방향적으로 주사하기 때문에, 제2b도에 도시한 주사 패턴을 이용한 경우 보다 처리 시간의 낭비를 방지할 수 있다. 이에 대하여 제2b도에 도시한 주사 패턴을 이용한 경우 주사 방향이 변화하지 않기 때문에 제2a도에 도시한 주사 패턴을 이용한 경우보다 아몰퍼스 실리콘의 균일한 결정화를 재촉할 수 있다.
엑시머 레이저 빔의 에너지 밀도는 제3도에 도시한 바와 같이 75mJ/cm2내지 250mJ/cm2까지 단계적으로 증대된다. 구체적으로는 상기 에너지 밀도는 제1 단계에서 75mJ/cm2로 설정되고, 제2 단계에서 100mJ/cm2로 설정되며, 제3 단계에서 125mJ/cm2로 설정되고, 제4 단계에서 150mJ/cm2로 설정되며, 제5 단계에서 175mJ/cm2로 설정되고, 제6 단계에서 200mJ/cm2로 설정되고, 제7 단계에서 225mJ/cm2로 설정되며, 제8 단계에서 250mJ/cm2로 설정된다. 즉, 에너지 밀도의 증분△En은 25mJ/cm2로 설정된다.
△En = (제n+1 단계의 에너지 밀도) - (제n 단계의 에너지 밀도) = 25mJ/cm2(n = 1, 2, 3, 4, 5, 6, 7)
엑시머 레이저 빔은 각 단계의 에너지 밀도에서 실리콘막(103A)의 주사를 반복한다. 수소화 아몰퍼스 실리콘막(103A)의 사이즈가 기판(101)의 사이즈와 동일한, 예를 들면 5인치이고 엑시머 레이저가 2.5mm□의 빔 지름 및 30Hz의 빔 펄스 주파수를 갖는다는 조건에서는 빔의 오버랩을 90% 내지 96%의 범위로 설정했을 때 양호한 결정화율이 얻어진다. 이것은(111)방향에서의 X선의 회절 강동에서 결정화율을 해석함으로써 알 수 있다.
따라서, 주사 속도 VB는 상술한 주사 회수의 범위에 대응하여 3 내지 7.5mm/sec까지의 범위로 설정되는 것이 바람직하다.본 실시예에서는 오버랩이 90%로 설정되고 주사 속도 VB가 7.5mm/sec로 설정된다.
상술한 바와 같이 다단계 ELA 처리에서 엑시머 레이저 빔의 에너지 밀도의 증분 △En을 25mJ/cm2로 설정하면, 상기 레이저 빔의 조사에 의해 가열되는 수소화 아몰퍼스 실리콘막(103A)에서 수소의 방출에 따라 실리콘이 녹아서 나오는 것을 억제할수 있다. 상기 억제 효과는 에너지 밀도의 증분 △En이 50mJ/cm2이면 마찬가지로 얻을 수 있다. 또한, 엑시머 레이저 빔의 에너지 밀도가 단계적으로 증대되기 때문에 제4도에 도시한 바와 같이 다단계 ELA 처리에 의해 얻어지는 폴리실리콘막내에 분포하는 수소의 농도에 기울기를 갖게 할 수 있다.(제4도에서 수소 농도의 현저한 변화가 얕은 부분에 나타나지만 이것은 측정 장치의 측정 한계에 의해 발생한 오차이다. 점선이 논리적으로 추정되는 수소 농도를 도시한다.) 상기 폴리실리콘막을 이용하여 TFT를 제조하면 채널 영역(108)의 게이트 전극(106)측 표면으로부터 25nm까지의 범위로 설정된 채널 영역에 분포하는 수소의 농도를 상기 채널 영역보다 깊은 채널 영역의 백 채널 부분에 분포하는 수소의 농도보다 낮게 할 수 있다. 구체적으로는 수소 농도가 활성존에서 5×1015내지 1×1020/cm3범위로 설정되고, 백 채널 부분에서 1×1020/cm3이상으로 설정된다. 이때, 폴리실리콘의 입자 크기는 800nm 정도로 된다. 100개의 TFT가 W/채널길이 L=10㎛/10㎛에서 어레이 되는 경우 이들 이동도 μFE는 130 ± 5cm2/V·sec의 범위로 설정되고, 임계전압 VTH는 3 ± 0.5V의 범위로 설정된다. 즉, 이들 TFT는 균일한 동작 특성을 갖고 고속으로 동작할 수 있다.
여기서, 이들 TFT의 동작 특성을 다른 어닐링 처리에 의해 형성된 폴리실리콘막을 이용하여 제조된 TFT의 동작 특성을 비교한다. 상기 폴리실리콘막은 수소화 아몰퍼스 실리콘막을 450℃로 가열하는 열 어닐링 처리와, 상기 열 어닐링 처리에 이어서 수소화 아몰퍼스 실리콘막에 250mJ/cm2의 레이저 빔을 조사하는 레이저 어닐링 처리와의 조합으로 형성된다. 상기 폴리실리콘막을 이용하여 복수의 TFT를 제조하면, 이들 TFT의 채널 영역에 분포하는 수소의 농도는 제5도에 도시한 바와 같이 전체적으로 낮고, 채널 영역 및 이것보다 깊은 백 채널 부분에서 거의 일정해진다. 이동도 μFE는 100 ± 20cm2/V·sec의 범위에서 변이하고, 임계전압 VTH는 3 ± 2V의 범위에서 변이한다. 즉, 이들 TFT의 이동도 μFE및 임계 전압 VTH는 본 실시예의 TFT에 비해 약 4배나 변이되는 것이 확인되었다.(제5도에서 수소 농도의 현저한 변화가 얕은 부분에 나타나지만 이것은 측정 장치의 측정 한계에 의해 발생하는 오차이다. 점선이 논리적으로 추정되는 수소 농도를 나타낸다.)
또한, 폴리실리콘 TFT의 특성을 보다 향상시키기 위해 폴리실리콘막(103)의 수소 어닐링 처리를 행하여도 된다. 상기 수소 어닐링 처리는 폴리실리콘막(103)이 제1b도에 도시한 다단계 ELA 처리에 의해 형성된 후에 언제라도 행할 수 있고, 예를 들면 제1e도에 도시한 공정에서 소스 전극(113) 및 드레인 전극(114)의 형성처리에 이어서 행해진다. 상기 수소 어닐링 처리에서는 폴리실리콘막(103)에 포함되는 댕글링 본드에 수소를 결합시키기 위해 플라즈마가 수소 분위기 중에서 발생된다. 상기 수소 어닐링 처리가 1.5Torr의 수소 압력, 1.5kW의 RF파워, 300℃ 의 기판 온도, 2∼3시간의 처리 시간이라는 조건에서 행해지는 경우, 180 ± 70cm2/V·sec의 범위로 설정된 이동도 μFE및 1.5 ± 0.6V의 범위로 설정된 임계 전압 VTH를 갖는 TFT를 얻을 수 있다. 수소 어닐링 처리에서는 수소가 폴리실리콘막(103)에 공급되지만 수소 농도의 기울기는 폴리실리콘막(103)에서 변화하지 않는다.
본 실시예의 TFT는 넓은 어레이 면적에서 균일한 동작 특성이 요구되는 액티브 매트릭스형 액정 표시 장치의 컴퍼넌트로서 적합하다.
이하, 본 발명의 제2실시예에 관한 역 스태거형 폴리실리콘 TFT에 관해 도면을 참조하여 설명한다. 제6a-6c도는 상기 역 스태거형 폴리실리콘 TFT의 제조 공정을 나타낸다. 이들 제조 공정은 역 스태거형의 소자 배치를 얻기 위해 제1 실시예의 제조 공정과 상이하지만 이 소자 배치의 차이에 의존하지 않는 처리의 상세는 제1 실시예와 동일하기 때문에 이하의 설명에서 생략한다.
제6a도에 도시한 공정에서는 석영 또는 무알칼리 글래스 등으로 구성되는 기판(101)이 준비되고, 게이트 전극(106)이 기판(101) 위에 형성된다. 상기 게이트 전극(106)은 Mo-Ta나 Mo-W등의 금속 재료로 구성된다. 계속해서 게이트 절연막 (105)가 게이트 전극(106) 및 기판(101)을 덮도록 형성되고, 제1수소화 아몰퍼스 실리콘막[a-Si:H(103A)]가 450℃의 기판 온도에서 행해지는 플라즈마 CVD에 의해 상기 게이트 절연막(105)을 덮도록 형성된다. 상기 실리콘막(103A)는 25nm의 막두께를 갖고, 캐리어가 TFT 동작에서 집중하는 채널 영역으로서 이용된다. 상술한 450℃의 기판 온도는 상기 채널 영역이 되는 수소화 아몰퍼스 실리콘막(103A)에 분포하는 수소의 농도를 2×1020/cm3내지 3×1020cm3의 범위 내로 설정하기 때문에 중요하다. 이렇게 하여 수소화 아몰퍼스 실리콘(103A)가 형성된 후에 다단계 엑시머 레이저 어닐링(ELA) 처리가 수소화 아몰퍼스 실리콘막(103A)를 폴리실리콘막(103AP)로서 결정화하기 위해 행해진다. 상기 어닐링 처리에서는 엑시머 레이저(XeCl)이 수소화 아몰퍼스 실리콘막(103A)의 상측 노출 표면에 조사되고, 실리콘 결정 입자를 성장시킨다. 이동안 엑시머 레이저의 에너지 밀도는 단계적으로 증대된다.
제6b도에 도시한 공정에서는 제2 수소화 아몰퍼스 실리콘막[a-Si:H(103B)]가 플라즈마 CVD에 의해 실리콘막(103A)를 덮도록 형성된다. 상기 플라즈마 CVD는 상술한 수소화 아몰퍼스 실리콘막(103A)를 형성하는 플라즈마 CVD보다 낮은 270℃내지 350℃의 기판 온도에서 행해진다. 상기 실리콘막(103B)는 25nm의 막 두께를 갖고, 채널 영역보다 깊은 백 채널 부분으로서 이용된다. 상기 실리콘막(103B)의 형성 후에 엑시머 레이저 어닐링(ELA) 처리가 수소화 아몰퍼스 실리콘막(103B)을 폴리 실리콘막(103BP)로서 결정화하기 위해 행해진다. 상기 어닐링 처리에서는 엑시머 레이저(XeCl)가 수소화 아몰퍼스 실리콘막(103B)의 상측 노출 표면에 조사되고, 실리콘 결정의 입자를 성장시킨다. 이동안, 엑시머 레이저의 에너지 밀도는 실리콘막(103A)에 조사된 엑시머 레이저의 에너지 밀도보다 낮게 유지된다. 이에 따라 수소 농도가 폴리실리콘막(103BP;백 채널 부분)에서 폴리실리콘막(103AP;채널 영역)보다 높게 설정된다. 또한, 폴리실리콘막(103BP) 및 폴리실리콘막(103AP)는 이들 경계면의 오염을 방지하기 위해 외기를 차단한 거의 진공 환경에서 형성될 필요가 있다.
제6c도에 도시한 공정에서는 이들 폴리실리콘막(103AP 및 103BP)가 게이트 전극(106)의 위쪽에서 50nm의 두께를 갖고 채널 영역으로서 이용되기 때문에 섬 모양의 폴리실리콘막(103)이 남도록 패터닝된다. 계속해서 SiOx의 버퍼층(102)이 게이트 전극(106)의 중앙부에 대응하여 폴리실리콘막(103)위에 형성된다. 상기 버퍼층(102)은 SiNx등의 절연 재료로 구성해도 된다. 이 후, n+아몰퍼스 실리콘층이 버퍼층(102) 및 폴리실리콘층(103)을 덮도록 형성되고, 금속층이 상기 n+아몰퍼스 실리콘층을 덮도록 형성되며, 이들 n+아몰퍼스 실리콘층 및 금속층이 버퍼층(102)를 스토퍼로서 이용한 에칭 처리에 의해 패터닝된다. 이때, n+아몰퍼스 실리콘층은 옴 콘택트층(109 및 110)으로서 남기고, 금속층은 소스 전극(113) 및 드레인 전극(114)로서 남긴다. 역 스태거형 폴리실리콘 TFT는 상술한 모든 공정을 거쳐 완성된다.
여기서, 제6a도에 도시한 공정에서 행해지는 다단계 ELA 처리를 더욱 상세히 설명한다. 상기 다단계 ELA 처리는 이하의 사항을 제외하고 제1 실시예와 같이 행해진다. 즉, 엑시머 레이저 빔의 에너지 밀도는 제7도에 도시한 바와 같이 75mJ/cm2내지 225mJ/cm2까지 단계적으로 증대된다. 구체적으로는 상기 에너지 밀도는 제1 단계에서 75mJ/cm2로 설정되고, 제2 단계에서 125 mJ/cm2로 설정되며, 제3 단계에서 175mJ/cm2로 설정되고, 제4 단계에서 225mJ/cm2로 설정된다. 즉, 에너지 밀도의 증분 △En은 50mJ/cm2로 설정된다.
△En = (제n+1 단계의 에너지 밀도) - (제n 단계의 에너지 밀도) = 50mJ/cm2(n = 1, 2, 3)
이와 같이 다단계 ELA 처리에서 엑시머 레이저 빔의 에너지 밀도의 증분 △En을 50mJ/cm2로 설정하면 상기 레이저 빔의 조사에 의해 가열되는 수소화 아몰퍼스 실리콘막(103A)의 표면 부분에서 수소의 방출에 따라 실리콘이 녹아서 나오는 것을 억제할 수 있다. 상기 억제 효과는 에너지 밀도의 증분 △En이 50mJ/cm2이면 마찬가지로 얻을 수 있다.
제8도는 엑시머 레이저 빔의 에너지 밀도의 증분 △En과 (111) 방향의 회절 강도로부터 계측되는 결정화율과의 관계를 도시한다. 에너지 밀도의 증분 △En은 50mJ/cm2을 초과하여 증대하면 결정화율이 급격히 감소한다. 따라서, 양호한 폴리실리콘막(103AP)를 얻기 위해서는 에너지 밀도의 증분 △En을 50mJ/cm2이하로 하는 것이 바람직하다.
또, 엑시머 레이저 빔의 에너지 밀도가 수소화 아몰퍼스 실리콘(103B)의 ELA처리에서 수소화 아몰퍼스 실리콘막(103A)의 다단계 ELA 처리보다 낮게 유지되기 때문에 폴리실리콘막(103) 내에 분포하는 수소의 농도에 기울기를 갖게 할 수 있다. 즉, 폴리실리콘막(103AP;채널 영역)에 분포하는 수소의 농도를 상기 채널 영역보다 깊은 폴리실리콘막(103BP;백 채널 부분)에 분포하는 수소의 농도보다 낮게 할 수 있다. 이와 같은 폴리실리콘막(103)을 이용하여 복수의 TFT를 제조하면 이들 이동도 μFE는 85 ± 5cm2/V·sec의 범위로 설정되고, 임계전압 VTH는 3.5 ± 0.5V의 범위로 설정된다.
여기서, 상술한 폴리실리콘막(103AP)를 다음과 같이 하여 형성되는 폴리실리콘막과 비교한다. 엑시머 레이저의 에너지 밀도는 예를 들면 제9도에 도시한 바와 같이 제1 단계에서 75mJ/cm2로 설정되고, 제2 단계에서 150mJ/cm2로 설정되며, 제3 단계에서 250mJ/cm2로 설정된다. 즉, △E1 = 증분 75mJ/cm2, 증분 △E2 = 100mJ/cm2로 된다. 에너지 밀도가 이와 같이 50mJ/cm2를 초과하는 증분 △En에서 단계적으로 증대된 경우, 아몰퍼스 실리콘이 균일하게 결정화되지 않고, 상기 결정화에 의해 얻어지는 폴리실리콘막의 표면에 요철이 생기는 결과가 된다. 따라서, 복수의 TFT가 상기 폴리실리콘막을 이용하여 제조하면 이들 TFT의 이동도가 60 ± 15cm2의 범위에서 변이하고, 임계전압 VTH가 4 ± 1.5V의 범위에서 변이한다.
상기 제2 실시예와 같이 엑시머 레이저의 에너지 밀도를 50mJ/cm2이하의 증분 △En에서 3단계 이상 변화시키면 실리콘을 녹여 나오게 하지 않고 최종적으로 충분히 높은 에너지 밀도로 아몰퍼스 실리콘을 결정화할 수 있다. 이것은 폴리실리콘막(103)의 표면을 평탄하게 하고, 입자 크기를 크게 하여 이동도를 더욱 높일 수 있다.
상술한 폴리실리콘막(103)을 이용한 경우 이동도가 높고 또한 균일성이 높은 역 스태거형 TFT가 얻어진다. 특히, 본 실시예와 같이 에너지 밀도의 증분이 변화하지 않는 경우, 이 증분을 허용 범위 상한치와 동일한 50mJ/cm2로 설정함으로써 레이저 빔을 조사하는 단계수를 최소로 할 수 있다. 이것은 ELA 처리에 필요한 시간을 단축시킬 수 있다.
또한, 폴리실리콘 TFT의 특성을 보다 향상시키기 위해 폴리실리콘막(103)의 수소 어닐링 처리를 행하여도 된다. 상기 수소 어닐링 처리는 제1 실시예와 같이 제6c도에 도시한 폴리실리콘막(103)이 형성된 후에 언제라도 행할 수 있다.
또, 상술한 제1 및 제2 실시예의 다단계 ELA 처리는 엑시머 레이저의 에너지 밀도의 증분 △En이 변화하도록 변형할 수 있다.
제10도에 도시한 제1 변형예에서는 엑시머 레이저의 에너지 밀도가 제1 단계에서 75mJ/cm2로 설정되고, 제2 단계에서 100 mJ/cm2로 설정되며, 제3 단계에서 150mJ/cm2로 설정되고, 제4 단계에서 225mJ/cm2로 설정된다. 에너지 밀도는 증분 △E1 = 25 mJ/cm2, △E2 = 50mJ/cm2, △E3 = 75 mJ/cm2로 된다. 즉, 에너지 밀도의 증분 △En은 50mJ/cm2이하의 값에서 50mJ/cm2를 초과하는 값까지 단계적으로 변화한다. 이것은 에너지 밀도의 증분 △En이 상술한 제1 및 제2 실시예와 같이 일정치로 고정되는 비율보다 레이저 빔을 조사하는 단계수를 더욱 저가시키기 때문에 유효하다.
상기 제1 실시예에서 엑시머 레이저 빔이 예를 들면 제1b도에 도시한 300℃ 이하의 기판 온도에서 플라즈마 CVD에 의해 형성된 50nm 두께의 수소화 아몰퍼스 실리콘막(103A)에 조사된 경우, 수소화 아몰퍼스 실리콘막(103A)에 분포하는 수소의 농도가 에너지 밀도의 증대에 따라 제11a도, 제11b도 및 제11c도에 도시한 바와 같이 변화한다. 제11a도, 제11b도 및 11c도는 각각 에너지 밀도가 75, 100, 150mJ/cm2일때 수소화 아몰퍼스 실리콘막(103A)에 분포하는 수소의 농도를 레이저 빔의 조사 표면으로부터의 깊이에 대응하여 나타낸다. 상기 수소 농도의 기울기는 상기 에너지 밀도가 증대하는만큼 증대한다. (제11a도, 제11b도 및 11c도에서 수소 농도의 현저한 변화가 얕은 부분에 나타나지만 이것은 측정 장치의 측정 한계에 의해 발생한 오차이다. 점선이 논리적으로 추정되는 수소 농도를 나타낸다.)
상기 다단계 ELA 처리에서는 레이저 빔의 에너지 밀도가 초기 단계에서 수소의 방출에 따른 수소화 아몰퍼스 실리콘막(103A) 표면이 녹아서 나오는 것을 억제하도록 증대하고, 최종적으로 225mJ/cm2라는 높은 값에 도달한다. 이에 따라 수소화 아몰퍼스 실리콘막(103A)가 800nm정도의 큰 입자 크기를 갖는 폴리실리콘막(103)으로서 결정화된다. 즉, 상기 폴리실리콘막(103)에서는 높은 표면의 평탄성 및 높은 결정화가 제4도와 거의 같은 수소 농도의 분포를 얻을 수 있고, 균일한 동작 특성 및 높은 이동도를 갖는 TFT를 제조하는 것을 가능하게 한다.
만약, 150mJ/cm2로 고정되는 에너지 밀도의 레이저 빔을 수소화 아몰퍼스 실리콘막(103A)에 조사한 경우에는 상술한 바와 같이 균일하게 결정성이 양호한 폴리실리콘막을 얻을 수 없다. 상술한 바와 같이 높은 에너지 밀도의 레이저 빔은 수소화 아몰퍼스 실리콘막(103A)의 표면에서 방출시키는 것뿐만 아니라 초기 단계에서 예를 들면 제12도에 도시한 바와 같이 표면으로부터의 깊이가 30nm 내지 40nm범위에 있는 부분에서 수소 농도를 상승시켜버린다. 레이저 빔의 조사가 수소 방출을 위해 계속되는 경우, 예를 들면 상기 레이저 빔의 에너지 밀도를 변화시켜도 이 부분이 쉽게 녹아서 나온다. 이것은 수소화 아몰퍼스 실리콘막(103A)의 표면을 평탄하게 유지하기가 어렵다. 따라서, 상기 제1 변형예에서는 레이저 빔의 에너지 밀도의 초기치 및 초기 증분이 수소화 아몰퍼스 실리콘막(103A)의 수소 농도를 불필요하게 상승시키지 않도록 선택된다.
제13도에 도시한 제2 변형예에서는 엑시머 레이저의 에너지 밀도가 제1 단계에서 75mJ/cm2로 설정되고, 제2 단계에서 150mJ/cm2로 설정되며, 제3 단계에서 175mJ/cm2로 설정되고, 제4 단계에서 250mJ/cm2로 설정된다. 에너지 밀도는 증분 △E1 = 75 mJ/cm2, △E2 = 25 mJ/cm2, △E3 = 75 mJ/cm2로 된다. 즉, 에너지 밀도의 증분 △En은 이것이 단계적으로 변화하는 동안에 일시적으로 50mJ/cm2이하의 값으로 설정된다. 이와같이 레이저 빔의 에너지 밀도의 초기치가 75 mJ/cm2이면 에너지 밀도의 증분 △En을 일시적으로 50mJ/cm2이하의 값으로 설정하는 것만으로도 표면으로부터 깊이 25nm까지의 범위에 있는 수소화 아몰퍼스 실리콘막(103A)부분이 녹아서 나오는 것을 억제할 수 있다. 따라서, 제2 변형예와 거의 동일하게 균일하고 결정성이 양호한 폴리실리콘막을 얻을 수 있다. 또, 에너지 밀도의 증분은 하나의 단계 이외에는 반드시 50mJ/cm2이하로 할 필요가 없기 때문에 상기 제2 변형예도 레이저 빔을 조사하는 단계수를 저감시키기 때문에 유효하다.
상술한 제1 및 제2 변형예에서 어닐링 시간은 레이저 빔을 조사하는 단계수의 저감에 따라 단축된다.
또한, 상술한 실시예에서는 다단계 ELA 처리가 수소화 아몰퍼스 실리콘 박막(a-Si:H)를 결정화하기 위해 행해졌으나 이것에만 한정되는 것은 아니다. 즉, 상기 다단계 ELA 처리는 예를 들면 실리콘 카 바이트 등의 비정질체의 결정화에도 적용할 수 있다.
또, 상술한 실시예에서는 엑시머 레이저가 다단계 ELA 처리에서 이용되었으나 엑시머 레이저 예를들면 Ar 레이저나 전자 빔 등의 에너지 빔을 엑시머 레이저 대신에 이용해도 된다.

Claims (20)

  1. 수소를 포함하는 비단결정(非單結晶) 반도체층과, 상기 비단결정 반도체층의 일 표면상에 절연하여 형성되고, 비단결정 반도체층의 일 표면 부근에 캐리어를 집중시키는 전계를 인가하며, 일표면 부근에 채널 영역을 형성하기 위한 게이트 전극을 구비하고, 수소 농도가 상기 채널 영역에서 이 채널 영역보다 깊은 비단결정 반도체층 부분보다 낮게 설정되는 것을 특징으로 하는 비단결정 반도체 장치.
  2. 제1항에 있어서, 채널 영역에 인접하여 상기 비단결정 반도체층 내에 형성되는 소스 및 드레인 영역 및 이들 소스 및 드레인 영역에 각각 전기적으로 접속되는 소스 및 드레인 전극을 더 구비하는 것을 특징으로 하는 비단결정 반도체 장치.
  3. 제2항에 있어서, 상기 수소 농도는 상기 채널 영역에서 5×1018/cm2내지 1×1020/cm2의 범위내로 설정되고, 상기 채널 영역보다 깊은 비단결정 반도체층 부분에서 1×1020/cm2이상의 범위 내로 설정되는 것을 특징으로 하는 비단결정 반도체 장치.
  4. 제3항에 있어서, 상기 수소 농도는 상기 채널 영역에서 1×1019/cm2내지 5×10 19/cm2의 범의내로 설정되고, 상기 채널 영역보다 깊은 비단결정 반도체층 부분에서 1×1020/cm2내지 5× 1021/cm2의 범위 내로 설정되는 것을 특징으로 하는 비단결정 반도체 장치.
  5. 제1항에 있어서, 상기 비단결정 반도체층은 폴리실리콘으로 구성되고, 이 폴리실리콘 결정의 입자 크기는 150nm에서 2㎛의 범위로 설정되는 것을 특징으로 하는 비단결정 반도체 장치.
  6. 제2항에 있어서, 상기 비단결정 반도체층은 상기 표면에서 25nm까지의 범위내로 설정되는 것을 특징으로 하는 비단결정 반도체 장치.
  7. 수소를 포함하는 아몰퍼스 반도체층을 형성하는 공정, 채널 영역을 구성하는 비단결정 반도체층으로서의 에너지 빔의 조사에 의해 상기 아몰퍼스 반도체층을 결정화하는 공정 및 상기 비단결정 반도체층의 일 표면 부근에 캐리어를 집중시키는 전계를 인가하고 일 표면 부근에 채널 영역을 형성하기 위한 게이트 전극을 상기 비단결정 반도체층 위에 절연하여 형성하는 공정을 구비하고, 상기 결정화 공정이 수소 농도를 채널 영역에서 상기 채널 영역보다 깊은 비단결정 반도체층 부분보다 낮게 설정하기 위해 에너지 빔의 에너지 밀도 및 상기 에너지 밀도의 변화 비율을 제어하는 처리를 포함하는 것을특징으로 하는 비단결정 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 에너지 빔의 에너지 밀도는 2단계를 초과하는 소정수의 단계로 증대되는 것을 특징으로 하는 비단결정 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 에너지 밀도의 증분이 50mJ/cm2이하의 값으로 고정되는 것을 특징으로 하는 비단결정 반도체 장치의 제조 방법.
  10. 제8항에 있어서, 상기 에너지 밀도의 증분이 50mJ/cm2이하의 값으로 일시적으로 설정되는 것을 특징으로 하는 비단결정 반도체 장치의 제조 방법.
  11. 제8항에 있어서, 상기 에너지 밀도의 증분이 50mJ/cm2이하의 값부터 50mJ/cm2를 초과 하는 값까지 변화하는 것을 특징으로 하는 비단결정 반도체 장치의 제조 방법.
  12. 제8항에 있어서, 상기 에너지 밀도는 상기 아몰퍼스 반도체층이 소정회 상기 에너지 빔에 의해 주사될 때마다 증대되는 것을 특징으로 하는 비단결정 반도체 장치의 제조 방법.
  13. 제7항에 있어서, 채널 영역에 인접하여 상기 비단결정 반도체층 내에 소스 및 드레인 영역 을 형성하는 공정과, 이들 소스 및 드레인 영역에 각각 전기적으로 접속되는 소스 및 드레인 전극을 형성하는 공정을 더 구비하는 것을 특징으로 하는 비단결정 반도체 장치의 제조 방법.
  14. 제7항에 있어서, 상기 비단결정 반도체층은 기판을 덮는 제1 절연층 위에 형성되고, 상기게이트 전극은 상기 비단결정 반도체층을 덮는 제2 절연층 위에 형성되는 것을 특징으로 하 는 비단결정 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 상기 아몰퍼스 반도체층의 형성 공정은 SiH4+ H2의 분위기 중에서 270 ℃ 내지 350℃ 의 기판 온도에서 행해지는 플라즈마 CVD에 의해 수소화 아몰퍼스 실리콘 막을 상기 제1 절연층 위에 퇴적하는 처리를 포함하는 것을 특징으로 하는 비단결정 반도체 장치의 제조 방법.
  16. 제15항에 있어서, 상기 결정화 공정은 엑시머 레이저 빔을 상기 수소화 아몰퍼스 실리콘막에 조사함으로써 상기 아몰퍼스 실리콘막을 결정화하는 처리를 포함하는 것을 특징으로 하는 비단결정 반도체 장치의 제조 방법.
  17. 제7항에 있어서, 상기 게이트 전극은 기판을 덮는 제1 절연층 위에 형성되고, 상기 비단결정 반도체층은 상기 게이트 전극을 덮는 제2 절연층 위에 형성되는 것을 특징으로 하는 비단결정 반도체 장치의 제조 방법.
  18. 제17항에 있어서, 상기 아몰퍼스 반도체층의 형성 공정은 SiH4+ H2의 분위기 중에서 450℃의 기판 온도에서 행해지는 플라즈마 CVD에 의해 제1수소화 아몰퍼스 실리콘막을 상기 제2절연층 위에 퇴적하는 처리 및 SiH4+H2의 분위기 중에서 270℃ 내지 350℃의 기판 온도에서 행해지는 플라즈마 CVD에 의해 제1 수소화 아몰퍼스 실리콘막을 결정화한 후에 상기 제1 수소화 아몰퍼스 실리콘 위에 퇴적하는 처리를 포함하는 것을 특징으로 하는 비단결정 반도체 장치의 제조 방법.
  19. 제18항에 있어서, 상기 결정화 고정은 엑시머 레이저 빔을 상기 제1 수소화 아몰퍼스 실리 콘막에 조사함으로써 상기 제1 수소화 아몰퍼스 실리콘막을 결정화하는 처리 및 상기 제1수소화 아몰퍼스 실리콘막에 조사되는 엑시머 레이저 빔보다 낮은 에너지 밀도로 유지되는 엑시머 레이저 빔을 상기 제2수소화 아몰퍼스 실리콘막에 조사함으로써 상기 제2수소화 아몰퍼스 실리콘막을 결정화하는 처리를 포함하는 것을 특징으로 하는 비단결정 반도체 장 치의 제조 방법.
  20. 제7항에 있어서, H2의 분위기 중에서 플라즈마를 발생함으로써 상기 비단결정 반도체층을어닐링하는 공정을 더 구비하는 것을 특징으로 하는 비단결정 반도체 장치의 제조 방법.
KR1019950030003A 1994-09-14 1995-09-14 비단결정 반도체 장치 및 그 제조 방법 KR0170467B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22016694A JPH0883914A (ja) 1994-09-14 1994-09-14 多結晶半導体装置及びその製造方法
JP94-220166 1994-09-14

Publications (2)

Publication Number Publication Date
KR960012566A KR960012566A (ko) 1996-04-20
KR0170467B1 true KR0170467B1 (ko) 1999-02-01

Family

ID=16746925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030003A KR0170467B1 (ko) 1994-09-14 1995-09-14 비단결정 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
JP (1) JPH0883914A (ko)
KR (1) KR0170467B1 (ko)
TW (1) TW289166B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3804349B2 (ja) * 1999-08-06 2006-08-02 セイコーエプソン株式会社 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
KR20050054788A (ko) * 2003-12-06 2005-06-10 삼성전자주식회사 다결정 실리콘 박막 제조 방법 및 이를 적용한트랜지스터의 제조방법

Also Published As

Publication number Publication date
JPH0883914A (ja) 1996-03-26
KR960012566A (ko) 1996-04-20
TW289166B (ko) 1996-10-21

Similar Documents

Publication Publication Date Title
US5851860A (en) Semiconductor device and method for producing the same
KR100352366B1 (ko) 반도체장치 제작방법
JP2646977B2 (ja) 順スタガ型薄膜トランジスタの製造方法
US6020224A (en) Method for making thin film transistor
US5618741A (en) Manufacture of electronic devices having thin-film transistors
KR19980016968A (ko) 셀프얼라인 박막트랜지스터 제조방법
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
US6458200B1 (en) Method for fabricating thin-film transistor
KR100700681B1 (ko) 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법
KR101216719B1 (ko) 박막트랜지스터, 반도체장치, 표시장치, 결정화방법, 및박막트랜지스터의 제조방법
KR100737438B1 (ko) 박막반도체장치 및 그 제조방법
KR20040029464A (ko) 박막반도체장치 및 그 제조방법
US6043512A (en) Thin film semiconductor device and method for producing the same
JPH09172181A (ja) 薄膜半導体装置の製造方法
KR100706136B1 (ko) 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치
KR0170467B1 (ko) 비단결정 반도체 장치 및 그 제조 방법
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JP4013074B2 (ja) 多結晶シリコン薄膜トランジスタの形成方法
KR20080085503A (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
JP2847374B2 (ja) 薄膜トランジスタ
JP3587083B2 (ja) 半導体装置の製造方法
JPH1117190A (ja) 薄膜トランジスタの製造方法
JP2001102589A (ja) 薄膜トランジスタ及びその製造方法と表示装置
JPH10189995A (ja) 半導体装置の製造方法
JPH09172185A (ja) 順スタガ型薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950914

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950914

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980826

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981015

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981015

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010928

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020927

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030930

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041012

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050930

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060929

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070927

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080926

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090928

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20110920

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20120924

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140909