KR0170290B1 - Apparatus for forming homogeneous semiconductor film - Google Patents
Apparatus for forming homogeneous semiconductor film Download PDFInfo
- Publication number
- KR0170290B1 KR0170290B1 KR1019950059526A KR19950059526A KR0170290B1 KR 0170290 B1 KR0170290 B1 KR 0170290B1 KR 1019950059526 A KR1019950059526 A KR 1019950059526A KR 19950059526 A KR19950059526 A KR 19950059526A KR 0170290 B1 KR0170290 B1 KR 0170290B1
- Authority
- KR
- South Korea
- Prior art keywords
- baffle
- wafer
- semiconductor film
- holes
- boat
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
- H01L21/67766—Mechanical parts of transfer devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67313—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements
- H01L21/67316—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Robotics (AREA)
Abstract
균일한 반도체막을 형성하는 장치에 대해 기재되어 있다. 이는, 반응튜브내에 위치한 보트상에 수직으로 웨이퍼를 탑재하여 반도체막의 성장이나 열처리를 행하도록 된 반도체장치에 있어서, 보트상에 설치된 웨이퍼 로딩영역의 앞쪽과 뒷쪽에 각각 베플을 설치한 것을 특징으로 한다. 따라서, 더미 웨이퍼를 대신하여 석영 또는 SiC를 그 재료로 하는 베플을 사용함으로써 더미 웨이퍼에 침적된 실리콘 질화막의 스트립 및 이에 따른 파티클의 발생이 방지되며, 이에 따라 튜브의 세정작업을 위해 생산라인의 가동을 중단하는 등의 문제를 해소할 수 있게 된다.It describes about the apparatus which forms a uniform semiconductor film. This is a semiconductor device in which a wafer is vertically mounted on a boat located in a reaction tube to perform growth or heat treatment of a semiconductor film, wherein a baffle is provided at the front and the rear of the wafer loading area provided on the boat, respectively. . Therefore, the use of a baffle made of quartz or SiC as a material in place of the dummy wafer prevents the generation of strips of silicon nitride film and subsequent particles deposited on the dummy wafer, thereby operating the production line for cleaning the tubes. Problems such as interrupting can be solved.
Description
제1도는 퍼니스의 웨이퍼 로딩부를 나타낸 도면이다.1 shows a wafer loading part of the furnace.
제2도는 실리콘 질화막의 침적시에 사용되는 더미 웨이퍼의 처리단계를 나타낸 도면이다.2 is a diagram showing a processing step of a dummy wafer used in depositing a silicon nitride film.
제3a도 내지 제3c도는 베플의 여러가지 형태를 나타낸 도면이다.3A to 3C show various forms of the baffle.
제4a도 내지 제4e도는 상기 제1도에 도시한 웨이퍼 로딩부에서 보트를 상세히 나타낸 도면이다.4A to 4E are views showing boats in detail in the wafer loading unit shown in FIG.
본 발명은 반도체장치에 관한 것으로, 특히 반도체막의 형성시에 사용되는 더미 웨이퍼(dummy wafer)의 역할을 수행하는 균일한 반도체막을 형성하는 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to an apparatus for forming a uniform semiconductor film serving as a dummy wafer used in forming a semiconductor film.
반도체 제조공정을 순차적으로 수행함에 있어서, 반도체막에 불순물 주입후, 불순물의 활성화와 확산을 위한 열처리를 비롯하여 산화막의 형성등을 위해 열처리 공정이 행해지게 된다. 일반적으로 열처리는 퍼니스(furnace)에서 행해지게 되는 바, 퍼니스는 열을 가하기 위한 발열부와 반응시킬 웨이퍼를 수용하는 보트(boat)를 구비한 웨이퍼 로딩(loading)부 온도제어부 및, 반응가스를 공급하는 가스공급부로 구성되어 있다.In sequentially performing the semiconductor manufacturing process, after the impurity is injected into the semiconductor film, a heat treatment process is performed to form an oxide film, including heat treatment for activation and diffusion of impurities. In general, heat treatment is performed in a furnace, in which the furnace supplies a temperature control portion to a wafer loading portion having a boat for receiving a wafer to be reacted with a heating portion for applying heat, and a reaction gas. It consists of a gas supply unit.
제1도는 퍼니스의 웨이퍼 로딩부를 나타낸 도면으로, 여기에서 도면부호 10은 웨이퍼(11)를 수용한 상태의 보트를 나타내고, 12는 상기 보트(10)에 대하여 반응가스등을 흘려주기 위한 튜브(tube)이다. 도면에 보인 바와 같이, 통상적으로 웨이퍼 (11)들을 상기 보트(10)상에 수직으로 세운 상태에서 확산등의 열처리를 수행하게 되는 바, 이때 보트의 양쪽 에지(edge) 부위에 로딩된 웨이퍼들은 반응가스와 직접 접촉하거나 외부의 환경에 쉽게 영향을 받게 되어 반응결과의 균일도(uniformity)가 저하되는 문제가 발생한다. 종래의 경우에는 상기와 같은 균일도의 저하를 보완하기 위하여 보트의 양쪽 에지에 더미 웨이퍼를 설치하며, 이 경우 로딩된 웨이퍼들은 상기 더미 웨이퍼의 안쪽에 위치하게 됨으로써 균일도의 향상을 기할 수 있게 된다.1 is a view showing a wafer loading portion of a furnace, wherein reference numeral 10 denotes a boat in a state in which a wafer 11 is accommodated, and 12 denotes a tube for flowing reaction gas or the like to the boat 10. to be. As shown in the figure, heat treatment such as diffusion is generally performed while the wafers 11 are vertically placed on the boat 10, wherein wafers loaded at both edges of the boat react. The direct contact with the gas or easily affected by the external environment causes a problem of lowering the uniformity of the reaction result. In the conventional case, dummy wafers are installed at both edges of the boat in order to compensate for such a decrease in uniformity, and in this case, the loaded wafers are positioned inside the dummy wafer, thereby improving the uniformity.
이때, 상기 더미 웨이퍼는 퍼니스에 로딩된 채 반복적으로 사용되는 바, 사용횟수가 증가함에 따라 더미 웨이퍼상에는 반도체막이 매우 두껍게 입혀지게 된다. 특히, 실리콘 질화막(silicon nitride)을 상기 퍼니스에서 침적(deposition)하는 경우, 상기 더미 웨이퍼의 사용횟수가 증가하여 더미 웨이퍼상에 예컨대 10000Å 이상의 두께로 실리콘 질화막이 침적되면, 실리콘 질화막중에 크랙(crack)이 발생될 뿐만 아니라, 심한 경우에는 더미 웨이퍼상의 실리콘 질화막이 전면적으로 스트립(strip)되기도 한다.At this time, the dummy wafer is repeatedly used while being loaded in the furnace, and as the number of times of use increases, the semiconductor film is very thickly coated on the dummy wafer. In particular, when depositing a silicon nitride in the furnace, if the number of times of use of the dummy wafer is increased and the silicon nitride film is deposited on the dummy wafer to a thickness of, for example, 10000 GPa or more, a crack is formed in the silicon nitride film. In addition to this, in severe cases, the silicon nitride film on the dummy wafer may be stripped entirely.
제2도는 실리콘 질화막의 침적시에 사용되는 더미 웨이퍼의 처리단계를 나타낸 도면으로, 더미 웨이퍼는 통상 5회 정도 사용한 후(단계100), 불산(HF)을 이용하여 불필요하게 적층된 실리콘 질화막을 1차로 식각하며(단계101), 황산에서 보일링(boiling)하여 2차로 식각처리를 행한다(단계102). 다음으로, 더미 웨이퍼상에 약 8000Å 정도의 산화막을 성장시킨 후, 이를 더미 웨이퍼로 재사용한다(단계103).2 is a view showing a process of processing a dummy wafer used for the deposition of a silicon nitride film. The dummy wafer is typically used five times (step 100), and then a silicon nitride film unnecessarily stacked by using hydrofluoric acid (HF) is used. It is etched by a car (step 101), and it is boiled in sulfuric acid, and a secondary etching process is performed (step 102). Next, an oxide film of about 8000 Å is grown on the dummy wafer and then reused as the dummy wafer (step 103).
상술한 바와 같이, 더미 웨이퍼는 5회까지만 사용하고 재처리 하여 사용하도록 되어 있으나, 실제로는 사용횟수의 관리 미흡과 더미 웨이퍼의 부족으로 인해 장기간 반복 사용하게 되며, 이 때문에 더미 웨이퍼상의 실리콘 질화막에 크랙 및 스트립 현상이 발생되게 된다.As described above, the dummy wafer is used only up to 5 times and reprocessed, but in reality, the dummy wafer is repeatedly used for a long time due to the inadequate management of the number of uses and the lack of the dummy wafer, which causes cracks in the silicon nitride film on the dummy wafer. And stripping phenomenon is generated.
상기와 같이 크랙이 생기거나 스트립된 실리콘 질화막은 공정중에 파티클(particle)로서 작용함은 물론, 퍼니스의 튜브를 오염시키며, 결국에는 튜브의 세정(cleaning) 작업을 수행하기 위해 생산라인의 가동을 중단하게 하는 등의 문제를 유발하게 된다.The cracked or stripped silicon nitride film acts as a particle during the process, contaminates the tube of the furnace, and eventually shuts down the production line to perform the tube cleaning operation. Cause problems such as
따라서, 본 발명의 목적은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 더미 웨이퍼를 사용하지 않으면서 웨이퍼상에 성장되는 반도체막의 균일도를 높일 수 있는 반도체장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide a semiconductor device capable of increasing the uniformity of a semiconductor film grown on a wafer without using a dummy wafer in order to solve the problems of the prior art as described above.
상기한 목적을 달성하기 위한, 본 발명에 의한 반도체장치는, 반응튜브내에 위치한 보트상에 수직으로 웨이퍼를 탑재하여 반도체막의 성장이나 열처리를 행하도록 된 반도체장치에 있어서, 상기 보트상에 설치된 웨이퍼 로딩영역의 앞쪽과 뒷쪽에 각각 베플을 설치한 것을 특징으로 한다.A semiconductor device according to the present invention for achieving the above object is a semiconductor device in which a wafer is vertically mounted on a boat located in a reaction tube to perform growth or heat treatment of a semiconductor film. It is characterized by the fact that the baffles are provided at the front and rear of the area, respectively.
본 발명의 반도체장치에 있어서, 상기 베플은 석영 혹은 SiC로 만들어지고, 그 모양은 원형으로 만들어지되 홀을 설치하지 않거나, 반응가스의 흐름상태를 조절하기 위한 홀이 하나 혹은 다수개가 설치되는 것이 바람직하다.In the semiconductor device of the present invention, it is preferable that the baffle is made of quartz or SiC, and the shape of the baffle is circular, but no holes are provided, or one or a plurality of holes are provided for controlling the flow state of the reaction gas. Do.
또한, 상기 웨이퍼 로딩영역의 앞쪽에 설치된 베플은 하나의 홀을 가진 베플, 4개의 홀을 가진 베플, 및 홀을 형성하지 않은 블랭크의 베플을 순차 배치하고, 뒷쪽에 설치된 베플은 하나의 홀을 가진 베플을 하나 배치하여 이루어지는 것이 바람직하다.In addition, the baffles provided at the front of the wafer loading region sequentially arranged a baffle having one hole, a baffle having four holes, and a baffle of blanks not forming holes, and the baffle provided at the rear has one hole. It is preferable to arrange | position one baffle.
따라서, 본 발명에 의한 반도체장치에 의하면, 더미 웨이퍼를 대신하여 석영 또는 SiC를 그 재료로 하는 베플(baff1e:격자판)을 사용함으로써 더미 웨이퍼에 침적된 실리콘 질화막의 스트립 및 이에 따른 파티클의 발생이 방지되며, 이에 따라 튜브의 세정작업을 위해 생산라인의 가동을 중단하는 등의 문제를 해소할 수 있게 된다.Therefore, according to the semiconductor device according to the present invention, the use of a baffle (lattice plate) made of quartz or SiC as a material instead of the dummy wafer prevents the generation of strips of silicon nitride film deposited on the dummy wafer and the resulting particles. Therefore, it is possible to solve the problem of stopping the operation of the production line for cleaning the tube.
이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.
제3a도 내지 제3c는 더미 웨이퍼를 대신하여 보트상에 설치되는 상기 베플의 여러가지 형태를 나타낸 도면이다.3A to 3C are views showing various forms of the baffles provided on the boat in place of the dummy wafers.
먼저, 제3a도는 홀(hole)을 형성하지 않은 블랭크(blank) 상태의 베플을 나타내고, 제3b도는 중앙부에 1개의 홀을 설치한 경우를, 제3c도는 4개의 홀을 균형적으로 설치한 경우의 베플을 각각 나타낸다. 이때, 베플에 설치된 홀들은 공급되는 반응가스의 흐름을 변화시키므로 실리콘 질화막의 침적상태에 큰 영향을 미치게 되는 바, 그 효과를 이하에서 설명하기로 한다.First, FIG. 3a shows a blank baffle without holes, and FIG. 3b shows a case in which one hole is provided in the center, and FIG. 3c shows four holes in a balanced manner. Each baffle is shown. At this time, the holes provided in the baffle change the flow of the reaction gas to be supplied, which greatly affects the deposition state of the silicon nitride film, and the effect thereof will be described below.
제4a도 내지 제4e도는 상기 제1도에 도시한 웨이퍼 로딩부에서 상기 보트(10)의 주변을 상세히 도시한 도면이다.4A to 4E are detailed views of the periphery of the boat 10 in the wafer loading unit shown in FIG.
제4a도는 종래의 더미 웨이퍼를 사용한 경우를 나타낸 도면으로, 여기에서 도면부호 W1 내지 W3는 보트상에 설치되어 웨이퍼를 로딩하는 웨이퍼 로딩 영역을 각각 나타내고, DW는 상기 웨이퍼 로딩영역(W1∼W3)의 앞쪽 및 뒷쪽에 위치한 더미 웨이퍼들을 나타낸다.4A is a diagram showing a case where a conventional dummy wafer is used, wherein reference numerals W1 to W3 denote wafer loading regions respectively installed on a boat to load a wafer, and DW denotes wafer loading regions W1 to W3. Dummy wafers located at the front and back of the substrate.
제4b도는 더미 웨이퍼를 사용하지 않고 공정을 수행할 웨이퍼들만을 상기 웨이퍼 로딩영역(W1∼W3)에 설치하여 실리콘 질화막을 침적하는 상태를 나타낸다.4B shows a state in which silicon nitride films are deposited by installing only wafers to be processed without using a dummy wafer in the wafer loading regions W1 to W3.
제4c도는 베플을 상기 웨이퍼 로딩영역(W1∼W3)의 앞쪽 및 뒷쪽에 설치한 상태를 나타내는 바, 이때 상기 제3b에 보인 하나의 홀을 가진 베플(BF1)을 사용하였다.FIG. 4C shows a state in which the baffles are installed at the front and the back of the wafer loading regions W1 to W3, where a baffle BF1 having one hole shown in 3b is used.
제4d도는 상기 웨이퍼 로딩영역(W1∼W3)에 대하여 반응가스가 주입되는 앞쪽에는 상기 제3b도 및 제3c도에 보인 하나의 홀을 가진 베플(BF1)과 4개의 홀을 가진 베플(BF4)을 차례로 설치하고, 뒷쪽에는 상기 제3b도에 보인 하나의 홀을 가진 베플(BF1)을 다수개 설치한 상태이다.4d is a baffle BF1 having one hole shown in FIGS. 3b and 3c and a baffle BF4 having four holes in front of the reaction gas injected into the wafer loading regions W1 to W3. Are installed one by one, and a plurality of baffles BF1 having one hole shown in FIG.
제4e도는 웨이퍼 로딩영역(W1∼W3)의 앞쪽에는 하나의 홀을 가진 베플→4개의 홀을 가진 베플→블랭크의 베틀(BF1→BF4→BF0)을 차례로 설치하고, 뒷쪽에는 상기 제3b도에 보인 하나의 홀을 가진 베플(BF1)을 하나만 설치한 상태를 나타낸다.FIG. 4E is a front view of the wafer loading regions W1 to W3, in which a baffle having one hole and a baffle → blank loom having four holes (BF1-> BF4-> BF0) are sequentially installed. It shows the state where only one baffle BF1 having one hole shown is installed.
다음에 보인 표 1은 상기 제4a도 내지 제4e도와 연관하여 얻어진 실리콘 질화막의 침적결과를 정리하여 나타낸 표이다.Table 1 shown below summarizes the deposition results of the silicon nitride film obtained in connection with FIGS. 4A to 4E.
표 1에서 CASE I은 상기 제4a도에 나타낸 더미 웨이퍼를 사용한 경우의 실리콘 질화막의 침적상태이고, CASE II는 상기 제4b도에 나타낸 더미 웨이퍼를 사용하지 않은 경우의 실리콘 질화막의 침적상태이다. 또한, CASE III 내지 CASE V는 상기 제4c도 내지 제4e도에 보인 베플을 적용한 경우의 실리콘 질화막의 침적상태를 각각 나타낸다.In Table 1, CASE I is a deposition state of a silicon nitride film when the dummy wafer shown in FIG. 4A is used, and CASE II is a deposition state of a silicon nitride film when the dummy wafer shown in FIG. 4B is not used. In addition, CASE III to CASE V indicate the deposition state of the silicon nitride film in the case where the baffles shown in FIGS. 4C to 4E are applied, respectively.
상기 표 1을 참조하면, CASE IV 및 CASE V의 경우에 상기 CASE I에 보인 종래의 더미 웨이퍼를 사용한 경우에 비하여 유사한 균일도 및 파티클의 발생특성을 나타내고 있음을 알 수 있다 특히, 웨이퍼 로딩영역(W1∼W3)의 앞쪽에 하나의 홀→4개의 홀→블랭크순으로 베플을 순차배치하고, 됫쪽에는 하나의 홀을 가진 베플을 하나만 설치한 상태(CASE V)에서 실리콘 질화막을 침적하는 경우에, 반응가스가 효율적으로 공급되어 막의 균일도 및 스트립에 의한 파티클의 발생면에서 가장 우수한 특성을 나타내는 실리콘 질화막을 침적할 수 있음을 알 수 있다.Referring to Table 1, it can be seen that the case of CASE IV and CASE V shows similar uniformity and particle generation characteristics as compared to the case of using the conventional dummy wafer shown in CASE I. In particular, the wafer loading region W1 In the case of depositing a silicon nitride film in a state where one bezel is sequentially arranged in the order of one hole → four holes → blank, and only one baffle having one hole is installed at the front side (CASE V). It can be seen that the reaction gas can be efficiently supplied to deposit the silicon nitride film having the best characteristics in terms of uniformity of the film and generation of particles by the strip.
따라서, 상기 제4e도에 나타낸 상태로 보트상에 베플을 설치하여 사용한다면, 더미 웨이퍼를 사용하는 경우와는 달리 별도의 세정처리를 행하지 않고 연속적으로 우수한 균일도를 갖는 실리콘 질화막을 성장시킬 수 있게 된다. 더우기, 상기 베플은 보트와 동일한 재료인 석영 또는 SiC로 만들어져 실리콘 질화막이 침적되지 않으므로 파티클의 발생이나 스트립에 의한 문제점을 해소할 수 있게 된다.Therefore, if a baffle is provided on the boat in the state shown in FIG. 4E, unlike the case of using a dummy wafer, it is possible to grow a silicon nitride film having excellent uniformity continuously without performing a separate cleaning process. . In addition, the baffle is made of quartz or SiC, which is the same material as the boat, so that the silicon nitride film is not deposited, thereby eliminating problems caused by particle generation or stripping.
이상에서 설명한 바와 같이, 본 발명에 의하면 하나의 홀이나 4개의 홀 및 블랭크상태의 베플을 적절히 조합하여 종래의 더미 웨이퍼를 대치함으로써, 더미 웨이퍼의 초과사용으로 인한 파티클의 발생 및 퍼니스 튜브의 세정작업을 위한 생산라인의 가동중단 등 생산성의 저하를 방지할 수 있게 된다.As described above, according to the present invention, by replacing the conventional dummy wafer by appropriately combining one hole or four holes and a blank baffle, generation of particles and cleaning of the furnace tube due to overuse of the dummy wafer are performed. It is possible to prevent a decrease in productivity such as downtime of the production line.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by one of ordinary skill in the art within the technical idea of the present invention.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950059526A KR0170290B1 (en) | 1995-12-27 | 1995-12-27 | Apparatus for forming homogeneous semiconductor film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950059526A KR0170290B1 (en) | 1995-12-27 | 1995-12-27 | Apparatus for forming homogeneous semiconductor film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052680A KR970052680A (en) | 1997-07-29 |
| KR0170290B1 true KR0170290B1 (en) | 1999-03-30 |
Family
ID=19445235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950059526A KR0170290B1 (en) | 1995-12-27 | 1995-12-27 | Apparatus for forming homogeneous semiconductor film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0170290B1 (en) |
-
1995
- 1995-12-27 KR KR1019950059526A patent/KR0170290B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052680A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5352636A (en) | In situ method for cleaning silicon surface and forming layer thereon in same chamber | |
| US6506667B2 (en) | Growth of epitaxial semiconductor material with improved crystallographic properties | |
| KR100784001B1 (en) | Modified susceptors for use in chemical vapor deposition processes | |
| JP3341619B2 (en) | Film forming equipment | |
| KR100828622B1 (en) | Epitaxially coated silicon wafer | |
| KR101101480B1 (en) | Method of manufacturing epitaxially coated silicon wafer | |
| KR101206646B1 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer | |
| DE60127252T2 (en) | EPITAKTIC SILICON WAIST FREE FROM SELF-DOTING AND BACK HALO | |
| US10961638B2 (en) | Method for epitaxially coating semiconductor wafers, and semiconductor wafer | |
| US8287649B2 (en) | Vertical boat for heat treatment and method for heat treatment of silicon wafer using the same | |
| JP2000299287A (en) | Thermal treatment method and apparatus therefor | |
| US6316361B1 (en) | CVD reactor and process for producing an epitally coated semiconductor wafer | |
| CN113725070B (en) | Method and equipment for back sealing silicon wafer | |
| US7479187B2 (en) | Method for manufacturing silicon epitaxial wafer | |
| EP0500130A2 (en) | Method of manufacturing an epitaxial semiconductor wafer having gettering properties | |
| JPH088198A (en) | Susceptor for vapor phase growth equipment | |
| US6703290B2 (en) | Growth of epitaxial semiconductor material with improved crystallographic properties | |
| US6965149B2 (en) | Epitaxial semiconductor wafer and a manufacturing method thereof | |
| KR0170290B1 (en) | Apparatus for forming homogeneous semiconductor film | |
| JPH06151864A (en) | Semiconductor substrate and manufacture thereof | |
| JPH0782997B2 (en) | Method for manufacturing semiconductor wafer | |
| JPH1167751A (en) | Method and device for manufacturing silicon wafer having protecting film | |
| KR20230016383A (en) | Boat for vertical haet treatment and heat treatment method of silicon wafer using same | |
| TW519682B (en) | Method of preventing peeling of shallow trench isolation layer on wafer | |
| JPH07106270A (en) | Heat treatment equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19951227 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19951227 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19980929 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19981014 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19981014 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20010906 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20020906 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030904 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040331 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050909 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060928 Start annual number: 9 End annual number: 9 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20080910 |