[go: up one dir, main page]

KR0165470B1 - 반도체 소자의 박막형성 프로그램의 자동보정 시스템 - Google Patents

반도체 소자의 박막형성 프로그램의 자동보정 시스템 Download PDF

Info

Publication number
KR0165470B1
KR0165470B1 KR1019950040265A KR19950040265A KR0165470B1 KR 0165470 B1 KR0165470 B1 KR 0165470B1 KR 1019950040265 A KR1019950040265 A KR 1019950040265A KR 19950040265 A KR19950040265 A KR 19950040265A KR 0165470 B1 KR0165470 B1 KR 0165470B1
Authority
KR
South Korea
Prior art keywords
thin film
film forming
thickness
wafer
program
Prior art date
Application number
KR1019950040265A
Other languages
English (en)
Other versions
KR970030550A (ko
Inventor
박병석
전일환
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950040265A priority Critical patent/KR0165470B1/ko
Priority to TW089212772U priority patent/TW426221U/zh
Priority to JP8264407A priority patent/JPH09143722A/ja
Priority to US08/745,360 priority patent/US5893050A/en
Publication of KR970030550A publication Critical patent/KR970030550A/ko
Application granted granted Critical
Publication of KR0165470B1 publication Critical patent/KR0165470B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

반도체 소자의 박막형성공정 프로그램의 자동보정 시스템에 대하여 기재하고 있다. 본 발명은 반도체 소자의 박막형성 프로그램에 의해 박막형성장비에서 형성된 박막의 두께를 측정하는 박막두께 측정부; 상기 박막두께 측정부로부터 두께 정보를 제공받아 전기적 신호로 변환시켜 출력하는 전기신호 변화부; 및 상기 전기신호 변환부에서 변환된 신호를 제공받아 소정의 기준치와 비교/ 판단하여 상기 박막형성공정 프로그램의 공정변수를 증가시키라는 제1신호 또는 공정 변수를 감소시키라는 제2신호를 선택적으로 출력하여 상기 박막 형성 프로그램을 보정함으로써 상기 박막형성장비를 제어하는 비교/판단부;를 포함한 것을 특징으로 하는 반도체 소자의 박막형성공정 프로그램의 자동보정 시스템을 제공한다. 본 발명에 의하면 반도체 소자의 박막형성공정 프로그램의 자동보정시스템을 이용하여 공정 웨이퍼마다 발생하는 두께편차를 신속하고 정확하게 보정할 수 있으므로 단일 웨이퍼 간에, 또는 배치(batch)웨이퍼 간에 형성되는 금속박막두께를 착오나 지연없이 균일하게 유지할 수 있다.

Description

반도체 소자의 박막형성 프로그램의 자동보정 시스템
제1도는 종래기술에 따른 박막두께의 보정을 나타낸 흐름도이다.
제2a도 및 제2b도는 종래 기술에 따른 금속증착장비의 냉각실에서의 공정을 나타낸 도면이다.
제3도는 본 발명의 실시예에 따른 보정시스템을 나타낸 블록도이다.
제4a도 및 제4b도는 본 발명의 실시예에 따라 금속증착장비에 내장된 보정시스템의 두께측정부에서의 공정을 나타낸 도면도이다.
제5도는 본 발명의 실시예에 따라 금속증착장비에 내장된 보정시스템의 두께측정부를 개략적으로 나타낸 평면도이다.
본 발명은 반도체 소자의 박막형성 프로그램의 자동보정시스템에 관한 것으로, 특히 형성된 박막의 두께측정 결과에 따라 박막형성공정 프로그램을 자동보정함으로써 작업사고 및 공정지연을 방지할 수 있는 반도체 소자의 박막두께 보정시스템에 관한 것이다. 반도체 소자의 박막형성공정에 있어서, 소자특성의 신뢰도를 유지하기 위해서는 단일 웨이퍼 간에, 또는 배치(batch) 웨이퍼 간에 형성되는 박막의 두께 균일성이 요구된다. 상기 박막형성공정은 형성되는 박막에 따라서 다양한 공정변수, 예컨대 온도, 시간, 압력, 가스량 등을 가지는데, 상기 공정변수가 상기 박막형성 프로그램에 입력된 설정값과 다르게 제공되는 경우에는 형성되는 박막의 두께가 규격을 이탈하는 사고가 발생하게 된다. 따라서, 박막의 두께 균일성을 유지하기 위해서는 상기 공정변수의 변화에 따른 박막의 두께정보를 확보해 두고, 박막두께의 규격이탈 사고가 발생하는 경우에는 즉시 상기 공정변수를 변경하여 프로그램에 입력하여 규격이탈을 방지해야 한다. 제1도는 종래기술에 따른 박막형성 프로그램의 보정을 나타낸 흐름도로서, 구체적인 흐름은, 반도체 소자의 박막을 박막형성장비, 예컨대 스퍼터링(sputtering) 장비 또는 화학기상증착(CVD)장비, 산화·확산로 등으로 형성하는 제1단계; 상기 제1단계의 결과물로서 형성된 박막의 두께를 두께측정장비, 예컨대 알파-스텝(α-step), 4포인트 프로브(4-point probe), M-게이지(M-gauge), 엘립소메타(ellipsometer)등으로 측정하는 제2단계; 상기 제2단계의 두께측정 결과와 규격두께와이 차이가 허용편차보다 큰가를 판단하는 제3단계; 및 상기 제3단계의 상기 차이가 허용편차보다 큰 경우에는 박막형성 프로그램의 공정변수를 수동으로 계산하여 상기 박막증착장비의 프로그램을 변경·입력하는 제4단계로 이루어진다. 한편, 상기 제3단계의 상기 차이가 허용편차보다 작은 경우에는 반도체 소자특성의 신뢰도를 유지할 수 있으므로 박막형성 프로그램의 공정변수를 변경할 필요 없이 계속 다음 박막형성공정을 진행할 수 있다. 그러나, 상기 흐름도에 나타낸 바와 같이 두께측정 결과의 판단 및 박막형성 프로그램의 보정을 수동으로 행하는 경우에는 i) 작업자가 프로그램 공정변수를 수동으로 변경하여 입력하는 과정에서 착오 입력하는 경우에 따른 규격이탈 ii) 박막의 두께 균일성을 주기적으로 점검하는데 따른 설비대기시간 발생 iii)규격이탈 발생시 즉시 보정할 수 없음으로 인한 제품피해 규모의 증가라는 문제가 발생한다.
제2a도 및 제2b도는 종래 기술에 따른 금속증착장비의 냉각실에서의 공정을 나타낸 도면이다.
제2a도는 박막형성공정이 완료된 웨이퍼의 냉각과정을 나타낸 도면으로서, 참조번호 10은 박막형성공정이 완료된 웨이퍼, 20은 냉각을 위해 대기하는 상기 웨이퍼(10)를 일시적으로 적재(load)하는 받침대, 30은 상기 받침대(20)의 측변부에 위치하여 냉각이 완료된 상기 웨이퍼(10)의 이송을 위해 들어올리는 웨이퍼 리프터(wafer lifter), 40은 상기 웨이퍼 리프터(30)에 의해 냉각이 완료된 상기 웨이퍼(10)가 들어올려졌을 때, 웨이퍼 이송용 로봇암(robot arm) 도시되지 않았음)이 통과할 수 있도록 열리는 격리밸브, 50은 상기 받침대(20) 및 상기 웨이퍼 리프터(30)를 외부와 격리시키기 위해 그 측면을 둘러싸는 냉각실벽(chamber wall), 60은 상기 냉각실벽(50)의 상부에 위치하는 냉각실덮개를 각각 나타낸다. 제2b도는 냉각이 완료된 웨이퍼를 이송하는 단계를 나타낸 도면으로서, 제2a도와 같은 참조번호는 같은 물질을 나타낸다. 여기서는, 냉각이 완료된 웨이퍼(10)가 이송을 위하여 웨이퍼 리프터(30)에 의해 들어 올려지면, 웨이퍼 이송용 로봇암(70)이 통과할 수 있도록 격리밸브(40)가 열리게 되며, 웨이퍼의 이송이 끝나면 상기 격리밸브(40)는 다시 닫히게 된다. 상기 구조를 가지는 냉각실은 공정이 끝난 고온의 웨이퍼를 단지 냉각시키는 역할을 수행할 뿐이다. 한편, 외부로 이송된 웨이퍼는 형성된 박막에 따라 다양한 박막두께의 측정장치에 의해 그 두께가 측정된다. 상기 두께 측정은 일반적으로 작업자에 의해 수동으로 진행되며, 측정된 두께와 규격두께와의 차이가 허용편차보다 큰 경우에는 박막형성 프로그램의 공정변수를 수동으로 계산하여 박막증착장비의 프로그램을 변경·입력하게 된다. 이 때, 작업자가 프로그램 공정변수를 수동으로 변경하여 입력하는 과정에서 착오 입력하는 경우에 따른 규격이탈, 박막의 두께 균일성을 주기적으로 점검하는데 따른 설비대기시간 발생 및 규격이탈 발생시 즉시 보정할 수 없음으로 인한 제품피해 규모의 증가 등의 문제가 발생한다. 따라서, 본 발명의 목적은 박막형성장비에서 균일한 두께를 가지는 박막을 형성함에 있어서, 형성된 박막의 두께측정 결과에 따라 박막형성공정 프로그램을 자동보정함으로써 작업사고 및 공정지연을 방지할 수 있는 반도체 소자의 박막두께 보정시스템을 제공하는데 있다. 상기 목적을 달성하기 위하여 본 발명은, 반도체 소자의 박막형성 프로그램에 의해 박막형성장비에서 형성된 박막의 두께를 측정하는 박막두께 측정부; 상기 박막두께 측정부로부터 두께정보를 제공받아 전기적 신호로 변환시켜 출력하는 전기신호 변환부; 및 상기 전기신호 변화부에서 변환된 신호를 제공받아 소정의 기준치와 비교/ 판단하여 상기 박막형성공정 프로그램의 공정변수를 증가시키라는 제1신호 또는 공정변수를 감소시키라는 제2신호를 선택적으로 출력하여 상기 박막형성 프로그램을 보정함으로써 상기 박막형성장비를 제어하는 비교/판단부;를 포함한 것을 특징으로 하는 반도체 소자의 박막형성공정 프로그램의 자동보정 시스템을 제공한다. 본 발명의 실시예에 의하면 상기 박막두께 측정부는 형성된 박막과 접촉하지 않는 비접촉형으로 이루어진 것이 바람직하다. 또한, 상기 박막두께 자동보정 시스템은 장비의 소형화 및 공정의 편의를 위하여 상기 박막 형성장비의 소정 위치에 내장되도록 이루어지는 것이 바람직하며, 상기 박막형성장비는, 냉각을 위해 대기하는 공정완료 웨이퍼를 일시적으로 적재하는 받침대; 상기 받침대의 측변부에 위치하여 냉각이 완료된 상기 웨이퍼의 이송을 준비하기 위해 들어올리는 웨이퍼 리프터; 상기 받침대 및 상기 웨이퍼 리프터를 외부와 격리시키기 위해 그 측면을 둘러싸는 냉각실벽; 상기 냉각실벽의 상부에 위치하는 냉각실덮개를 포함하는 냉각실(cool down chamber)를 구비한 금속증착장비로서, 상기 박막두께 측정부는 상기 웨이퍼 리프터 상의 웨이퍼에서 박막두께의 측정이 이루어질 수 있도록 상기 금속증착장비의 냉각실 덮개의 소정위치에 탑재되는 것이 바람직하다. 상기한 본 발명에 의하면 반도체 소자의 박막형성공정 프로그램의 자동보정 시스템을 이용하여 공정 웨이퍼마다 발생하는 두께편차를 신속하고 정확하게 보정할 수 있으므로 단일 웨이퍼 간에, 또는 배치(batch) 웨이퍼간에 형성되는 박막두께의 균일성을 달성할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 설명한다.
제3도는 본 발명의 실시예에 따른 보정시스템을 나타낸 블록도이다. 구체적으로, 상기 보정시스템은, 반도체 소자의 박막형성 프로그램에 의해 박막형성장비에서 형성된 박막의 두께를 측정하는 박막두께 측정부; 상기 박마두께 측정부로부터 두께정보를 제공받아 전기적 신호(dm)으로 변환시켜 출력하는 전기신호 변환부; 및 상기 전기신호 변환부에서 변환된 신호(dm)를 제공받아 소정의 기준치(d0)와 비교/판단하여 상기 박막형성공정 프로그램의 공정변수를 증가시키라는 제1신호 또는 공정변수를 감소시키라는 제2신호를 선택적으로 출력하여 상기 박막형성 프로그램을 보정함으로써 상기 박막형성장비를 제어하는 비교/판단부로 이루어진다.
제4a도 및 제4b도는 본 발명의 실시예에 따라 금속증착장비에 내장된 보정시스템의 두께측정부에서의 공정을 나타낸 도면으로서, 제2A도 및 제2B도의 참조번호와 동일 참조번호는 동일 물질을 나타낸다.
제3a도는 박막형성공정이 완료된 웨이퍼의 냉각과정을 나타낸 도면으로서, 특히 본 발명의 실시예에 따라 웨이퍼 리프터(30)상의 웨이퍼(10)에서 박막두께의 측정이 이루어질 수 있도록 박막두께 측정부(80)가 상기 금속증착장비의 냉각실 덮개(60)의 소정위치에 탑재된 냉각실에서의 냉각과정을 나타낸 것이다. 여기서, 상기 박막두께측정부(80)는 금속증착장비의 냉각실에 탑재되어 상기 박막형성장비에 내장된 구조를 이루로 있다. 그런데, 상기 장비 내에서 접촉방식에 의한 두께측정, 예컨대, 알파-스텝(α-step),4포인트 프로브(4-point probe)를 이용한 두께측정이 이루어진다면 미립자(particle)가 발생할 위험이 있다. 따라서, 미립자 발생을 방지하기 위하여 상기 박막두께 측정부(80)는 형성된 박막과 접촉하지 않는 비접촉형 측정장치, 예컨대 M-게이지로 이루어진 것이 바람직하다.
제3b도는 냉각이 완료된 웨이퍼의 박막두께 측정 및 이송과정을 나타낸 도면이다. 구제척으로 , 냉각이 완료된 웨이퍼(10)가 이송을 위하여 웨이퍼 리프터(30)에 의해 들어 올려지면 박막두께 측정부(80)에서 박막두께를 측정한다. 상기 측정이 끝나면 웨이퍼 이송용 로봇암(70)이 통과할 수 있도록 열리는 격리밸브(40)가 열리게 되며, 상기 웨이퍼(10)의 이송이 끝나면 상기 격리밸브(40)는 다시 닫히게 된다. 한편, 상기 박막두께 측정부(80)에서 측정된 두께정보는 전기신호 변환부(도시되지 않았음)에 제공되어 전기적 신호로 변환·출력된다. 상기 전기신호 변환부에서 변환된 신호는 이를 소정의 기준치와 비교/판단하여 상기 반도체 소자의 박막형성공정 프로그램의 공정변수를 증가시키라는 제1신호 또는 공정변수를 감소시키라는 제2신호를 선택적으로 출력하여 상기 박막형성장비를 제어하는 비교/판단부(도시되지 않았음)에 제공된다. 상기한 일련의 과정에 의해 반도체 소자의 박막형성공정 프로그램의 자동보정이 이루어지게 된다.
제4도는 본 발명의 실시예에 따른 금속증착장비의 냉각실을 개략적으로 나타낸 평면도로서, 특히 냉각실덮개를 제거한 냉각실 내부를 나타낸 것이다. 여기서, 제3a도 및 제3b도의 참조번호와 동일 참조번호는 동일 물질을 나타내며, 웨이퍼 리프터(도시되지 않았음)에 의해 들어올려진 웨이퍼(10)상에 도시된 5개의 점은 상기 박막두께 측정부에 의해 측정되는 부위를 나타낸다. 상술한 본 발명의 실시예에 의하면, 반도체 소자의 박막형성공정 프로그램의 자동보정시스템을 이용하여 공정 웨이퍼마다 발생하는 두께편차를 신속하고 정확하게 보정할 수 있으므로 단일 웨이퍼 간에, 또는, 배치(batch) 웨이퍼 간에 형성되는 금속박막두께를 착오나 지연없이 균일하게 유지할 수 있다. 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 많은 변형이 당 분야에서 통상의 지식을 가진 자에 의하여 실시가능함은 명백하다.

Claims (4)

  1. 반도체 소자의 박막형성 프로그램에 의해 박막형성장비에서 형성된 박막의 두께를 측정하는 박막두께 측정부; 상기 박막두께 측정부로부터 두께정보를 제공받아 전기적 신호로 변환시켜 출력하는 전기신호 변환부; 및 상기 전기신호 변환부에서 변환된 신호를 제공받아 소정의 기준치와 비교/판단하여 상기 박막형성공정 프로그램의 공정변수를 증가시키라는 제1신호 또는 공정변수를 감소시키라는 제2신호를 선택적으로 출력하여 상기 박막형성 프로그램을 보정함으로써 상기 박막형성장비를 제어하는 비교/판단부;를 포함한 것을 특징으로 하는 반도체 소자의 박막형성공정 프로그램의 자동보정 시스템.
  2. 제1항에 있어서, 상기 박막두께 측정부는 형성된 박막과 접촉하지 않는 비접촉형으로 이루어진 것을 특징으로 하는 반도체 소자의 박막형성공정 프로그램의 자동보정 시스템.
  3. 제2항에 있어서, 상기 박막두께 자동보정 시스템은 상기 박막형성장비의 소정 위치에 내장되는 것을 특징으로 하는 반도체 소자의 박막형성공정 프로그램의 자동보정 시스템.
  4. 제3항에 있어서, 상기 박막 형성장비는, 냉각을 위해 대기하는 공정완료 웨이퍼를 일시적으로 적재하는 받침대; 상기 받침대의 측변부에 위치하여 냉각이 완료된 상기 웨이퍼의 이송을 준비하기 위해 들어올리는 웨이퍼 리프터; 상기 받침대 및 상기 웨이터 리프터를 외부와 격리시키기 위해 그 측면을 둘러싸는 냉각실벽; 상기 냉각실벽의 상부에 위치하는 냉각실덮개를 포함하는 냉각실(cool down chamber)를 구비한 금속증착장비로서, 상기 박막두께 측정부는 상기 웨이퍼 리프터 상의 웨이퍼에서 박막두께의 측정이 이루어질 수 있도록 상기 금속증착장비의 냉각실 덮개의 소정위치에 탑재되는 것을 특징으로 하는 반도체 소자의 박막형성공정 프로그램의 자동보정 시스템.
KR1019950040265A 1995-11-08 1995-11-08 반도체 소자의 박막형성 프로그램의 자동보정 시스템 KR0165470B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950040265A KR0165470B1 (ko) 1995-11-08 1995-11-08 반도체 소자의 박막형성 프로그램의 자동보정 시스템
TW089212772U TW426221U (en) 1995-11-08 1996-09-20 Thickness measuring apparatus used for correcting a thin-film formation program of a semiconductor device
JP8264407A JPH09143722A (ja) 1995-11-08 1996-10-04 半導体素子の薄膜形成プログラムの補正方法及び薄膜厚測定装置
US08/745,360 US5893050A (en) 1995-11-08 1996-11-08 Method for correcting thin-film formation program of semiconductor device and thickness measuring apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950040265A KR0165470B1 (ko) 1995-11-08 1995-11-08 반도체 소자의 박막형성 프로그램의 자동보정 시스템

Publications (2)

Publication Number Publication Date
KR970030550A KR970030550A (ko) 1997-06-26
KR0165470B1 true KR0165470B1 (ko) 1999-02-01

Family

ID=19433380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040265A KR0165470B1 (ko) 1995-11-08 1995-11-08 반도체 소자의 박막형성 프로그램의 자동보정 시스템

Country Status (4)

Country Link
US (1) US5893050A (ko)
JP (1) JPH09143722A (ko)
KR (1) KR0165470B1 (ko)
TW (1) TW426221U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847370B1 (ko) * 2001-07-02 2008-07-21 어드밴스드 마이크로 디바이시즈, 인코포레이티드 도금 공정을 제어하는 방법 및 장치

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067509A (en) * 1998-03-18 2000-05-23 Gaiski; Stephen N. Method for generating computed statistical control charts from pelt gage thickness measurements
JP3897922B2 (ja) * 1998-12-15 2007-03-28 株式会社東芝 半導体装置の製造方法、及びコンピュ−タ読取り可能な記録媒体
US6481369B1 (en) * 1999-10-14 2002-11-19 Hoya Corporation Thin film forming method and apparatus
US6524449B1 (en) * 1999-12-03 2003-02-25 James A. Folta Method and system for producing sputtered thin films with sub-angstrom thickness uniformity or custom thickness gradients
GB0026868D0 (en) * 2000-11-03 2000-12-20 Isis Innovation Control of deposition and other processes
US6539321B2 (en) * 2001-07-17 2003-03-25 International Business Machines Corporation Method for edge bias correction of topography-induced linewidth variation
JP4068327B2 (ja) * 2001-10-11 2008-03-26 株式会社東芝 半導体製造装置と半導体装置の製造方法
WO2004035854A2 (en) * 2002-10-15 2004-04-29 Unaxis Balzers Ag Method and apparatus for processing substrates
US7407324B2 (en) * 2005-08-10 2008-08-05 Tokyo Electron, Ltd. Method and apparatus for monitoring the thickness of a conductive coating
US20070125303A1 (en) * 2005-12-02 2007-06-07 Ward Ruby High-throughput deposition system for oxide thin film growth by reactive coevaportation
US8003158B2 (en) * 2007-09-28 2011-08-23 Abbott Cardiovascular Systems Inc. Spray coating stents with fixed No. of layers
CN104979228A (zh) * 2014-04-11 2015-10-14 北京北方微电子基地设备工艺研究中心有限责任公司 薄膜厚度的控制方法以及半导体加工设备
BE1022682B1 (nl) * 2015-01-11 2016-07-14 Soleras Advanced Coatings Bvba Een deksel met een sensorsysteem voor een configureerbaar meetsysteem voor een configureerbaar sputtersysteem
JP6109224B2 (ja) * 2015-03-30 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、プログラムおよび基板処理装置
JP6133347B2 (ja) 2015-03-30 2017-05-24 株式会社日立国際電気 半導体装置の製造方法、基板処理システム及びプログラム
JP6126155B2 (ja) * 2015-03-31 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、プログラムおよび基板処理装置
JP6230573B2 (ja) * 2015-07-06 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置
JP6153975B2 (ja) * 2015-08-07 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
CN105088172B (zh) * 2015-09-21 2017-12-01 京东方科技集团股份有限公司 膜厚控制系统及膜厚控制方法
JP7183126B2 (ja) * 2019-07-17 2022-12-05 東京エレクトロン株式会社 基板処理装置、情報処理装置及び情報処理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224502A (ja) * 1988-07-12 1990-01-26 Dainippon Screen Mfg Co Ltd 膜厚測定方法
DE4005744C1 (ko) * 1990-02-23 1991-11-21 Hans-Christian Prof. Dr.-Ing. 4513 Belm De Gudehus
JP2708300B2 (ja) * 1991-10-21 1998-02-04 株式会社日立製作所 電子線描画方法
JP3571785B2 (ja) * 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847370B1 (ko) * 2001-07-02 2008-07-21 어드밴스드 마이크로 디바이시즈, 인코포레이티드 도금 공정을 제어하는 방법 및 장치

Also Published As

Publication number Publication date
TW426221U (en) 2001-03-11
US5893050A (en) 1999-04-06
KR970030550A (ko) 1997-06-26
JPH09143722A (ja) 1997-06-03

Similar Documents

Publication Publication Date Title
KR0165470B1 (ko) 반도체 소자의 박막형성 프로그램의 자동보정 시스템
US6654698B2 (en) Systems and methods for calibrating integrated inspection tools
US5661669A (en) Method for controlling semiconductor wafer processing
US6484064B1 (en) Method and apparatus for running metrology standard wafer routes for cross-fab metrology calibration
EP0706209A2 (en) Sheet resistance measurement
US6211094B1 (en) Thickness control method in fabrication of thin-film layers in semiconductor devices
US8082054B2 (en) Method of optimizing process recipe of substrate processing system
KR102723377B1 (ko) 광학 스택 증착 및 온-보드 계측
US20090078197A1 (en) Substrate processing system, control method for substrate processing apparatus and program
WO2003052517A3 (en) Photolithography overlay control using feedforward overlay information
KR100479986B1 (ko) 막두께측정장치
JPH01283934A (ja) エッチング装置およびその制御方法
US20020180449A1 (en) Method and apparatus for manufacturing semiconductor device, method and apparatus for controlling the same, and method and apparatus for simulating manufacturing process of semiconductor device
JP3960911B2 (ja) 処理方法および処理装置
CN109742017B (zh) 晶圆减薄工艺
EP1501121A1 (en) Film formation method
US7751908B2 (en) Method and system for thermal process control
JP2004214385A (ja) 塗布膜形成装置及びその方法
US6850322B2 (en) Method and apparatus for controlling wafer thickness uniformity in a multi-zone vertical furnace
JPH04297054A (ja) 半導体ウエハーの処理方法および装置
JPH06302557A (ja) ドライエッチング装置
JPH0656228A (ja) 搬送用ロボットの基準位置自動教示方法
JP3146055B2 (ja) 基板処理装置
JP2573863B2 (ja) 処理装置およびその制御方法
US20230392987A1 (en) Emissivity independence tuning

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951108

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951108

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980916

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980916

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010807

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020807

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030808

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050802

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060830

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070903

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080904

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20090914

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20090914

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110810