KR0165427B1 - 서보 드라이버용 펄스열 발생장치 - Google Patents

Abstract

본 발명은 서보 드라이버용 펄스열 발생장치에 관한 것이다.

본 발명에 따른 서보 드라이버용 펄스열 발생장치는 CPU로부터의 디지탈 명령을 시간에 관계없이 전송받는 래치부 ; 상기 CPU로부터의 기준펄스열을 미리 한 단계 카운트하여 펄스열의 시간 간격을 감소시키는 전(前) 카운터; 그 전카운터에 의해 시간 간격이 감소된 펄스열을 입력받아 서보 드라이버로 제공될 펄스열을 출력하는 한편 상기 래치부로부터의 디지탈 명령을 입력받아 계수하는 카운터; 및 그 카운터로부터의 출력을 입력받아, 상기 래치부로부터의 디지탈 명령값이 상기 카운터의 출력 펄스의 상위 카운트(하이 레벨)가 될지 하위 카운트(로우 레벨)가 될지를 결정하는 상위/하위 카운트 결정 플립-플롭을 구비한다.

이와 같은 본 발명은 종래 펄스열 발생장치에서의 D/A 컨버터, 연산증폭기 및 V/F컨버터와 같은 아날로그 소자를 사용하지 않으므로 주변의 환경에 거의 영향을 받지 않고 CPU가 원하는 펄스열을 발생시켜 서보 드라이버에 정확히 전송할 수 있는 장점이 있다.

Description

서보 드라이버용 펄스열 발생장치

제1도는 종래 서보 드라이버용 펄스열 발생장치의 개략적인 시스템 구성도.

제2도는 본 발명에 따른 서보 드라이버용 펄스열 발생장치의 개략적인 시스템 구성도.

제3도는 본 발명에 따른 서보 드라이버용 펄스열 발생장치에 있어서, 래치부에 저장되는 디지탈 명령의 펄스 파형도.

제4도는 제2도의 서보 드라이버용 펄스열 발생장치에서의 입출력신호를 나타내 보인 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

11 : D/A컨버터 12 : 연산증폭기

13 : V/F컨버터 14 : 카운터

21 : 래치부 22 : 상위/하위 카운트 결정 플립-플롭

23 : 전카운터 24 : 카운터

25 : 플립-플롭

본 발명은 서보(servo) 모터 등의 구동장치인 서보 드라이버에 입력으로 제공될 펄스열을 발생시키는 장치에 관한 것으로서, 특히 펄스열을 입력으로 받는 서보 드라이버에 제공될 펄스열을 발생시킴에 있어서, CPU가 원하는 펄스가 서보 드라이버에 에러(error)없이 정확히 전달될 수 있도록 하는 서보 드라이버용 펄스열 발생장치에 관한 것이다.

서보 모터 등을 구동시키는 서보 드라이버는 통상 펄스열 형태의 신호를 입력받아 서보 모터를 구동 및 제어한다.

제1도는 종래 서보 드라이버용 펄스열 발생장치의 개략적인 시스템 구성도이다.

이를 참조하면, 종래 서보 드라이버용 펄스열 발생장치(10)는 CPU(미도시)로부터 출력된 디지탈(digital) 신호를 입력받아 아날로그(analog) 신호로 변환하여 출력하는 D/A컨버터(11)와, D/A컨버터(11)로부터의 출력신호를 입력받아 그 신호를 증폭시켜 출력하는 연산증폭기(OP Amp:12)와, 연산증폭기(12)로부터의 출력신호를 입력받아 그 신호를 펄스열로 변환하여 출력하는 V/F컨버터(13)와, V/F컨버터(13)로부터의 출력신호를 입력받아 상기 CPU로 피드백(feedback)시키는 카운터(14)로 구성되어 있다.

이와 같은 구성의 종래 서보 드라이버용 펄스열 발생장치(10)는 CPU로부터 소정의 디지탈 명령신호가 전송되면, D/A컨버터(11)는 그 디지탈 신호를 아날로그 신호로 변환하여 출력하게 된다. 그러면, 그 출력신호를 입력받은 연산증폭기(12)는 그 신호를 증폭시켜 출력하고, 증폭된 아날로그 신호를 입력받은 V/F컨버터(13)는 그 신호를 펄스열로 변환하여 출력한다. 이 펄스열은 서보 드라이버(미도시)로 전송되는 한편 카운터(14)로 입력되고, 카운터(14)는 그 펄스열을 상기 CPU로 피드백시키게 된다.

그런데, 이와 같은 종래 서보 드라이버용 펄스열 발생장치는 아날로그 신호와 디지탈 신호의 혼재로 인해 정확한 펄스열 발생이 어려워, CPU가 카운터를 통해 자신이 송출한 펄스를 피드백시켜 다시 제어를 해야하는 등 시스템 운용상의 번거로움이 따른다. 또한 D/A컨버터, 연산증폭기, V/F컨버터 등은 아날로그 소자로서 온도, 습도 등과 같은 주변환경에 민감하게 반응하므로 상황에 따라 저항값을 재조정해 주어야 하는 등의 어려움이 따른다.

본 발명은 상기와 같은 문제점들을 개선하기 위하여 창출된 것으로서, 피드백제어의 과정없이도 CPU가 원하는 펄스가 에러없이 서보 드라이버에 정확히 전달될 수 있고, 기타 주변환경에 거의 영향을 받지 않는 서보 드라이버용 펄스열 발생장치를 제공함에 그 목적이 있다.

상기의 목적을 달성하기 위하여 본 발명에 따른 서보 드라이버용 펄스열 발생장치는, CPU로부터의 디지탈 명령을 시간에 관계없이 전송받는 래치(latch)부; 상기 CPU로부터의 기준펄스열을 미리 한 단계 카운트하여 펄스열의 시간 간격을 감소시키는 전(前) 카운터; 상기 전카운터에 의해 시간 간격이 감소된 펄스열을 입력받아 서보 드라이버로 제공될 펄스열을 출력하는 한편 상기 래치부로부터의 디지탈 명령을 입력받아 계수하는 카운터; 및 상기 카운터로부터의 출력을 입력받아, 상기 래치부로부터의 디지탈 명령값이 상기 카운터의 출력 펄스의 상위 카운트(하이 레벨)가 될지 하위 카운트(로우 레벨)가 될지를 결정하는 상위/하위 카운트 결정 플립-플롭(flip-flop)을 포함하는 점에 그 특징이 있다.

여기서, 바람직하게는 상기 카운터로부터 서보 드라이버로 제공될 펄스열을 입력받아 그 펄스열의 상위 및 하위 시간지연을 만들어 출력하는 플립-플롭을 더 포함한다.

이와 같이 본 발명은 종래 장치에서의 D/A 컨버터, 연상증폭기 및 V/F컨버터와 같은 아날로그 소자를 사용하지 않으므로 주변의 환경에 거의 영향을 받지 않고 CPU가 원하는 펄스열을 서보 드라이버에 정확히 전송할 수 있는 장점이 있다.

이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.

제2도는 본 발명에 따른 서보 드라이버용 펄스열 발생 장치의 개략적인 시스템 구성도이다.

이를 참조하면, 본 발명에 따른 서보 드라이버용 펄스열 발생 장치(20)는 CPU(미도시)로부터의 디지탈 명령을 시간에 관계없이 전송받는 래치부(21)와, 상기 CPU로부터의 기준펄스열을 미리 한 단계 카운트하여 펄스열의 시간 간격을 감소시키는 전(前) 카운터(23)와, 그 전카운터(23)에 의해 시간 간격이 감소된 펄스열을 입력받아 서보 드라이버로 제공될 펄스열을 출력하는 한편 상기 래치부(21)로부터의 디지탈 명령을 입력받아 계수하는 카운터(24) 및 그 카운터(24)로부터의 출력을 입력받아, 상기 래치부(21)로부터의 디지탈 명령값이 상기 카운터(24)의 출력 펄스의 상위 카운트(하이 레벨)가 될지 하위 카운트(로우 레벨)가 될지를 결정하는 상위/하위 카운트 결정 플립-플롭(22)을 구비한다. 그리고, 바람직하게는 상기 카운터(24)로부터 출력된 펄스열을 입력받아 그 펄스열의 상위 및 하위 시간지연을 만들어주는 플립플롭(25)을 더 구비한다. 그러나, 이 플립플롭(25)은 서보 드라이버로 전송되는 펄스열의 시간지연이 필요없는 경우에는 마련되지 않을 수도 있다.

한편, 상기 CPU로부터의 디지탈 명령 전송은 동기시간(디지탈 제어시스템에서 제어를 위해 설정한 일정한 시간간격) 내의 어떠한 순간도 가능하며, 디지탈 명령은 상위 펄스 홀은 하위 펄스로 구분되어 저장된다. 그리고, 상기 상위/하위 카운트 결정 플립플롭(22)은 시스템의 세팅 시 상위 카운트로 세팅되어 있다가, 시스템의 작동과 함께 상기 카운터(24)로부터의 출력을 입력받아 토글(toggle)된다.

그러면, 이와 같은 구성을 가지는 본 발명에 따른 서보 드라이버용 펄스열 발생 장치의 동작에 대해 제2도 내지 제4도를 참조하면서 간략히 설명해 보기로 한다.

제2도 내지 제4도를 참조하면, 시스템에 전원이 공급되어 시스템이 작동되면, CPU는 디지탈 명령을 발생시켜 동기시간(제4도 참조) 내에 그 디지탈 명령을 래치부(21)에 전송한다. 이때, 발생되는 디지탈 명령은 제3도에 도시된 것과 같이 상위 펄스 시간지연과 하위 펄스 시간지연을 갖는 형태로 된다. 제3도에 도시된 펄스는 2진 카운트에 의해 나누어 떨어지는 경우로서 완전한 구형파를 보이고 있다.

한편, 동기시간이 되면, 상위/하위 카운트 결정 플립-플롭(22)에 의해 디지탈 명령의 상위 펄스 시간지연 값이 카운터(24)로 입력된다. 또한, CPU는 서보 드라이버에 제공될 최종 펄스열을 고려하여 동기시간 전에 전카운터(23)에 소정 기준 펄스열(본 발명에서는 카운터에 입력되는 클락을 의미함)(제4도 참조)을 입력시키게 되며, 전카운터(23)는 그 기준 펄스열을 미리 한 단계 카운트하여 펄스열의 시간 간격을 감소시키게 된다. 이렇게 하여 시간 간격이 감소된 펄스열은 카운터(24)로 입력되어 상위 펄스 시간지연 동안 계수된다. 여기서, 이 시간 간격이 감소된 펄스열은 고정된 것이 아니고 가변적인데, 이 가변값은 카운터(24)가 상위/하위 2가지의 값으로 기준시간(제3도 참조) 내에 펄스의 개수가 정확히 일치하도록 하는 방향으로 가변된다.

한편, 상기 카운터(24)에 의한 카운트수가 펄스의 하이(high)와 로우(low)에 있어서 다른 경우가 생기는데, 이때, 상기 상위/하위 카운트 결정 플립-플롭(22)이 동작한다. 이 상위/하위 카운트 결정 플립-플롭(22)은 초기에는 동작하지 않다가, 카운트(24)의 카운팅이 완료되면, 'low' 신호와 'high' 신호사이에서 플립플롭(25)을 토글한다.

상기 카운터(24)의 계수가 끝나면, 상기 상위/하위 카운트 결정 플립-플롭(22)은 플립-플롭(25)을 구동시켜 하위 펄스 시간지연 값을 서보 드라이버(미도시)로 전송하는 동시에 카운터(24)에 의한 카운팅에 사용한다. 카운터(24)로 입력된 하위 펄스 시간지연 값은 계속해서 계수되어 플립-플롭(25)을 거쳐 서보 드라이버로 전송되고, 이와 같은 동작은 기준시간(제3도 참조)이 끝날 때까지 지속된다. 결국, 이와 같은 일련의 과정을 통해 CPU는 자신이 능력을 최소한으로 소모하면서 자신이 원하는 펄스열을 정확히 서보 드라이버에 전송할 수 있게 된다.

이상의 설명에서와 같이 본 발명에 따른 서보 드라이버용 펄스열 발생장치는 종래 펄스열 발생장치에서와 같이 D/A컨버터, 연산증폭기 및 V/F컨버터와 같은 아날로그 소자를 사용하지 않으므로 주변의 환경에 거의 영향을 받지 않고 CPU가 원하는 펄스열을 발생시켜 서보 드라이버에 정확히 전송할 수 있는 장점이 있다.

Claims (4)

1. CPU로부터의 디지탈 명령을 시간에 관계없이 전송받는 래치부 ; 상기 CPU로부터의 기준펄스열을 미리 한 단계 카운트하여 펄스열의 시간 간격을 감소시키는 전(前) 카운터; 상기 전카운터에 의해 시간 간격이 감소된 펄스열을 입력받아 서보 드라이버로 제공될 펄스열을 출력하는 한편 상기 래치부로부터의 디지탈 명령을 입력받아 계수하는 카운터; 및 상기 카운터로부터의 출력을 입력받아, 상기 래치부로부터의 디지탈 명령값이 상기 카운터의 출력 펄스의 상위 카운트(하이 레벨)가 될지 하위 카운트(로우 레벨)가 될지를 결정하는 상위/하위 카운트 결정 플립-플롭을 포함하는 것을 특징으로 하는 서보 드라이버용 펄스열 발생장치.
2. 제1항에 있어서, 상기 카운터로부터의 서보 드라이버로 제공될 펄스열을 입력받아 그 펄스열의 상위 및 하위 시간지연을 만들어 출력하는 플립-플롭을 더 구비하여 된 것을 특징으로 하는 서보 드라이버용 펄스열 발생장치.
3. 제1항에 있어서, 상기 래치부는 CPU로부터의 디지탈 명령을 상위 혹은 하위 펄스로 구분하여 저장하도록 된 것을 특징으로 하는 서보 드라이버용 펄스열 발생장치.
4. 제1항에 있어서, 상기 상위/하위 카운트 결정 플립플롭은 시스템의 세팅 시 상위로 세팅되어 있다가, 시스템의 작동과 함께 상기 카운터로부터의 출력을 입력받아 토글되도록 된 것을 특징으로 하는 서보 드라이버용 펄스열 발생장치.