[go: up one dir, main page]

KR0161878B1 - 반도체장치의 콘택홀 형성방법 - Google Patents

반도체장치의 콘택홀 형성방법 Download PDF

Info

Publication number
KR0161878B1
KR0161878B1 KR1019950023852A KR19950023852A KR0161878B1 KR 0161878 B1 KR0161878 B1 KR 0161878B1 KR 1019950023852 A KR1019950023852 A KR 1019950023852A KR 19950023852 A KR19950023852 A KR 19950023852A KR 0161878 B1 KR0161878 B1 KR 0161878B1
Authority
KR
South Korea
Prior art keywords
insulating layer
contact hole
forming
etching
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950023852A
Other languages
English (en)
Other versions
KR970013022A (ko
Inventor
정승우
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950023852A priority Critical patent/KR0161878B1/ko
Publication of KR970013022A publication Critical patent/KR970013022A/ko
Application granted granted Critical
Publication of KR0161878B1 publication Critical patent/KR0161878B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 콘택홀 형성방법에 관한 것으로, 하지층의 손상을 최소화하기 위한 것이다.
본 발명은 기판상에 절연층을 형성하는 공정과, 상기 절연층을 소정두께만큼 남기고 선택적으로 소정깊이 식각하여 콘택홀을 형성하는 공정, 상기 콘택홀측벽에 상기 절연층과의 식각선택비가 높은 절연물질로 된 스페이서를 형성하는 공정, 및 상기 스페이서와 절연층과의 높은 식각선택비를 이용하여 상기 남아 있는 절연층을 식각하여 최종적인 콘택홀을 형성하는 공정을 포함하여 이루어지는 반도체장치의 콘택홀 형성방법을 제공한다.

Description

반도체장치의 콘택홀 형성방법
제1도는 종래의 콘택홀 형성방법을 도시한 공정순서도.
제2도는 본 발명에 의한 콘택홀 형성방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 제1절연층
13 : 제2절연층 14 : 포토레지스트
15 : 콘택홀 15A : 최종 콘택홀
16A : 스페이서
본 발명은 반도체장치의 콘택홀(contact hole) 형성방법에 관한 것으로, 특히 하지층의 손상을 최소화 할 수 있도록 한 콘택홀 형성방법에 관한 것이다.
반도체장치의 집적도가 높아짐에 따라 층간 접속을 위한 콘택홀의 크기가 작아지게 되고 이로 인해 콘택홀의 종횡비(aspect ratio)가 커지게 되었으며, 이는 콘택홀의 스텝 커버리지(step coverage) 저하라는 문제를 낳게 되었다.
이에 따라 콘택홀의 스텝 커버리지를 향상시키기 위한 방법들이 제안되었는데, 그중에서 콘택홀 측벽 스페이서를 이용하여 콘택홀을 형성하는 종래의 방법을 제1도를 참조하여 설명하면 다음과 같다.
먼저, 제1도(a)에 도시된 바와 같이 기판(1)상에 제1절연층(2)을 형성하고, 이위에 포토레지스트(3)를 도포한 후, 이를 콘택홀 패턴으로 패터닝한다.
이어서 제1도(b)에 도시된 바와 같이 상기 포토레지스트(3)를 마스크로 하여 상기 제1절연층(2)을 식각하여 콘택홀(4)를 형성한다.
다음에 제1도(c)에 도시된 바와 같이 상기 포토레지스트패턴을 애싱(ashing)공정에 의해 제거한다.
이어서 제1도(d)에 도시된 바와 같이 콘택홀 내부를 포함한 제1절연층(2) 전면에 제2절연층(5)을 형성한다.
다음에 제1도(e)에 도시된 바와 같이 상기 제2절연층을 에치백하여 절연층 스페이서(5A)를 형성한다.
이와 같이 형성되는 콘택홀은 스텝 커버리지를 향상시킬 수 있으며, 하지층 패턴과의 오버레이 마진을 확보할 수 있고, 하지층 패턴과 콘택홀 형성후 증착되는 층간의 절연특성을 개선시킬 수 있는 장점을 가진다.
그러나 상기한 종래의 기술은 하지층, 상기의 경우에는 실리콘기판이 콘택홀형성을 위한 식각과 스페이서 형성을 위한 절연층의 식각에 의해 식각되어 손상을 받게 된다. 이는 전기적으로 저항 특성 및 누설 특성의 저하라는 문제점을 초래한다.
본 발명은 이와 같은 문제를 해결하기 위한 것으로, 하지층의 손상을 최소화할 수 있는 콘택홀의 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체장치의 콘택홀 형성방법은 기판상에 절연층을 형성하는 공정과, 상기 절연층을 소정두께만큼 남기고 선택적으로 소정깊이 식각하여 콘택홀을 형성하는 공정, 상기 콘택홀 측벽에 상기 절연층과의 식각선택비가 높은 절연물질로 된 스페이서를 형성하는 공정, 및 상기 스페이서와 절연층과의 높은 식각선택비를 이용하여 상기 남아 있는 절연층을 식각하여 최종적인 콘택홀을 형성하는 공정을 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
먼저, 제2도(a)에 도시된 바와 같이 실리콘기판(11)상에 제1절연층(12) 및 제1절연층과의 식각선택비가 높은 제2절연층(13)으로서, 예컨대 제1절연층(12)과 제2절연층(13)을 차례로 형성하고 이위에 포토레지스트(14)를 도포한 후, 상기 포토레지스트를 소정의 콘택홀 패턴으로 패터닝한다. 상기 산화막과 질화막의 두께는 공정 조건에 따라 결정된다.
이어서 제2도(b)에 도시된 바와 같이 상기 포토레지스트(14)를 마스크로 하여 상기 제2절연층(13) 및 제1절연층(12)을 건식식각하는바, 제1절연층(12)이 10%정도 남도록 식각을 행하여 일차적으로 콘택홀(15)을 형성한다.
다음에 제2도(c)에 도시된 바와 같이 애싱공정에 의해 상기 포토레지스트패턴을 제거한 후, 제2도(d)에 도시된 바와 같이 상기 콘택홀 내부를 포함한 절연층의 전면에 상기 제1절연층과의 식각선택비가 높은 제3절연층(16)으로서, 예컨대 질화막을 형성한다.
이어서 제2도(e)에 도시된 바와 같이 상기 제3절연층(16)을 건식식각하여 제1콘택홀 측벽에 질화막 스페이서(16A)를 형성한다. 이때, 상기 제2절연층(13)이 식각되지 않도록 스페이서 형성을 위한 제3절연층(16) 식각시 식각 조건을 조정한다.
다음에 제2도(f)에 도시된 바와 같이 상기 제2절연층(13) 및 질화막 스페이서(16A)를 마스크로 하여 상기 남아 있는 제1절연층(12) 부분을 식각하여 기판부위를 노출시킴으로써 최종 콘택홀(15A)을 형성한다. 이때, 제2절연층(13)과 제1절연층(12)의 식각선택비가 높아야만 질화막스페이서(16A) 및 제2절연층(13)이 식각되지 않는다. 이와 같은 높은 식각선택비를 얻기 위해서 일반적인 RIE(Reactive Ion Etching), MERIE(Magnetron Enhanced Reactive Ion Etching), 플라즈마형의 식각장비가 아닌 ICP(Inductively Coupled Plasma)를 이용한 고밀도 플라즈마 장비를 이용하는 것이 바람직하며, 이 경우 C/F 비(ratio)가 높은 C2F6,C3F8,C4F8과 같은 공정조건의 조정으로 질화막과 산화막간에 50:1정도의 식각선택비를 얻을 수 있는데, 본 발명의 일실시예로서 C3F8유량;15sccm, 소오스 파워;1800-3000W, 예컨대 2200W, 하부(bottom) 파워;700-1500W, 예컨대 1000W의 조건에서 상기 콘택홀(15) 하부에 잔류하는 산화막을 식각할 경우, 산화막:질화막의 식각선택비 50:1을 얻을 수 있으며, 이를 본 발명의 콘택홀 형성공정에 적용할 경우, 최종적인 콘택홀 형성을 위한 잔류 산화막의 식각시 질화막 스페이서가 식각되지 않고 유지될 수 있다. 이와 같은 방법으로 형성된 콘택홀은 기판부분이 한번만 식각공정에 노출되므로 종래기술에 비해 손상을 현저히 줄일 수 있다.
이상과 같이 본 발명은 콘택홀 형성을 위한 식각공정에 기판(기판 이외에도 콘택홀이 형성되는 모든 하지층이 해당될 수 있다)이 한번만 노출되도록 함으로써 기판의 손상을 최소화할 수 있으며, 이에 따라 저항 특성 및 누설 특성을 향상시킬 수 있게 된다.

Claims (6)

  1. 기판상에 절연층을 형성하는 공정과, 상기 절연층을 소정두께만큼 남기고 선택적으로 소정깊이 식각하여 콘택홀을 형성하는 공정, 상기 콘택홀 측벽에 상기 절연층과의 식각선택비가 높은 절연물질로 된 스페이서를 형성하는 공정, 및 상기 스페이서와 절연층과의 높은 식각선택비를 이용하여 상기 남아 있는 절연층을 식각하여 최종적인 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  2. 기판상에 제1절연층과 상기 제1절연층과의 식각선택비가 높은 제2절연층을 차례로 형성하는 공정과, 상기 제2절연층상에 포토레지스트를 도포하는 공정, 상기 포토레지스트를 소정의 콘택홀 패턴으로 패터닝하는 공정, 상기 포토레지스트패턴을 마스크로 하여 상기 제1절연층을 소정두께만큼 남기고 상기 제2절연층 및 제1절연층을 식각하여 콘택홀을 형성하는 공정, 상기 포토레지스트패턴을 제거하는 공정, 상기 콘택홀 측벽에 상기 제1절연층과의 식각선택비가 높은 절연물질로 된 스페이서를 형성하는 공정, 상기 제2절연막 및 스페이서를 마스크로 하여 상기 남아 있는 제1절연층을 식각하여 최종 콘택홀을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  3. 제2항에 있어서, 상기 남아 있는 제1절연층을 식각하는 공정은 상기 제1절연층과 상기 제2절연층 및 스페이서와의 높은 식각선택비를 이용하여 행하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  4. 제2항에 있어서, 상기 남아 있는 제1절연층을 식각하는 공정은 ICP방식을 이용한 고밀도 플라즈마 식각장비를 이용하여 행하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  5. 제4항에 있어서, 식각 가스로 C2F6,C3F8,C4F8중에서 선택한 어느 하나를 사용하고, 소오스 파워;1800-3000W, 하부(bottom) 파워;700-1500W의 식각조건으로 식각을 행하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  6. 제2항에 있어서, 상기 제1절연층은 산화막이고, 제2절연층은 질화막임을 특징으로 하는 반도체장치의 콘택홀 형성방법.
KR1019950023852A 1995-08-02 1995-08-02 반도체장치의 콘택홀 형성방법 Expired - Fee Related KR0161878B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023852A KR0161878B1 (ko) 1995-08-02 1995-08-02 반도체장치의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023852A KR0161878B1 (ko) 1995-08-02 1995-08-02 반도체장치의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR970013022A KR970013022A (ko) 1997-03-29
KR0161878B1 true KR0161878B1 (ko) 1999-02-01

Family

ID=19422678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023852A Expired - Fee Related KR0161878B1 (ko) 1995-08-02 1995-08-02 반도체장치의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR0161878B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759256B1 (ko) * 2001-06-30 2007-09-17 매그나칩 반도체 유한회사 감광막 스페이서를 이용한 듀얼 다마신 패턴 형성방법
KR100772077B1 (ko) * 2001-12-28 2007-11-01 매그나칩 반도체 유한회사 반도체 소자의 콘택홀 형성방법
KR100648634B1 (ko) * 2005-01-21 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR970013022A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
WO2004032221A1 (en) Hardmask employing multiple layers of silicon oxynitride
JPH09205145A (ja) 集積回路及びその製造方法
KR100311487B1 (ko) 산화막식각방법
KR100512904B1 (ko) 반도체소자의 제조방법
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
KR100219043B1 (ko) 반도체 장치의 소자분리막 형성 방법
KR100585084B1 (ko) 반도체 소자의 셀프 얼라인 콘택 식각 방법
KR100587036B1 (ko) 반도체소자의 컨택 형성방법
KR100324933B1 (ko) 반도체 소자의 자기정합 콘택홀 형성방법
KR100524813B1 (ko) 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법
KR100430688B1 (ko) 반도체소자의콘택홀형성방법
JPH09260485A (ja) 半導体装置の製造方法
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
KR100294638B1 (ko) 반도체장치의콘택홀형성방법
KR20000061225A (ko) 반도체소자의 트렌치 형성방법
KR100507869B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100505596B1 (ko) 반도체 장치의 제조공정에 있어서 콘택 형성방법
KR100200308B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100723769B1 (ko) 플래쉬 메모리소자의 제조방법
JPH0590420A (ja) 接続孔の形成方法
KR100277861B1 (ko) 반도체 소자의 플러그 형성방법
KR0156221B1 (ko) 반도체장치의 콘택형성방법
KR100632071B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR19990047250A (ko) 반도체장치의 절연막 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100827

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100827

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000