KR0160055B1 - 자료 패킷 식별장치 - Google Patents

Abstract

본 발명은 패킷 스위치로서 알려진 통신 시스템내에 포함된 스위칭장치(2)내 자료패킷의 식별에 관한 것이다. 다수의 입력링크(4)는 첫번째 스위치포트(3)을 통하여 스위칭장치(2)로 연결되며, 다수의 출력링크(6)이 두번째 스위치포트(5)를 통하여 스위칭장치로 연결된다. 스위칭장치(2)는 입력링크(4)를 한 표시된 출력링크(6)으로 연결시키기 위해 필요한 제어수단(10)과 결합장치(11)을 포함하며, 출력링크(6)의 표시가 입력링크(4)를 통해서 발생되는 하나 또는 둘이상의 자료셀(30) 형태로 신호에 의해 개시된다. 추가비트(31) 형태의 추가 정보는 첫번째 스위치포트(3)에서 자료셀(30)으로 전달되며 추가의 비트가 자료셀(30)내의 주소정보(32)에 일치하는 한 구성을 제공받는다. 추가의 비트(31)은 두번째 스위치포트(5)에서 제거된다. 상기의 추가비트들은 카테고리 표시(31) 및/또는 기능표시(31g)를 포함한다.

Description

[발명의 명칭]

자료패킷 식별장치

[도면의 간단한 설명]

제1도는 통신 시스템내 포함된 ATM-스위치의 간략도면.

제2도는 스위치장치의 입력에서 추가 비트구성의 삽입과 상기 장치의 출력에서 이같은 비트구성의 제거를 도시한 도면.

제3도는 자료셀 헤더에 해당하는 비트구성을 설치하기 위해 필요로 하는 관련 조사 테이블, 그리고 스위치장치내에서 필요한 기능이 더욱 간단하게 제어되도록 적용된 비트구성을 갖는 추가 비트의 전달을 도시한 도면.

제4도는 자료셀 헤더를 위한 표준화된 비트구성의 예와 본 발명에 유효한 추가의 비트구성의 예를 도시한 도면.

제5도는 자료셀 헤더내에 포함된 상기 비트들의 비트구성을 평가하는 가능성을 간단하게 하기 위해 그리고 상기 추가비트를 발생시키기 위해 요구된 수단을 설명하는 매우 단순하게 도시된 블럭도표.

* 도면의 주요부분에 대한 부호의 설명

1 : 통신 시스템 2 : 스위칭장치

3 : 스위치포트 4 : 입력링크

5 : 스위치포트 6 : 출력링크

10 : 제어수단 11 : 결합수단

12 : 메모리 30 : 자료셀

32 : 헤더(header)

[발명의 상세한 설명]

[본 발명 기술분야]

본 발명은 스위칭장치에 관한 것이며, 더욱 정확히는 통신 시스템의 일부를 형성시키는 그와 같은 스위칭장치내에서 자료패킷을 식별함에 대한 것이고, 특히 패킷 스위치로 알려진 스위칭의 타입에 관한 것이다.

패킷 스위치는 자료셀 또는 자료패킷이 송신기로부터 수신기로 전송되는 네트워크내에 포함되며, 각각의 자료셀은 주소부분과 정보부분을 포함한다.

다수의 입력링크는 첫번째 스위치포트를 경유하여 패킷 스위치로 연결되며, 다수의 출력링크는 두번째 스위치포트를 경유하여 스위치로 연결된다. 스위치장치는 또한 스위치기능과 동작을 제어하기 위해 필요한 제어수단과 결합수단을 포함하며, 따라서 제어수단에 의해 지시된 결합수단이 입력링크를 표시된 출력링크로 연결시키도록 하며 여기서 출력링크의 표시가 입력링크에서 발생되는 신호에 의해 시작되도록 한다.

이들 신호들은 특수한 신호들이며 대개하나 또는 두개이상의 자료셀들에 의해 표준화되며 형성된다. 자료셀 각각은 CCITT 스탠다드에 따라 일정한 53개 옥테트 길이를 가지며, 그중 5개의 옥테트는 최종 목적지 주소를 담고 있는 소위 헤더(header)라는 곳에 포함되고, 48개 옥테트는 소위 정보부분을 형성시킨다.

[종래기술]

상기에서 언급한 종류의 여러개의 다른 타입의 패킷 스위치 본 발명 기술분야에서 알려져 있다.

따라서, 패킷 스위치의 동작기능을 제어하기 위해 자료셀내의 최종 목적지 주소를 사용하는 것이 알려져 있다. 이같은 목적으로 상기 제어수단을 통해 스위치를 제어하기 위해 바람직한 목적지 주소와 관련된 정보가 요구되는 때마다 관련된 메모리내의 테이블을 참조함이 필요하다.

테이블을 참조하기 위해서는, 제어수단으로 할당된 처리기의 도움으로 주소 정보를 설정하고, 주소정보를 처리기와 시스템에 적용된 주소정보로 전환하며 이같은 처리기-적용 주소정보의 도움으로 스위칭장치의 동작기능을 안내함이 필요하다.

또다른 공지기술로서, ATM 시스템(비동기식 전달모드)에 따라 구성된 패킷 스위치가 또한 본 발명 기술분야에서 알려져 있다. 본 발명은 이같은 타입의 스위칭장치에 특히 적당한 응용을 갖는다.

본 발명의 특징에 비추어 볼 때 가장 관련이 있는 종래기술로는 미국특허 제US-A-5,130,984호가 있다.

본 발명 기술분야와 관련된 다른 특허공보로서 특허공보 EP-Al-O 482,550호가 있다.

[본 발명의 기술]

[기술상의 문제점]

공지의 통신 시스템을 고려할 때, 특히 패킷 스위치를 포함하는 서문에서 규정된 종류의 통신 시스템을 고려할 때 간단한 수단의 도움으로 선택된 카테고리 또는 선택된 기능을 식별시키기 위해 헤더내에서 유효비트 위치를 사용하므로써 하드웨어를 줄일 수 있도록할 특히 스위치를 통한 연결의 설치를 시작시키고 수행함과 관련하여 스위칭장치내에서 신호발생 처리가 단순하도록 할 수 있는 조건의 발생에 기술상의 문제가 있다.

또다른 기술상의 문제는 소위 PT-셀(payload타임)과 같은 추가 비트구성을 형성하는데 주요한 정보에 속하는 서브-정보가 사용되지 않은채로 남아있는 조건이 발생될 수 있도록 하는 것이다.

또다른 기술상의 문제는 자료셀의 주소정보를 평가하고 자료셀의 각기 다른 타입을 구분하여, 정보부분내 비트구성에 따라 적절한 연결과 채널번호 선택을 평가하고 따라서 자료셀 헤더내 신호발생 정보를 수행하는 첫번째 타입의 자료셀이 상기 추가비트를 위한 적절한 비트구성을 발생시키는 처리기 또는 제어수단의 협동을 요청하며, 자료셀 헤더에서 채널번호에 종속하는 정보를 수행하는 다른 타입의 자료셀은 추가비트의 구성을 할당받도록 사용되는 각 첫번째 스위치포트내 버퍼 메모리내에 저장하므로써 허용되는 장점을 실현하는 것이다.

또다른 기술상의 문제는 제어수단에 의해 단지 한번에(또는 수회만에) 입력되는 자료셀의 헤더내에 담겨있는 경로배정 또는 주소정보를 평가하는 중요성을 실현하여 스위칭장치의 제어시스템으로 그리고 상기 시스템의 상태에 직접 적용된 그리고 자료셀내 현재 경로배정 또는 주소정보에 상응하는 비트구성으로 상기 출력링크를 형성하도록 하며, 상기 입력 스위치포트내 추가비트 구성을 제어수단에서의 계산없이 제어수단에 의해 할당된 경로배정 또는 주소정보를 담고 있는 뒤이은 자료셀로 할당하므로써 상기 경로배정 또는 주소정보를 평가하는 중요성을 실현하는 것이다.

또다른 기술상의 문제는 현재의 셀타입 또는 요구된 전달질에 직접 상응하는 특정 비트구성을 상기 추가비트로 할당하므로써 제공되는 장점을 실현하는 것이다.

매우 특별한 기술상의 문제는 추가의 비트구성 형태로 제어수단에 의해 발생된 추가의 정보가 자료셀 헤더내 VPI/VCI정보(Virtual Path Indentifier, Virtual Channel Identifier)에 종속하는때 제공되는 장점을 실현하는 것이다.

본 발명은 ATM 타입 패킷 스위치에서의 특정한 응용을 찾는 것이다.

[해결안]

하나 또는 둘이상의 상기 설명한 기술적인 문제를 해결하는 의도로, 청구범위 제1항의 서문에서 지적한 바와 같이 본 발명은 공지의 통신 시스템내에 포함된 패킷 스위치를 기초로 한다.

하나 또는 둘이상의 상기 설명한 기술적인 문제를 해결하는 의도로, 상기 추가비트는 관련된 자료셀의 카테고리 식별을 나타내는 다수의 비트 위치를 포함하며, 상기 추가비트가 관련된 자료셀의 기능표시를 나타내는 한 숫자 또는 다른 비트 위치를 포함할 것이 본 발명에 따라 제안된다.

본 발명의 또다른 특징에 따라, 카테고리 식별 및 기능식별이 메모리내 테이블을 참조하므로써 평가된다.

추가의 비트는 관련된 셀타입에 상응하는 비트구성 또는 전달질을 갖는다.

이같은 추가의 비트는 자료셀이 통과하는때 스위치장치내에서 다양한 기능을 제어하도록 사용될 수 있다.

이들 추가의 비트들은 이들이 여분의 종료 또는 자료패킷 식별 또는 관련된 자료셀의 허용 또는 거절 또는 각기 다른 자료패킷의 식별을 위해 사용될 수 있도록 하는 비트구성을 제공한다.

결합수단이 두개의 스위치 배열, 두개의 스위치 판을 포함하는때, 추가의 비트가 다음을 제어하기 위해 사용될 수 있다:

a) 특정된 알고리즘을 통한 종료;

b) 평면 B를 통하여 자료셀이 이들의 의도된 목적지에 도달;

c) 평면 A를 통하여 자료셀이 이들의 의도된 목적지에 도달;

d) 두 평면으로부터의 자료셀이 이들의 의도된 방향에 도달.

추가의 정보가 자료셀내의 VPI/VCI 정보 발생에 의해 형성됨이 제의된다.

[장점]

본 발명 스위치장치에 의해 일차적으로 제공되는 이들 장점옥은 입력 자료셀을 처리하기 위해 스위치장치에서 요구되는 하드웨어가 축소될 수 있도록 하는 조건들을 제공하는 것이다. 이것은 스위치장치내서만 사용될 수 있는 추가의 비트구성과 같은 추가의 정보를 소개하므로서 스위치장치내에서 내부의 신호발생 절차를 간단하게 하므로서 달성된다.

이같은 단순화작업은 경로배정의 초기평가와 자료셀 헤더내에 감긴 주소정보를 기초로 하며, 또한 스위칭장치의 제어 및 동작기능에 적합한 추가의 정보로 전달시킴에 기초로 하고 있다. 이같은 평가를 기초로 하여, 상기 추가비트내의 몇가지 비트 위치에 카테고리 또는 기능식별을 제공한다.

추가의 비트가 출력 스위치포트에서 제거되며, 입력 자료셀과 출력 자료셀이 스위칭장치와 관련하여 표준화된 포맷을 갖도록 할 것이다.

본 발명 통신 시스템의 스위칭장치 형성부분의 일차특징이 특히 청구범위 제1항에 기재된다.

하기에서는 첨부도면을 참조하여 본 발명을 상세히 설명한다.

제1도는 통신 시스템(1)의 일부를 형성시키는 ATM-스위치로 표시되는 종류의 스위칭장치(2)를 간단하게 도시한 것이다.

ATM 기술자체는 본 발명 기술분야에서 공지되어 있으며, 따라서 본 출원서에서 이 기술에 대한 상세한 설명을 제공할 필요가 없다.

다수의 입력링크(4)가 첫번째 스위치포트(3)을 경유하여 스위칭장치(2)로 연결되며, 다수의 출력링크(6)이 두번째 스위치포트(5)를 경유하여 스위치로 연결된다.

스위칭장치(2)는 필요한 제어수단(10)과 이 제어수단(10)내에 사용되거나 이로부터 분리된 처리기, 그리고 입력링크(4)를 표시된 출력링크(6)으로 연결시키도록 하는 결합수단(11)을 포함하며, 상기 출력링크는 입력링크(4)에서 발생되는 하나 또는 둘이상의 자료신호 형태로 신호에 의해 나타내진다.

이같이 입력링크를 출력링크로 연결시킴과 이를 위한 기본적인 필요조건들이 하기에서 상세히 설명된다.

자료셀(30)은 CCITT-표준을 가지며 최종 목적주소를 포함하는 헤더내에 5개 옥테트와 실제 정보를 포함하는 정보부분내에 48개 옥테트를 포함한다.

본 발명은 자료셀 헤더의 정보내용과 상기 헤더내의 비트구성 분배가 단순히 직접적인 스위치 제어수단으로 사용되도록 하지 않는다는데 기초를 두고있다. 이같은 목적을 위해, 스위칭장치 제어시스템에 적용된 정보내용과 비트구성이 필요하게 된다.

일반적으로, 본 발명은 추가비트 구성의 형태의 추가정보를 상기 첫번째 스위치포트내 자료셀로 전달시킴을 기초로 하고 있다. 그리고 이들 추가비트들로 자료셀 헤더에서 발생되는 주소정보에 의존하는 구성을 제공하며, 이는 이들 추가비트가 스위칭장치내에서 단지 내부적으로 사용되어(자료셀 헤더내 비트구성 대신) 선택된 기능을 제어하도록 한다. 추가비트들은 두번째 스위치포트(5)에서 제거된다.

따라서, 자료셀이 스위칭장치를 통과하는때, 셀은 스위칭장치의 기능에 직접 적용될 뿐 아니라 자료셀 헤더내 가상의 주소정보에도 그리고 스위칭장치의 즉시의 상태에도 적용되는 정보내용을 갖는다. 이는 주소정보를 필요로 하는 기능이 시작되는 때마다 입력되는 자료셀 헤더에 의해 수행되는 특정 주소정보를 해석할 필요없이 동시에 입력 자료셀과 출력 자료셀이 스위칭장치와 관련하여 표준 포맷을 갖는 표준 요구조건들을 이행하면서 스위칭장치에서의 기능시작과 제어를 용이하게 한다.

이것이 제2도와 3도에서 개략적으로 도시되며 자료셀(30)으로 공급되는 추가의 비트(31)을 도시하고, 헤더(32)와 정보섹션(33)을 가지고 있는 첫번째 스위치포트(3)으로부터 나오는 내부의 자료셀(30')을 형성시킨다.

제2도에서 도시된 결합수단 또는 장치(11)은 대개 한 평면만이 판통 연결을 위해 선택되는 두개의 스위치판 A와 B로 이중으로 되어 있다.

비록 두개의 스위치판이 사용되는때 보안의 정도가 높기는 하지만, 이같은 보안수준은 세개이상의 스위치판이 사용되는때 더욱더 높아진다.

낮은 보안 수준이 허용된다면, 단 하나의 스위치판이 필요하다.

제2도에서 도시된 바와 같이, 스위치포트(5)는 자료셀의 질을 제어하거나 조사하기 위한 수단(5a)(5b)를 포함한다. 이들 수단들은 공지되어 있으며, 따라서 본 출원 명세서에서는 설명되지 않는다. 그러나, 이들 수단(5a)(5b)는 자료셀내에서 발생된 비트구성에 의해 제어되는 정해진 알고리즘에 따라 선택된 계산을 수행하거나, 다른 방식으로 현재 또는 즉시의 질을 나타내며, 이와 함께 스위치(5c)가 스위치판 A 또는 B 하나나 둘 모두를 선택하도록 적용될 수 있다.

제3도는 각 입력 자료셀(30)의 헤더(32) 정보내용이 입력링크에서 어떻게 평가되는가를 단순하게 설명하기 위한 도면이다.

명확히 설명된 가상의 주소를 갖는 앞서 도달된 자료셀에 따라 제어수단(10)의 처리기에서 계산된 추가의 비트구성은 하기에서 상세히 설명되는 바와 같이 앞서 메모리(12)내에 저장되었다.

헤더(32)의 정보내용은 주소에 따라 평가되며 그 내용이 메모리(12)내에 테이블로 표시된다. 이같은 테이블은 스위칭장치의 기능을 제어하도록 작용된 상응하는 중요한 추가비트 구성을 제공하며, 이들 추가비트들(31)이 헤더(32) 앞이 놓인다. 이는 스탠다드 자료셀(30)보다 더욱긴 내부 자료셀(30')을 발생시킨다.

제4도는 추가비트로 적용될 수 있는 영역(31)내에서 그리고 자료셀 헤더로 적용될 수 있는 영역(32)내에서 비트 위치가 어떻게 분산될 수 있는가에 대한 예를 설명한다.

위치(31a)는 RI(경로배정 정보)을 나타내며, 위치(31b)는 SEQ(셀 순서 번호)를 나타내고, 위치(31c)는 MCI(멀티 캐스트 표시)를 나타내며, 위치(31d)는 ICLP(묵시 셀 손실 우선순위)를 나타내고, 위치(31e)는 IDP(묵시 지연 우선순위)를 나타내며, 위치(31f)는 CID(셀 표시기)를 나타내고, 위치(31g)는 PLS(평면 선택)을 나타내며, 위치(31h)는 DAM(동작 및 유지)를 나타내고, 위치(31i)는 AM(주소모드)를 나타낸다.

위치(32a)는 VPI(가상 경로 표시기)를 나타내며, 위치(32b)는 VCI(가상 채널 표시기)를 나타내고, 위치(32b)는 VCI(가상 채널 표시기)를 나타내며, 위치(32c)는 PT(지불-적재 타입)을 나타내고, 그리고 위치(32d)는 CLP(셀 손실 우선순위)를 나타낸다.

비트 위치(32a)(32b)에서의 정보내용이 특히 탐지되며 이들의 위치(31d,31e,31f 및 31g)내로의 삽입을 위해 제어수단 또는 메모리에 의해 전달된다.

따라서 이제 추가의 비트구성으로 보충이된 자료셀(30')가 스위칭장치(11)을 통과하며 발생된 추가의 비트(31)만이 동작 기능들을 제어하기 위해 사용된다. 비트(31)은 관련된 셀의 타입 그리고 요구된 전달질과 관련된 정보를 담고있는 것이 바람직하다.

헤더(32)에 의해 담긴 정보는 스위치내에서 내부적으로 사용되지 않으며, 그러나 스위칭장치를 통해 사용되지 않은채로 통과하도록 허용된다.

제5도는 스위칭장치내에서 한가지 연결가능성에 대한 원리를 설명하는 매우 간략적인 도면을 도시한 것이다.

호출가입자 A가 호출된 가입자 B와 연결되길 희망하며, 주소부분(헤더)와 정보부분을 포함하는 자료셀이 링크(4)상에서 나타난다. 주소부분은 제어수단(10)의 처리기와 연결될 것을 요청하며 정보부분이 가입자 B와의 요구된 연결을 밝혀준다.

A-가입자에 의해 발생된 자료셀(30)의 헤더는 신호발생 정보를 지니며 제어수단(10)의 처리기로 직접 접근을 요구한다.

입력되는 스위치포트(3)은 결합장치 또는 수단(11)에 의해 제어수단(10)내의 처리기에 함께 연결된다.

이같은 자료셀의 내용을 기초로 하여, 그리고 특히 셀의 정보부분(Payload)내에서, 처리기는 가입자 A와 가입자 B 사이에서 적절한 연결경로(11a)를 처리하며 분석하고 상기 연결로 한 채널번호를 할당한다.

또한, 한 추가의 비트구성(31)이 이같은 채널번호 X에 대하여 계산된다.

간단히 말해서, 한 선택된 채널번호 X가 A-가입자에게 전달될 수 있으며, A-가입자는 할당된 채널 X를 통해 통신을 시작하고 채널 X에 대한 평가된 추가의 비트구성이 메모리(12)내에 저장된다.

추가의 비트구성은 이제 스위치포트(3)으로 보내지며 결합장치(11)을 통해 내부 신호발생(10a)를 경유하여 RAM메모리(12)가 채널번호 X를 잡는다.

A-가입자는 클리어 신호를 얻었으며 이로부터의 모든 자료셀들이 모든 다른 정보에 추가하여 채널번호 X를 할당받는다.

호출이 종료된 때 신호발생 정보를 운반하는 새로운 자료셀이 발생되며 처리기가 상기 셀의 정보부분을 통해 상기 연결이 릴리이스되야 하는 메세지를 수신한다.

릴리이스 신호는 채널번호 X를 지우며 메모리(12)로부터의 할당된 추가 비트구성을 지운다.

따라서 스위칭장치의 제어수단(10)은 주소정보를 번역하며 자료셀(30)에 의해 그리고 내부처리에 의해 제공된 정보부분이 결합장치(11)를 통해 자유로운 출력 스위치포트(5)와 링크(6)으로 한 자유연결(11a)를 가르킨다.

메모리(12)는 자료셀이 버퍼 레지스터내의 마지막으로 정해진 위치로 전진하고 제어유닛(10)이 이같은 기능으로부터 완전히 차단된때, 같은 채널번호 X를 갖는 각각의 뒤이은 자료셀을 위해 이들 추가비트(31)을 추가시킨다.

특히, 비트 위치 VPI/VCI내 정보내용을 평가하는 가능성이 제의되며 메모리(12)를 통하여 상응하는 추가의 비트구성 비율을 얻도록 한다.

이들 추가의 비트들은 다음의 기준 또는 기능을 나타내기 위해 선택되는 것이 바람직하다.

각기 다른 타입의 자료셀들 사이를 구분한다:

a) 비어 있는 셀.

b) 관통-연결 셀.

c) 검사셀.

d) 메타(Meta) 신호발생 셀; 시작 및 재시작 절차와 협력하여 스위치내 내부 신호발생.

e) 스위치-내부 사용을 위한 신호발생 셀.

f) 트래픽 셀.

g) 오류의 검사 셀.

중복 종료의 각기 다른 요구조건을 나타내는 자료셀을 나타내도록 한다.

상기의 한예는 두판 스위치내 A평면 또는 B평면을 선택하거나 두 평면을 선택하는 것이다.

각기 다른 송신질을 나타내는 셀들 사이를 구분한다.

그 한 예는 상호 각기 다른 셀지연 우선순위를 갖는 연결들 사이를 구분하거나 상호 각기 다른 셀 손실 우선순위를 갖는 연결들 사이를 구분하는 것이다.

정상적인 스위치 동작은 여러 타입의 자료셀을 필요로 하며 스위치 자체는 사용자로부터 도달하는 정상의 자료셀에 추가하여 여러 타입의 자료셀을 발생시킬 수 있다.

또한, 다수의 스위치 동작은 관련된 자료셀의 타입에 따라 자료셀을 각기 달리 처리할 필요가 있다.

앞서 개략적으로 설명한 바와 같이, 연결을 설정하는 순간에, 스위칭장치는 선택된 송신질과 관련하여 가입자 또는 사용자와 일치하며 주처리기가 트래픽에서의 스위칭 이전에 어느 추가비트와 어느 구성이 관련된 연결을 위해 적용되는가에 대하여 관련된 스위치포트에 알리게 될 것이다.

메모리(12)는 자료셀(30)으로 전달되어질 모든 특정비트를 포함하며, 이들 비트들의 번역은 상호 관련하여 이들 비트의 정확한 위치와 관련하여 앞서 결정되었다.

ATM셀의 형태로 자료셀로 전달된 비트들은 각기 다른 사용지역과 각기 다른 목적을 위해 이진코드로 되어 전달될 비트의 수를 줄이도록 한다. 이같은 코드의 예는 각기 다른 셀타입을 나타내는 비트일 수 있다:

자연적으로, 전달되어질 비트수를 제한할 필요가 없다면, 각 셀타입은 한 자신의 비트를 할당받을 수 있다. 메타신호 발생 셀과 스위치의 내부적 신호발생은 접근링크(4)를 통한 유사한 셀들과 혼동되어서는 않된다.

각기 다른 타입의 자료셀들을 구분함과 관련하는때, 중복 종료 기능은 최고의 신호와 메세지 송신을 제공하는 스위치판의 선택에 일차적으로 관계한다.

비어있는 셀들은 셀 등기화를 유지시키기 위해 스위치-내부 접속기를 통해 전달된다. 이들 셀들은 송신유닛에 의해 발생되며 수신유닛에 의해 제거된다. 비어있는-셀 제어기능은 비어있는 셀을 발견하기 위해 셀들의 VPI/VCI 정보를 명료히할 필요가 없다. 셀-타입을 나타내는 비트들에 대한 간단한 검사는 관련된 셀이 비어있는 셀인가를 나타내는데 충분하지 않을 것이다.

관통-연결 셀들은 관련된 연결을 위한 하드웨어를 통해 경로설치를 검사하도록 된다.

검사셀들을 스위치내에서 발생되며 스위치 유지를 처리하기 위해 사용된다. 고장의 위치측정을 용이하게 하는 명시된 검사루우프내 검사셀을 전송하므로써 하드웨어가 만족스럽게 기능하는가가 조사된다.

메타신호 발생 셀과 신호발생 셀은 스위치를 통해 집적된 제어경로를 통해 신호를 발생시키기 위해 사용될 수 있다. 메타신호 발생 셀은 스위치가 구성된때도 이들의 목적지에 도달할 수 있다는 점에서 신호발생 셀과는 다르다. 따라서 메타신호 발생 셀들은 다수의 기능에 의해 분리하여 처리되어야 한다.

메타신호 발생 셀들은 특히 시작 및 재시작 절차와 협력하여 스위칭장치내의 내부 신호발생과 관련이 있다.

한 오차가 의도적으로 삽입되며 이같은 오차가 스위칭장치가 의도한대로 작용하는때 예정된 결과를 발생시키도록 하는 자료셀들은 오차 검사 셀들에 의해 의미가 부연된다.

전달질은 각 신호 또는 메세지 전송을 위해 선택될 수 있다.

ATM-스위치에는 하나 또는 둘이상의 중복 스위치판이 장치되어 스위치의 의존도를 향상시키도록 한다. 스위치의 중복을 스위치판으로 부터 셀전류의 조합점에서 종료된다. 다음에 명시된 알고리즘이 최고의 질을 유지시키는 판으로부터 셀을 선택할 수 있다. 일정한 타입의 셀이 통과할 스위치판을 미리 결정하는 것이 바람직할 수 있다. 셀에 다수의 판선택 비트를 제공하므로써, 이들 셀들이 중복종료와 협력하여(제2도에서 5a 및 5c를 비교한다) 분리하여 처리될 수 있다.

두 스위치판으로 구성된 ATM-스위치내 다수의 판선택 비트의 상당할 수 있는 코드는 다음과 같다:

ATM-스위치는 많은 수의 각기 다른 타입의 연결을 경로배정한다. 이들 연결은 완벽하게 각기 다른 송신질 요구사항을 갖는다. 셀을 손실하고 수송 네트워크를 통해 지연의 개연성이 송신질에 의해 의미를 갖게 된다. CCITT는 다수의 우선순위 클레스(서비스의 질)을 제안하여 각기 다른 연결이 각기 다른 송신질을 제공받을 수 있도록 한다.

각 VPI/VCI 정보를 위한 우선순위 클레스를 담고 있는 메모리로 실제 스위치 코어내에 기능을 장치시키는 것을 불필요하도록 하기 위해, 셀에는 스위치 입력에서 다수의 비트를 제공받을 수 있다. 이들 비트들은 내재하는 우선순위 클레스, 호출손실 우선순위(CLP) 또는 셀 지연 우선순위(CDP)를 나타낸다.

Claims (7)

1. 통신 시스템(1)의 일부를 형성하는 패킷 스위치로서 알려져 있는 타입의 스위칭장치(2)로서, 다수의 입력링크(4)가 첫번째 스위치포트(3)를 통하여 결합장치(11)로 연결되며, 다수의 출력링크(6)가 두번째 스위치포트(5)를 통하여 상기 결합장치로 연결되고, 스위칭장치(2)가 입력링크(4)와 지시된 출력링크로 연결시키기 위해 필요한 제어수단(10) 및 결합장치(11)를 포함하며, 출력링크(6)의 표시가 입력링크(4)에서 발생되는 하나 또는 둘이상의 자료셀(30)의 형태로 신호에 의해 발생되고, 각각의 자료셀을 위해 추가비트(31) 형태의 추가적인 정보가 상기 첫번째 스위치포트(3)내 자료셀(30)로 전달되며, 상기 추가비트가 자료셀(30)에서 발생되는 주소정보(32)에 따라 디지탈 값을 제공받으며, 상기 디지탈 비트 위치(31)와 이들의 디지탈 값이 상기 두번째 스위치포트(5)에서 제거되며, 이에 의해서 한 추가비트 위치와 관련된 디지탈 값이 상기 두 스위치판중 한 판을 식별하도록 나타내는 스위칭장치에 있어서, 추가비트 위치중 몇개의 위치가 할당된 디지탈 값을 통해; a. 상기 자료셀이 선택된 첫번째 판을 통해 그 목적지에 도달하며; b. 상기 자료셀이 선택된 두번째 판을 통해 그 목적지에 도달하고; c. 두 스위치 판들로부터의 자료셀들이 이들의 목적지에 도달할 것임을 나타내며, 상기 추가의 비트 위치중 몇개의 위치가 하나의 비트 위치(서브섹션)(31g)를 형성하도록 조정되고, 상기 추가의 비트 위치중 몇개의 다른 위치가 할당된 디지탈 값을 통하여 자료셀의 한 카테고리 식별을 나타내며, 상기 추가의 비트 위치중 몇개의 다른 위치가 또다른 비트 위치(서브섹션)를 형성하도록 조정되고, 상기 카테고리 식별이 다음중 어느 하나를 a. 비어있는 셀 카테고리, b. 검사 셀 카테고리, c. 메타 신호발생 셀 카테고리, d. 트래픽 셀 카테고리, e. 신호발생 셀 카테고리, f. 관통-연결 셀 카테고리, 또는 g. 오차 검사 카테고리 나타내고, 상기 제어수단(10)이 상기 두 서브섹션들내 각 비트 위치에서 한 관련된 디지탈 값을 활성시킴을 특징으로 하는 자료패킷 식별장치.
2. 제1항에 있어서, 상기 추가 비트 위치들중 몇개의 위치들이 할당된 디지탈 값을 통해, 상기 자료셀이 특정된 한 알고리즘을 통해 그 목적지에 도달함을 나타냄을 특징으로 하는 자료패킷 식별장치.
3. 제1항에 있어서, 상기 두개의 서브섹션들이 한 바이트내에 포함됨을 특징으로 하는 자료패킷 식별장치.
4. 제1항에 있어서, 상기 추가비트 위치들 중 몇개의 다른 위치들이 한 셀 순서번호(31b)를 나타냄을 특징으로 하는 자료패킷 식별장치.
5. 제1항에 있어서, 상기 추가비트 위치들중 몇개의 다른 위치들이 할당된 디지탈 값을 통해 한 멀티 캐스트 표시(31c)를 나타냄을 특징으로 하는 자료패킷 식별장치.
6. 제1항에 있어서, 상기 추가비트 위치들중 몇개의 다른 위치들이 할당된 디지탈 값을 통해 은연중의 셀 손실 우선순위(31d)를 나타냄을 특징으로 하는 자료패킷 식별장치.
7. 제1항에 있어서, 상기 추가비트 위치들중 몇개의 다른 위치들이 할당된 디지탈 값을 통해 은연중의 지연 우선순위(31e)를 나타냄을 특징으로 하는 자료패킷 식별장치.