KR0155888B1 - Scrolling zoom device - Google Patents
Scrolling zoom deviceInfo
- Publication number
- KR0155888B1 KR0155888B1 KR1019950032199A KR19950032199A KR0155888B1 KR 0155888 B1 KR0155888 B1 KR 0155888B1 KR 1019950032199 A KR1019950032199 A KR 1019950032199A KR 19950032199 A KR19950032199 A KR 19950032199A KR 0155888 B1 KR0155888 B1 KR 0155888B1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- vertical
- address
- monitor
- storage unit
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
본 발명은 어드레스 쉬프팅(shifting)에 의해 화면축소를 위한 스크롤링 화면축소장치에 관한 것으로서, 어드레스의 건너뛰우기 방식으로 1/2배, 1/4배, 또는 그 이하의 화면 축소를 간단히 수행할 수 있다.The present invention relates to a scrolling screen reduction apparatus for screen reduction by address shifting, and can easily perform screen reduction of 1/2, 1/4, or less by skipping addresses. .
Description
제1도는 본 발명에 의한 스크롤링 화면축소장치의 개요도이다.1 is a schematic diagram of a scrolling screen reduction apparatus according to the present invention.
제2a도는 본 발명에 적용되는 제1도의 수평 어드레스 저장부(100)를 도시한 도면이고, 제2b도는 제1도의 수직 어드레스 저장부(106)를 도시한 도면이고, 제2c도는 모니터의 각 픽셀들과 상기 수평/수직 어드레스 저장부(100, 106)의 관계를 도시한 도면이다.FIG. 2A is a diagram showing the horizontal address storage unit 100 of FIG. 1 applied to the present invention. FIG. 2B is a diagram showing the vertical address storage unit 106 of FIG. 1, and FIG. 2C is a pixel of the monitor. And the horizontal / vertical address storage units 100 and 106 are shown.
제3a도는 제2c도의 수평/수직 어드레스 저장부(210)에 (N+a) × (M+b) 만큼의 정보가 기록된 것을 도시한 도면이고, 제3b도는 제2c도의 모니터(200)에 제3a도의 N × M 만큼의 정보가 디스플레이 되는 것을 도시한 도면이고, 제3c도는 모니터(200)에 디스플레이 되는 부분과 디스플레이 되지 않는 부분을 보이기 위한 도면이다.FIG. 3A is a diagram showing information of (N + a) x (M + b) is recorded in the horizontal / vertical address storage unit 210 of FIG. 2C. FIG. 3B is a monitor 200 of FIG. FIG. 3A is a view showing information as much as N × M in FIG. 3A, and FIG. 3C is a view for showing a portion displayed on the monitor 200 and a portion that is not displayed.
제4a도는 제3b도와 같이 디스플레이 되는 경우에 모니터상의 어드레스 설정을 도시한 도면이고, 제4b도는 제3c도와 같이 디스플레이 되는 경우에 모니터상의 어드레스 설정을 도시한 도면이다.FIG. 4A shows an address setting on a monitor when it is displayed as shown in FIG. 3B, and FIG. 4B shows an address setting on a monitor when it is displayed as in FIG. 3C.
제5a도와 어드레스 설정의 일예를 든 도면이고, 제5b도는 제5a도의 어드레스 설정에 대한 화면 디스플레이를 보이는 도면이다.FIG. 5A is a diagram showing an example of address setting, and FIG. 5B is a diagram showing a screen display for address setting in FIG. 5A.
제6a도와 어드레스 설정의 또 하나의 일예를 든 도면이고, 제6b도는 제6a도의 어드레스 설정에 대한 화면 디스플레이를 보이는 도면이다.FIG. 6A is a diagram showing another example of the address setting, and FIG. 6B is a diagram showing a screen display for the address setting of FIG. 6A.
본 발명은 스크롤링(scrolling) 화면축소장치에 관한 것으로서, 특히 어드레스 쉬프팅(shifting)에 의해 화면축소를 위한 스크롤링 화면축소장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a scrolling screen reduction apparatus, and more particularly, to a scrolling screen reduction apparatus for screen reduction by address shifting.
본 발명의 목적은 어드레스 쉬프팅을 적용함으로써, 화면축소를 위한 스크롤링 화면축소장치를 제공하고자 한다.An object of the present invention is to provide a scrolling screen reduction apparatus for screen reduction by applying address shifting.
상술한 바와 같은 목적을 달성하기 위한 스크롤링 화면축소장치는, M+b개의 수평 어드레스 값을 저장하는 수평 어드레스 저장부; N+a개의 수직 어드레스 값을 저장하는 수직 어드레스 저장부; 상기 수평 어드레스 저장부에 저장된 수평 어드레스를 발생하는 수평 어드레스 발생부; 상기 수직 어드레스 저장부에 저장된 수직 어드레스를 발생하는 수직 어드레스 발생부; 상기 수평 어드레스 발생부에서 발생된 M+b개의 수평 어드레스중에 M개의 어드레스를 선택하는 수평 쉬프트 레지스터; 상기 수직 어드레스 발생부에서 발생된 N+a개의 수직 어드레스중에 N개의 어드레스를 선택하는 수직 쉬프트 레지스터; 상기 수평 어드레스 발생부에서 발생된 M+b개의 수평 어드레스중에 초기값을 설정하여 M개의 어드레스를 선택하고, 상기 수직 어드레스 발생부에서 발생된 N+a개의 수직 어드레스중에 초기값을 설정하여 N개의 어드레스를 선택할 수 있도록 제어 응답신호를 수평 쉬프트 레지스터 및 수직 쉬프트 레지스터에 전송하는 수평/수직 어드레스 선택 제어부; 및 상기 수평 쉬프트 레지스터 및 수직 쉬프트 레지스터에서 출력된 신호를 선택하는 수평/수직 어드레스 선택부를 포함한다.A scrolling screen reduction apparatus for achieving the above object includes a horizontal address storage unit for storing M + b horizontal address values; A vertical address storage unit for storing N + a vertical address values; A horizontal address generator for generating a horizontal address stored in the horizontal address storage; A vertical address generator for generating a vertical address stored in the vertical address storage unit; A horizontal shift register for selecting M addresses among the M + b horizontal addresses generated by the horizontal address generator; A vertical shift register for selecting N addresses from among N + a vertical addresses generated in the vertical address generator; Set an initial value among M + b horizontal addresses generated in the horizontal address generator to select M addresses, and set an initial value among N + a vertical addresses generated in the vertical address generator to set N addresses. A horizontal / vertical address selection control unit which transmits a control response signal to the horizontal shift register and the vertical shift register so as to select? And a horizontal / vertical address selector which selects signals output from the horizontal shift register and the vertical shift register.
이하, 첨부된 도면을 참조하여 본 발명에 의한 스크롤링 화면축소장치의 바람직한 일실시예의 구성 및 동작을 상세하게 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation of a preferred embodiment of the scrolling screen reduction apparatus according to the present invention.
제1도에서, 본 발명에 의한 스크롤링 화면축소장치는 수평 어드레스 저장부(100), 수평 어드레스 발생부(102), 수평 쉬프트 레지스터(104), 수직 어드레스 저장부(106), 수직 어드레스 발생부(108), 수직 쉬프트 레지스터(110), 수평/수직 어드레스 선택 제어부(112), 및 수평/수직 어드레스 선택부(114)를 포함한다.In FIG. 1, the scrolling screen reduction apparatus according to the present invention includes a horizontal address storage unit 100, a horizontal address generator 102, a horizontal shift register 104, a vertical address storage unit 106, and a vertical address generator ( 108, a vertical shift register 110, a horizontal / vertical address selection controller 112, and a horizontal / vertical address selector 114.
수평 어드레스 저장부(100)는 M+b개의 수평 어드레스 값을 저장하고, 수직 어드레스 저장부(106)는 N+a개의 수직 어드레스 값을 저장한다. 수평 어드레스 발생부(102)는 상기 수평 어드레스 저장부(100)에 저장된 수평 어드레스를 발생하고, 수직 어드레스 발생부(108)는 상기 수직 어드레스 저장부(106)에 저장된 수직 어드레스를 발생한다. 수평 쉬프트 레지스터(104)는 상기 수평 어드레스 발생부(102)에서 발생된 M+b개의 수평 어드레스중에 M개의 어드레스를 선택하고, 수직 쉬프트 레지스터(110)는 상기 수직 어드레스 발생부(108)에서 발생된 N+a개의 수직 어드레스중에 N개의 어드레스를 선택한다. 수평/수직 어드레스 선택 제어부(112)는 상기 수평 어드레스 발생부(102)에서 발생된 M+b개의 수평 어드레스중에 초기값을 설정하여 M개의 어드레스를 선택하고, 상기 수직 어드레스 발생부(108)에서 발생된 N+a개의 수직 어드레스중에 초기값을 설정하여 N개의 어드레스를 선택할 수 있도록 제어 응답신호를 수평 쉬프트 레지스터(104) 및 수직 쉬프트 레지스터(110)에 전송한다. 수평/수직 어스레스 선택부(114)는 상기 수평 쉬프트 레지스터(104) 및 수직 쉬프트 레지스터(110)에서 출력된 신호를 선택한다.The horizontal address storage unit 100 stores M + b horizontal address values, and the vertical address storage unit 106 stores N + a vertical address values. The horizontal address generator 102 generates a horizontal address stored in the horizontal address storage unit 100, and the vertical address generator 108 generates a vertical address stored in the vertical address storage unit 106. The horizontal shift register 104 selects M addresses among the M + b horizontal addresses generated by the horizontal address generator 102, and the vertical shift register 110 is generated by the vertical address generator 108. N addresses are selected from among N + a vertical addresses. The horizontal / vertical address selection controller 112 selects M addresses by setting an initial value among the M + b horizontal addresses generated by the horizontal address generator 102 and generates the vertical address generator 108. The control response signal is transmitted to the horizontal shift register 104 and the vertical shift register 110 so that an initial value is set among the N + a vertical addresses. The horizontal / vertical address selector 114 selects signals output from the horizontal shift register 104 and the vertical shift register 110.
상기 수평 어드레스 저장부(100) 및 수직 어드레스 저장부(106)의 구성은 제2a도 내지 제2c도를 참조하여 상세히 설명하기로 한다.The configuration of the horizontal address storage unit 100 and the vertical address storage unit 106 will be described in detail with reference to FIGS. 2A through 2C.
제2a도에는 본 발명에 적용되는 제1도의 수평 어드레스 저장부(100)가 도시되어 있다. 수평 어드레스 저장부(100)는 0번 어드레스부터 M+b번 어드레스까지 설정되어 있다.FIG. 2A shows the horizontal address storage unit 100 of FIG. 1 applied to the present invention. The horizontal address storage unit 100 is set from address 0 to address M + b.
제2b도에는 제1도의 수직 어드레스 저장부(106)가 도시되어 있다. 수직 어드레스 저장부(106)는 0번 어드레스부터 N+a번 어드레스까지 설정되어 있다. 또한, 제2c도는 모니터의 각 픽셀들과 상기 수평/수직 어드레스 저장부(100, 106)의 관계를 도시한 도면이다.2b shows the vertical address storage 106 of FIG. The vertical address storage section 106 is set from address 0 to address N + a. FIG. 2C is a diagram showing the relationship between the pixels of the monitor and the horizontal / vertical address storage units 100 and 106. FIG.
제2c도에 있어서, 참조부호 200은 모니터이고, 210은 수평/수직 어드레스 저장부(100, 106)이다. 모니터(200)는 N × M 의 픽셀을 갖는다. 수평/수직 어드레스 저장부(210)는 모니터(200)의 모든 픽셀의 그레이 레벨(gray level) 정보를 포함하고 있다. 수평 어드레스 저장부(100)에 있어서, 모니터(200)의 수평 픽셀의 수보다 b개 더 많은 픽셀의 수에 해당하는 저장부를 갖는다. 또한, 수직 어드레스 저장부(106)에 있어서, 모니터(200)의 수직 픽셀의 수보다 a개 더 많은 픽셀의 수에 해당하는 저장부를 갖는다. 즉, a × b 에 해당하는 메모리는 사용하지 않는 영역이다. 한편, 사용하지 않는 a × b 에 해당하는 메모리는 고정적인 것이 아니고, (N+a) × (M+b) 에서 그 범위는 a × b 의 메모리를 유지하면서 유동적인 영역이다.In FIG. 2C, reference numeral 200 denotes a monitor and 210 denotes horizontal / vertical address storage units 100 and 106. The monitor 200 has N x M pixels. The horizontal / vertical address storage unit 210 includes gray level information of all pixels of the monitor 200. The horizontal address storage unit 100 has a storage unit corresponding to the number of b more pixels than the number of horizontal pixels of the monitor 200. In addition, the vertical address storage unit 106 has a storage unit corresponding to the number of a pixels more than the number of vertical pixels of the monitor 200. That is, the memory corresponding to a × b is an unused area. On the other hand, the memory corresponding to unused axb is not fixed, but the range in (N + a) x (M + b) is a flexible area while maintaining the memory of axb.
제2c도의 올바른 이해를 위해 제3a도 내지 제3c도를 참조하여 상세히 설명한다.Detailed description will be made with reference to FIGS. 3A to 3C for a proper understanding of FIG. 2C.
제3a도에는 제2c도의 수평/수직 어드레스 저장부(210)에 (N+a) × (M+b) 만큼의 정보가 기록되어 있는 것이 도시되어 있다. 제3b도에는 제2c도의 모니터(200)에 제3a도의 N × M 만큼의 정보가 디스플레이 되는 것이 도시되어 있다. 즉, 빗금이 쳐진 부분은 모니터(200)에 디스플레이 되지 않는 부분이다.FIG. 3A shows that information of (N + a) x (M + b) is recorded in the horizontal / vertical address storage 210 of FIG. 2C. In FIG. 3B, information as much as N × M in FIG. 3A is displayed on the monitor 200 in FIG. 2C. That is, the hatched portions are portions that are not displayed on the monitor 200.
수평/수직 어드레스 저장부(210)에서 어드레스 지정에 따라 모니터(200)에 디스플레이 되는 부분은 제3c도와 같을 수도 있다.The portion displayed in the monitor 200 according to the address designation in the horizontal / vertical address storage unit 210 may be the same as in FIG. 3C.
제3c도에서 빗금친 부분은 모니터(200)에 디스플레이 되지 않는 부분이다. 물론, 모니터(200)에 디스플레이 되는 부분은 N × M 에 해당하는 부분이다.A hatched portion in FIG. 3c is a portion that is not displayed on the monitor 200. Of course, the portion displayed on the monitor 200 corresponds to N × M.
즉, 제3a도의 수평/수직 어드레스 저장부(210)의 어드레스를 어떻게 설정하는가에 따라 모니터(200)에 디스플레이 되는 부분이 결정된다.That is, the part displayed on the monitor 200 is determined according to how the address of the horizontal / vertical address storage unit 210 of FIG. 3a is set.
제4a도에서는 제3b도와 같이 디스플레이 되는 경우에 모니터상의 디스플레이 설정을 도시하였고, 제4b도에서는 제3c도와 같이 디스플레이 되는 경우에 모니터상의 어드레스 설정을 도시하였다.4A shows the display settings on the monitor when displayed as shown in FIG. 3B, and FIG. 4B shows the address settings on the monitor when displayed as shown in FIG. 3C.
그러면, 제5a도와 같이 어드레스 설정을 하면 제5b도와 같이 화면 축소를 구현할 수 있다. 또한, 제4b도에 대해 화면 축소를 위한 어드레스 설정을 제6a도와 같이 재조정하면 제6b도와 같이 화면 축소가 되어 디스플레이 될 것이다.Then, when the address is set as shown in FIG. 5A, the screen may be reduced as shown in FIG. 5B. In addition, if the address setting for screen reduction with respect to FIG. 4B is readjusted as shown in FIG. 6A, the screen will be reduced and displayed as shown in FIG. 6B.
상술한 바와 같은 어드레스의 지정은 화면축소 결과를 얻을 수 있다.Specifying the address as described above can obtain the result of screen reduction.
상술한 바와 같은 스크롤링 화면축소장치는 어드레스 지정에 따라 1/2배, 1/4배 또는 그 이하의 화면 축소를 간단히 수행할 수 있는 효과를 제공한다.The scrolling screen reduction apparatus as described above provides the effect of easily reducing the screen by 1/2, 1/4, or less according to the address designation.
Claims (1)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950032199A KR0155888B1 (en) | 1995-09-27 | 1995-09-27 | Scrolling zoom device |
CN96113089.XA CN1106755C (en) | 1995-09-27 | 1996-09-27 | Video display controlling device |
US08/719,703 US5828418A (en) | 1995-09-27 | 1996-09-27 | Video display controlling device for making image data transformations prior to display, including expansion compression, and moving of one or more aspects of the image |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950032199A KR0155888B1 (en) | 1995-09-27 | 1995-09-27 | Scrolling zoom device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970019493A KR970019493A (en) | 1997-04-30 |
KR0155888B1 true KR0155888B1 (en) | 1998-11-16 |
Family
ID=19428071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950032199A KR0155888B1 (en) | 1995-09-27 | 1995-09-27 | Scrolling zoom device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0155888B1 (en) |
-
1995
- 1995-09-27 KR KR1019950032199A patent/KR0155888B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970019493A (en) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930002925A (en) | External and internal video synthesizer and method | |
KR900017392A (en) | Picture-in-Picture TV System | |
JPS5930229B2 (en) | brightness control device | |
JPS5858674B2 (en) | cathode ray tube display | |
KR0155888B1 (en) | Scrolling zoom device | |
KR970004711A (en) | Video device displaying color control through OSD | |
KR100188936B1 (en) | Scrolling magnifier | |
KR0160727B1 (en) | Scrolling Screen Deformer | |
KR100188937B1 (en) | Scrolling Screen Deformer | |
JPH0281091A (en) | Tonal display controller | |
KR950013207A (en) | Operation mode selector using television screen | |
KR100315131B1 (en) | Video display device that displays multiple screens at the same time | |
JP3335824B2 (en) | Mapping equipment used in cathode ray tube controllers for special screen effects. | |
JPH03134695A (en) | Liquid crystal display device | |
JP2737154B2 (en) | Image enlargement display circuit | |
JP2003271120A (en) | Method and device for displaying image | |
US20050030428A1 (en) | On-screen display device | |
KR0148867B1 (en) | Font ROM Selection Circuit | |
KR950028509A (en) | TV's character display | |
JPH0646299A (en) | Picture display device | |
KR100204807B1 (en) | Graphic control device with pieze function | |
JP2898283B2 (en) | Display control device | |
JPH04282482A (en) | Displaying device of radar signal | |
KR970057157A (en) | Television with multi-character display | |
KR970073111A (en) | An image enlargement and memory data access method applying a memory mapping technique, and an address generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19950927 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19950927 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19980414 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19980627 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19980716 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19980716 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20010629 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20020628 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20030609 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20040329 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20050607 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20060630 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20070612 Start annual number: 10 End annual number: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20080701 Start annual number: 11 End annual number: 11 |
|
FPAY | Annual fee payment |
Payment date: 20090714 Year of fee payment: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20090714 Start annual number: 12 End annual number: 12 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20110610 |