[go: up one dir, main page]

KR0152224B1 - 가변이 가능한 대기 상태 생성 장치 - Google Patents

가변이 가능한 대기 상태 생성 장치

Info

Publication number
KR0152224B1
KR0152224B1 KR1019950053164A KR19950053164A KR0152224B1 KR 0152224 B1 KR0152224 B1 KR 0152224B1 KR 1019950053164 A KR1019950053164 A KR 1019950053164A KR 19950053164 A KR19950053164 A KR 19950053164A KR 0152224 B1 KR0152224 B1 KR 0152224B1
Authority
KR
South Korea
Prior art keywords
standby state
output
input
standby
terminal
Prior art date
Application number
KR1019950053164A
Other languages
English (en)
Other versions
KR970049613A (ko
Inventor
한종욱
Original Assignee
양승택
한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구소 filed Critical 양승택
Priority to KR1019950053164A priority Critical patent/KR0152224B1/ko
Publication of KR970049613A publication Critical patent/KR970049613A/ko
Application granted granted Critical
Publication of KR0152224B1 publication Critical patent/KR0152224B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 가변이 가능한 대기 상태 생성 장치에 관한 것으로서, 필요한 대기 상태 입력 데이타를 입력받아 래치하여 출력하는 대기 상태 설정 수단(10);상기 대기 상태 설정 수단(10)으로 부터 대기 상태 입력 데이타를 입력받아 이를 계수하여 출력하는 카운팅 수단(20);및 메모리 및 입/출력 장치 선택 신호를 입력받고, 상기 카운팅 수단(20)의 제어에 의해 대기 상태 출력 신호를 생성하여 출력하는 대기 상태 생성 수단(50)을 구비하여 고속의 프로세서에 저속의 메모리 및 입/출력 장치를 연결하여 사용하는 경우에 설계가 잘못되어 대기 상태의 수의 변경이 필요한 경우나 메모리나 입/출력 장치 또는 소자를 변경하는 경우 등에 어떤 하드웨어적인 변경이 필요없이 소프트웨어나 스위치와 같이 가변이 가능한 하드웨어 소자를 사용하여 간단하게 필요한 대기 상태 수 만큼의 입력 데이타로 변경하여 줄 수 있으므로 대기 상태의 수를 재 조절할 수 있으며, 특히 다른 종류의 장치 또는 드라이버를 교체하여 사용하는 시스템의 경우 매우 효율적인 효과가 있다.

Description

가변이 가능한 대기 상태 생성 장치
제1도는 종래의 대기 상태 생성 장치 구성도.
제2도는 종래의 대기 상태 생성 장치의 타이밍도.
제3도는 본 발명에 따른 대기 상태 생성 장치의 일실시예 구성도.
제4도는 본 발명에 따른 대기 상태 생성 장치의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : 대기 상태 설정부 20 : 카운터
30 : 대기 상태 생성부 40 : 부정 논리합 게이트
50 : 논리합 게이트
본 발명은 가변이 가능한 대기 상태 생성 장치에 관한 것이다.
프로세서를 사용하여 디지탈 시스템을 설계하는 경우 프로세서는 고속이나 이에 비해 메모리와 입/출력 장치는 속도가 느리므로 이와 같은 외부 장치를 사용하기 위해서는 반드시 대기 상태를 생성하여 주는 회로가 필요하며, 이러한 대기 상태 생성 장치는 명령 수행 사이클에 대기 상태를 첨가하여 고속의 프로세서가 외부 장치의 속도에 맞추어 동작하게 한다.
제1도는 종래의 대기 상태 생성 장치 구성도로서, 도면에서와 같이 미리 계산되어 설계된 대기 상태만을 발생하게 된다.
즉, 필요로 하는 대기 상태의 수가 N개라 하면 N개의 D-플립플롭을 N단으로 구성한 후 대기 상태를 필요로 하는 메모리 및 입/출력 선택 신호를 필요한 대기 상태 수에 맞추어 해당되는 D-플립플롭의 입력에 연결한다.
예를들어 N개의 대기 상태를 필요로하는 메모리 및 이/출력 선택 신호가 'Low' 펄스 상태로 N번째 D-플립플롭(2)에 인가되면 시스템 클럭에 맞추어 N개의 D-플립플롭을 차례로 거치는 동안에 마지막 D-플립플롭(6)의 출력 신호 Q1은 계속 'High' 상태를 유지하게 된다.
이때 이출력 신호를 프로세서의 대기 신호(_READY) 등에 연결하면 메모리 및 입/출력 선택 신호를 계속 'Low' 상태로 유지하게 된다. 같은 수의 대기 상태를 필요로 하는 입력의 경우에는 논리곱 게이트(3, 5)를 사용하여 해당 D-플립플롭(4, 6)에 입력시킨다.
메모리 및 입/출력 선택 신호들은 반드시 한개씩만 활성화가 되므로 활성화된 신호가 연결된 D-플립플롭부터 출력단까지의 D-플립플롭만 대기 상태의 생성에 관여하게 되는 것이다. 마지막 D-플립플롭(6)의 출력 Q1이 'Low' 펄스가 출력되어 프로세서가 상태를 감지하면 메모리 및 입/출력 선택 신호도 따라서 'High' 상태가 되므로 메모리 및 입/출력에 관련된 쓰기 및 읽기 동작 등은 종료가 된다.
대기 상태를 필요로 하는 모든 신호들은 부정 논리곱 게이트(1)를 통하여 각 D-플립플롭의 셋(set) 단자(_S)와 연결이 되므로 메모리 및 입/출력 장치 선택 신호가 활성화될때 마다 미리 D-플립플롭의 출력을 'High' 상태로 만들어 주게 된다.
제2도는 종래의 대기 상태 생성 장치의 타이밍도로서, 연속된 메모리 및 입/출력 장치 선택 신호에 대하여 나타낸 것이다.
n개의 대기 상태를 필요로 하는 선택 신호(_CSn)가 입력되면 D-플립플롭을 거치면서 한 클럭씩 'Low' 상태가 지연이 되어 나타난다.
최종 D-플립플롭(6)의 출력 Q1은 선택 신호(_CSn)에 비해 n개의 클럭뒤에 'Low' 상태가 됨으로서 프로세서의 대기 신호(_READY) 단자도 n개의 크럭 동안 'High' 상태가 유지됨으로 선택 신호(_CSn)을 계속 활성화 상태로 유지하게 된다.
프로세서의 대기 신호(_READY)가 'Low'가 되면 프로세서는 선택 신호(_CSn)을 다시 'High' 상태가 되게 한다. 그런 후 다시 메모리 및 입/출력 선택 신호가 입력되면 모든 D-플립플롭의 출력을 'High' 상태로 만든 후 상기에서 설명한 동작을 반복하게 된다.
상기와 같은 종래의 방법은 설계시 미리 계산된 수 만큼의 대기 상태가 발생이 되도록 하드웨어적으로 고정이 되므로 대기 상태의 수를 변경시킬 수 없어 메모리나 입/출력 또는 기계적인 드라이버 장치의 변경으로 인한 대기 상태의 수가 첨가될 필요가 있는 경우나 설계시 계산 착오로 인한 오류등이 발생할 경우 하드웨어적로 변경을할 수 밖에 없으므로 매우 비효율적인 문제점이 있었다.
따라서, 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 대기 상태의 수를 항상 변경이 가능하게 함으로서 설계시 계산 착오로 인한 잘못된 대기 상태 수의 결정 및 메모리나 입/출력 장치의 변경, 기계적인 드라이버 장치의 변경등에 따라 하드웨어적인 수정이 없이 대기 상태 수의 변경을 자유로이 할 수 있는 가변이 가능한 대기 상태 생성 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 필요한 대기 상태 입력 데이타를 입력받아 래치하여 출력하는 대기 상태 설정 수단;상기 대기 상태 설정 수단으로 부터 대기 상태 입력 데이타를 입력받아 이를 계수하여 출력하는 카운팅 수단;및 메모리 및 입/출력 장치 선택 신호를 입력받고, 상기 카운팅 수단의 제어에 의해 대기 상태 출력 신호를 생성하여 출력하는 대기 상태 생성 수단을 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제3도는 본 발명에 따른 대기 상태 생성 장치의 일시시예 블럭 구성도로서, 도면에서 부호 10은 대기 상태 설정부, 20은 카운터, 30은 대기 상태 생성부, 40은 부정 논리합 게이트, 50은 논리합 게이트를 각각 나타낸다.
대기 상태 설정부(10)은 임의의 수 n비트의 필요 대기 상태 입력 데이타를 래치하여 카운터(20)에 출력하는 래치로 구성되고, 대기 상태 생성부(30)는 외부의 클럭 신호를 클럭 단자에 입력받고, 메모리 및 입/출력 장치 선택 신호를 데이타 단자에 입력받아 대기 상태 출력 신호를 출력 _Q단자를 통해 출력하여 카운터(20)에 카운팅 시작을 알리고, 상기 카운터(20)의 출력(Q1~Qn)을 리셋 단자(_R)에 입력받고, CARRY 단자의 출력을 셋 단자(_S)에 입력받아 대기 상태 출력 신호를 출력하는 D-플립플롭으로 구성된다.
대기 상태 설정부인 래치(10)는 n비트의 필요 대기 상태 입력 데이타를 입력받아 이를 래치하여 필요로 하는 대기 상태의 값을 출력한다. 입력된 n비트 데이타는 대기 상태 수가 적절하지 못할 때마다 변경 입력하여 대기 상태 수를 변경한다.
카운터(20)는 상기 래치(10)에서 입력 받은 n비트의 데이타로 카운터의 초기 값을 설정하여 메모리 및 입/출력 장치 선택 신호가 대기 상태 생성 회로에 입력될 때 카운터를 시작하여 카운터(20)가 카운트하는 수는 2n이 된다. 메모리 및 입/출력 장치 선택 신호가 입력되기 전에는 카운터(20)는 Clear 상태를 유지하게 되므로 출력 데이타(Q1~Qn)는 모두 'Low' 상태를 유지하게 되나 메모리 및 입/출력 장치 선택 신호(_CS)가 입력되면 대기 상태 생성부인 D-플립플롭(30)의 출력 Q가 'Low' 상태가 되므로 카운터(20)는 상기 D-플립플롭(30)의 출력 _Q을 LOAD 단자에 입력받아 활성화되어 카운트가 시작이 되게 된다.
카운트 동작이 시작되면 카운터(20)의 출력(Q1~Qn)을 부정 논리합 게이트(40)를 통해 부정 논리합하고, 상기 부정 논리합 게이트(40)의 출력은 상기 D-플립플롭(30)의 출력 Q와 함께 논리합 게이트(50)를 통해 논리합 되어 상기 D-플립플롭(30)의 리셋 단자(_R)를 활성화시키므로 카운트 동작 시작과 함께 출력 Q가 'Low' 상태를 유지하게 된다.
그러므로 D-플립플롭(30)은 입력되는 메모리 및 입/출력 장치 선택 신호(_CS)를 카운터(20)가 카운트 동작을 수행하는 동안에 계속 활성화 상태를 유지하도록 출력에 대기 상태 삽입을 요구하는 대기 상태 출력 신호를 출력하게 된다.
커운터(20)는 래치(10)에 의하여 입력된 데이타 만큼 카운트를 하여 출력(Q1~Qn)이 모두 'Low' 상태가 되면 부정 논리합 게이트(40)를 통하여 D-플립플롭(30)의 리셋 단자(_R)의 신호를 비활성화시키고, 동시에 카운터(20)의 CARRY에서 'Low' 펄스가 출력되므로 D-플립플롭(30)의 출력 Q는 'High' 상태로 반전되게 된다. D-플립플롭(30)의 출력 _Q의 상태는 카운터(20)의 LOAD 단자로 피드백이 됨으로 카운터(20)는 클리어 상태가 된다. 메모리 및 입/출력 장치 선택 신호가 D-플립플롭(30)으로 입력되면 카운터가 동작하는 동안에 출력 Q는 'Low' 상태를 유지하게 되어 프로세서의 대기 신호(_READY) 단자로 전해지는 최종 출력 신호도 계속 'High' 상태를 유지하게 되므로 이 동안에는 프로세서가 메모리 및 입/출력 관련 사이클에 계속하여 대기 상태를 삽입함으로 메모리 및 입/출력 장치 선택 신호를 계속 'Low' 상태가 되게 하는 것이다. D-플립플롭(30)에 입력이 되는 메모리 및 입/출력 장치 선택 신호(_CS) 중 동일한 대기 상태가 필요한 신호는 다른 논리곱 게이트로 함께 입력되게 하여 동일한 대기 상태를 요구하는 신호들을 한 회로로 구성하게 할 수도 있다.
제4도는 본 발명에 따른 대기 상태 생성 장치의 타이밍도이다.
메모리 및 입/출력 선택 신호(_CS)가 'Low' 상태가 되면 카운터(20)의 _LOAD 입력이 'High' 상태가 되므로 카운트 동작을 시작하게 된다. 동시에 D-플립플롭(30)의 출력 Q가 'Low' 상태가 되어 부정 논리합 게이트(40)의 출력과 함께 논리합 게이트(50)을 통해 D-플립플롭(30)의 _R을 활성화시키게 된다.
그러므로 카운트 동작이 계속되는 동안에 D-플립플롭(30)의 출력 _Q는 계속 'High' 상태가 되므로 프로세서의 대기 신호(_READY) 단자도 또한 'High' 상태가 유지되게 된다. 그러므로 계속적으로 대기 상태가 삽입이 되어 입력되었던 선택 신호(_CS)는 계속 'Low' 상태를 유지하게 되는 것이다.
카운트 동작이 종료가 되면 즉, 카운터(20)의 내용이 0이 되면 CARRY 신호를 발생하고, 부정 논리합 게이트(40)의 출력도 'High' 상태가 됨으로 D-플립플롭(30)의 출력 _Q는 'Low' 상태가 되어 대기 상태 삽입 요구를 중지하게 되는 것이다.
상기와 같이 구성되어 동작하는 본 발명은 고속의 프로세서에 저속의 메모리 및 입/출력 장치를 연결하여 사용하는 경우에 설계가 잘못되어 대기 상태의 수의 변경이 필요한 경우나 메모리나 입/출력 장치 또는 소자를 변경하는 경우 등에 어떤 하드웨어적인 변경이 필요없이 소프트웨어나 스위치와 같이 가변이 가능한 하드웨어 소자를 사용하여 간단하게 필요한 대기 상태 수 만큼의 입력 데이타로 변경하여 줄 수 있으므로 대기 상태의 수를 재 조절할 수 있으며, 특히 다른 종류의 장치 또는 드라이버를 교체하여 사용하는 시스템의 경우 매우 효율적인 효과가 있다.

Claims (4)

  1. 필요한 대기 상태 입력 데이타를 입력받아 래치하여 출력하는 대기 상태 설정 수단(10);상기 대기 상태 설정 수단(10)으로 부터 대기 상태 입력 데이타를 입력받아 이를 계수하여 출력하는 카운팅 수단(20);및 메모리 및 입/출력 장치 선택 신호를 입력받고, 상기 카운팅 수단(20)의 제어에 의해 대기 상태 출력 신호를 생성하여 출력하는 대기 상태 생성 수단(50)을 구비한 것을 특징으로 하는 가변이 가능한 대기 상태 생성 장치.
  2. 제1항에 있어서, 상기 대기 상태 설정 수단(10)은 임의의 수 n비트의 필요 대기 상태 입력 데이타를 래치하여 상기 카운팅 수단(20)에 출력하는 래치 수단으로 구성된 것을 특징으로 하는 가변이 가능한 대기 상태 생성 장치.
  3. 제1항에 있어서, 상기 대기 상태 생성 수단(30)은 외부의 클럭 신호를 클럭 단자에 입력받고, 메모리 및 입/출력 장치 선택 신호를 데이타 단자에 입력받아 대기 상태 출력 신호를 출력(_Q) 단자를 통해 출력하여 상기 카운팅 수단(20)에 카운팅 시작을 알리고, 상기 카운팅 수단(20)의 출력(Q1~Qn)을 리셋 단자(_R)에 입력받고, CARRY 단자의 출력을 셋 단자(_S)에 입력받아 대기 상태 출력 신호를 출력하는 D-플립플롭 수단으로 구성된 것을 특징으로 하는 가변이 가능한 대기 상태 생성 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 카운팅 수단(20)의 출력(Q1~Qn)을 부정 논리합하여 출력하는 부정 논리합 게이트 수단(20)과 상기 부정 논리합 게이트(40)의 출력과 상기 D-플립플롭 수단의 출력 단자(Q)의 출력을 입력받아 논리합하여 상기 D-플립플롭 수단의 리셋 단자(_R)에 출력하는 논리합 게이트 수단(50)을 더 구비한 것을 특징으로 하는 가변이 가능한 대기 상태 생성 장치.
KR1019950053164A 1995-12-21 1995-12-21 가변이 가능한 대기 상태 생성 장치 KR0152224B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950053164A KR0152224B1 (ko) 1995-12-21 1995-12-21 가변이 가능한 대기 상태 생성 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053164A KR0152224B1 (ko) 1995-12-21 1995-12-21 가변이 가능한 대기 상태 생성 장치

Publications (2)

Publication Number Publication Date
KR970049613A KR970049613A (ko) 1997-07-29
KR0152224B1 true KR0152224B1 (ko) 1998-10-15

Family

ID=19442177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053164A KR0152224B1 (ko) 1995-12-21 1995-12-21 가변이 가능한 대기 상태 생성 장치

Country Status (1)

Country Link
KR (1) KR0152224B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855430B1 (ko) * 2002-11-28 2008-09-01 엘지노텔 주식회사 시스템의 대기시간 설정 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855430B1 (ko) * 2002-11-28 2008-09-01 엘지노텔 주식회사 시스템의 대기시간 설정 장치

Also Published As

Publication number Publication date
KR970049613A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
JP5355401B2 (ja) クロックエッジ復元を有するパルスカウンタ
JPH04336308A (ja) マイクロコンピュータ
EP0631391B1 (en) Decoded counter with error check and self-correction
KR950012058B1 (ko) 레지스터 제어 회로
KR0152224B1 (ko) 가변이 가능한 대기 상태 생성 장치
JPH1198007A (ja) 分周回路
US20060238231A1 (en) Pulse signal generator device
JP3935274B2 (ja) クロック切替回路
US3440546A (en) Variable period and pulse width delay line pulse generating system
KR100313945B1 (ko) 다단 인터럽트 제어 장치
KR100278429B1 (ko) 펄스 출력 기능을 가진 마이크로 컴퓨터
US5944835A (en) Method and programmable device for generating variable width pulses
RU2390092C1 (ru) Однотактный самосинхронный rs-триггер с предустановкой
RU2391772C2 (ru) Однотактный самосинхронный rs-триггер с предустановкой и входом управления
JPH06244739A (ja) マルチプレクサ回路
KR100305027B1 (ko) 지연장치
KR0153112B1 (ko) 프로그램가능한 카운터
JP2923175B2 (ja) クロック発生回路
KR200155054Y1 (ko) 카운터 회로
US6591371B1 (en) System for counting a number of clock cycles such that a count signal is diverted from a cascaded series of write latches to a cascaded series of erase latches
KR940008855B1 (ko) 입력/출력디바이스의 액세스 타이밍 셋팅장치
SU1273916A1 (ru) Управл емый логический модуль
KR930005476Y1 (ko) 프로그래머블 펄스 발생회로
KR940001828Y1 (ko) 신호발생 회로
SU432481A1 (ru) Устройство для синхронизации двух команд

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951221

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951221

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980617

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980625

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980625

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010507

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020315

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030318

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050331

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060307

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070328

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080312

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20090324

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20090324

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110509