KR0149532B1 - 디지탈신호처리용 프로세서를 이용한 인코딩장치 및 방법 - Google Patents

Abstract

본 발명은 디지탈신호처리용 프로세서를 이용한 인코딩장치 및 방법에 관한 것이다. 본 발명은 디지탈신호처리용 프로세서내의 프로그램을 실행시켜 입력되는 두 색차신호(R-Y,B-Y)데이타를 평형변조(Ballance Modulation)시키고, 입력되는 반송파주파수데이타로부터 버어스트신호를 생성하여 평형변조데이타와 버어스트신호를 더해서 크로마신호를 생성한다. 따라서 본 발명은 장치적 구성을 간소화하며 전반적인 성능을 향상시키는 효과를 제공한다.

Description

디지탈신호처리용 프로세서를 이용한 인코딩장치 및 방법

제1도는 일반적인 비데오케메라에서의 인코딩장치를 나타낸 블록도.

제2도는 본 발명의 바람직한 실시예에 따른 디지탈신호처리용 프로세서를 이용한 인코딩장치를 나타내는 블록도.

제3도는 제2도 장치에서 디지탈신호처리용 프로세서의 인코딩방법을 설명하기 위한 흐름도.

제4도는 제2도 장치의 디지탈신호처리용 프로세서에서 입·출력하는 신호의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

21, 22 : A/D변환기 23 : ½분주기

24, 25 : 라인메모리 26 : 입력버퍼

27 : 중앙처리부(CPU)

본 발명은 비데오카메라(video camera)등에 의해 촬영된 신호를 변조 및 합성하는 인코딩(Encoding)장치 및 방법에 관한 것으로서, 특히 디지탈 신호처리용 프로세서의 내부프로그램을 실행하여 색신호의 변조 및 합성의 과정을 수행할 수 있는 디지탈신호처리용 프로세서를 이용한 인코딩장치 및 방법에 관한 것이다.

일반적으로 피사체를 촬상하면 적, 녹, 청카메라에서 R, G, B의 비율로 출력이 얻어지고 이 출력을 조합하여 휘도신호(Y)를 합성한다. 이것과 동시에 색상과 포화도를 나타내는 색도신호(I, Q신호)도 마찬가지로 카메라 출력에서 합성된다. 색도신호는 I신호와 Q신호의 2개 파형으로 나타내지만 휘도신호(Y)와 같은 채널로 보내기 위해서는 이들 신호를 하나로 합치지 않으면 안된다. 이와같은 종래의 인코딩장치가 제1도에 도시되어 있다.

제1도는 일반적인 비데오카메라에서의 인코딩장치를 나타낸 블록도로서, 공지된 기술이므로 간략히 설명한다.

I-매트릭스부(11)는 적, 녹, 청색 컬러 촬상관의 출력신호 R, G, B를 다음과 같은 비율로 혼합하여 I신호를 얻는다.

I = 0.60R - 0.28G - 0.32B

즉, R, G, B신호를 입력받는 I-매트릭스부(11)는 R신호 60%와, 극성을 바꾼 G신호 28%와, 마찬가지로 극성을 바꾼 B신호 32%의 비율로 모두 합쳐 I신호를 만든다.

Q-매트릭스부(12)는 카메라의 3원색 신호 R, G, B를 다음과 같이 혼합하여 Q신호를 만든다.

Q = 0.21R - 0.52G + 0.31B

즉, R, G, B신호를 입력받는 Q-매트릭스부(12)는 R신호 21%와, 극성을 바꾼 G신호 52%와, B신호 31%의 비율로 모두 합쳐 Q신호를 만든다.

I-매트릭스부(11)와 연결되는 I신호평형변조기(13)는 입력되는 I신호를 90°와 270°의 반송파(색부반송파)주파수(Subcarrier;SC)로 변조하여 출력한다. Q-매트릭스부(12)와 연결되는 Q신호평형변조기(14)는 입력되는 Q신호를 0°와 180°의 반송파주파수(SC)로 변조하여 출력한다. 여기서, I신호와 Q신호평형변조기(13,14)로 공급되는 반송파주파수(SC)는 3.579535MHz를 사용한다. I신호평형변조출력(I_M)과 Q신호평형변조출력(Q_M)은 가산기(A)에서 서로 합성되어 영상신호의 색을 표현하는 크로마(Chroma;C)신호를 만들어 출력한다.

하지만, 이와같은 인코딩장치를 종래에는 다수의 수동소자를 통해 아날로그방식으로 처리하였기 때문에 각 세트마다 편차가 커 조정사양이 많고, 시간·온도에 따라 특성변화가 발생하는 문제점이 있었다. 또한, 부품이 많이 소요되기 때문에 PCB공간을 많이 차지하고, 신뢰성이 떨어지며 생산비용이 많이 소요되는 단점이 있었다. 그래서, 상술의 문제점을 해소하기 위해 다수의 논리소자를 조합한 ASIC 칩(chip)을 개발하여 디지탈방식으로 처리하기도 하였지만, 이 또한 특성을 변경하고자 할 경우 ASIC 칩(chip)을 처음부터 다시 개발해야 하는 문제점이 있었다.

따라서, 본 발명의 목적은 전술한 문제점들을 해결할 수 있도록 디지탈신호처리용 프로세서의 내부프로그램을 통해 색신호의 변조 및 합성하는 과정을 실행시키고, 프로그램변경만으로 그 특성을 변경할 수 있는 디지탈 신호처리용 프로세서를 이용한 인코딩장치를 제공함에 있다.

본 발명의 다른 목적은 전술한 디지탈신호처리용 프로세서를 이용한 인코딩장치에서의 인코딩방법을 제공함에 있다.

이와같은 목적들을 달성하기 위한 본 발명의 디지탈신호처리용 프로세서를 이용한 인코딩장치는, 영상신호를 처리함에 있어 세가지 색신호의 변조 및 합성을 위한 인코딩장치에 있어서, 세가지 색신호중 두가지 색신호에서 휘도신호를 뺀 두 색차신호를 입력받는 입력단과, 상기 입력단을 통해 입력되는 두 색차신호를 각각 디지탈데이타로 변환하여 출력하는 복수개의 A/D변환기와, 입력되는 2배의 반송파주파수를 ½로 분주하고, 분주된 반송파주파수를 출력하기 위한 분주기, 및 상기 복수개의 A/D변환기와 분주기 사이에 연결되어 두 색차데이타를 소정의 클럭주파수에 동기시켜 저장하는 입력버퍼를 구비하며, 수평동기신호가 입력될 때마다 입력버퍼에 저장되어 있는 각각의 색차신호데이타를 읽어들이고, 상기 2배의 반송파주파수와 분주된 반송파주파수 및 버어스트플래그펄스를 입력받아 두 색차신호데이타를 평형변조하고, 버어스트신호를 생성하여 평형변조신호와 버어스트신호를 합성시킨 크로마신호를 생성하는 디지탈신호처리용 프로세서를 포함한다.

본 발명의 다른 목적을 달성하기 위한 디지탈신호처리용 프로세서를 이용한 인코딩방법은, 디지탈신호처리용 프로세서의 내부프로그램을 통해 인코딩기능을 실행시키기 위한 방법에 있어서, 복수개의 색차신호를 입력받아 각각 디지탈데이타로 변환하는 변환단계와, 상기 색차신호데이타들을 소정의 클럭주파수에 맞추어 저장하는 저장단계와, n배의 반송주파수를 입력받아 1/n로 분주하기 위한 단계와, 수평동기신호입력여부에 따라 상기 저장되어 있는 색차신호데이타를 읽어들이고, 상기 n배의 반송파주파수와 분주된 반송파주파수를 각각 입력받아 두 색차신호데이타의 평형변조프로그램을 실행하는 평형변조단계와, 상기 평형변조프로그램이 실행 된 후 버어스트 신호생성프로그램을 실행하는 버어스트신호생성단계, 및 상기 평형변조프로그램과 상기 버어스트신호생성프로그램을 실행시켜 구한 평형변조데이타와 버어스트신호를 합산하여 크로마신호를 생성하는 단계를 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.

제2도는 본 발명의 일실시예에 따른 디지탈신호처리용 프로세서를 이용한 인코딩장치의 블록도를 나타낸다. 제2도에 나타낸 인코딩장치는, 입력되는 두 색차신호(R-Y, B-Y)에 대해 각각 아날로그디지탈변환을 실행하는 2개의 A/D변환기(21,22)를 구비하고 있다. 2개의 A/D변환기(21,22)에 각각 연결되며, 디지탈변환된 두 색차신호(R-Y, B-Y)를 소정의 클럭신호(CLK)에 맞추어 시리얼(serial)하게 읽어들여 저장하는 복수개의 라인메모리(24,25)로 이루어진 입력버퍼(26)를 갖는 디지탈신호처리용 프로세서인 중앙처리부(Central Processing Unit; CPU)(27)도 구비하고 있다. 제2도의 인코딩장치는 또한, 입력되는 2배의 반송파주파수(2FSC)를 ½배 분주하여 출력하는 ½분주기(23)를 구비한다. 2개의 A/D변환기(21,22)와 ½분주기(23)사이에 연결된 중앙처리부(27)는 색신호의 변조 및 합성과정을 실행시키기 위한 프로그램을 내장하고 있다. 중앙처리부(27)는 또한, 수평동기신호(H_sync)와 버어스트플래그펄스(Burst Flag Pulse; BFP)를 입력받도록 구성된다. 이러한 구성을 갖는 제2도의 디지탈신호처리용 프로세서를 이용한 인코딩장치의 동작을 제3도 및 제4도를 참조하여 좀더 구체적으로 설명한다.

제2도에서, 입력단을 통해 입력되는 두 색차신호(R-Y, B-Y)는 각각의 A/D변환기(21,22)로 인가된다. 제1A/D변환기(21)는 입력받은 적색차신호(R-Y)를 디지탈테이타로 변환하여 출력한다. 제 2A/D변환기(22)는 입력받은 청색차신호(B-Y)를 디지탈데이타로 변환하여 출력한다. 중앙처리부(27)에 내장된 제 1라인메모리(24)와 제 2라인메모리(25)를 구비한 입력버퍼(26)는 제 1A/D변환기(21)와 제2A/D변환기(22)에서 디지탈변환된 적색차신호(R-Y)와 청색차신호(B-Y)를 소정의 클럭신호(CLK)에 맞추어 시리얼(serial)하게 읽어들여 저장한다. 한편, ½분주기(23)는 2배의 반송파주파수(2FSC)를 입력받아 ½로 분주하고, 분주된 반송파주파수(FSC)를 중앙처리부(27)로 출력한다. 여기서, 반송파주파수(FSC)는 제1도 종래의 반송파주파수(SC)와 마찬가지로 3.579545MHz를 사용한다. ½분주기(23)로 입력되는 2배의 반송파주파수(2FSC)는 중앙처리부(27)로도 입력된다. 중앙처리부(27)는 수평동기신호(H_sync)에 동기되어 입력버퍼(26)의 제 1라인메모리(24)와 제 2라인메모리(25)로부터 저장되어 있는 적색차신호(R-Y)와 청색차신호(B-Y)의 데이타를 독출하여 공급받고, 2배의 반송파주파수(2FSC)와 ½분주기(23)에서 분주된 반송파주파수(FSC) 및 버어스트플래그펄스(BFP)를 공급받아 크로마신호(C)를 생성하여 출력한다. 중앙처리부(27)에서 색신호의 변조 및 합성과정을 실행하는 내장동작은 제3도 및 제4도를 통해 구체적으로 설명한다.

제3도는 제2도 장치에서 디지탈신호처리용 프로세서인 중앙처리부(27)의 인코딩방법을 설명하기 위한 흐름도이고, 제4도는 중앙처리부(27)의 동작을 설명하기 위한 신호타이밍도이다.

제3도에서, 중앙처리부(27)는 수평동기신호(H_sync)가 입력되었는지를 체크한다(단계 101). 수평동기신호(H_sync) 입력체크단계(단계 101)에서 중앙처리부(27)의 HD단자로 논리값 1을 갖는 신호가 입력될 때까지 대기상태로 있다가 HD단자로 논리값 1을 갖는 신호가 입력되면 내부의 저장수단인 입력버퍼(26)의 제1 및 제 2라인메모리(24,25)에 저장되어 있는 적색차신호(R-Y) 및 청색차신호(B-Y)의 데이타를 독출하여 입력받고, 2배의 반송파주파수(2FSC)와 ½분주기(23)에서 ½로 분주된 반송파주파수(FSC)를 입력받는다(단계 102). 이제 중앙처리부(27)는 데이타입력단계(단계 102)로부터 입력된 두 색차신호(R-Y, B-Y)데이타를 평형변조(Balance Modulation)하게 된다.

평형변조과정을 보면, 중앙처리부(27)는 제4(a)도에 도시된 2배의 반송파주파수(2FSC)데이타를 보수(complement)처리하고, 보수처리된 2배의 반송파주파수() 데이타를 적색차신호(R-Y)데이타에 곱한다. 즉, 중앙처리부(27)는 제4(b)도에 도시된 파형()의 하이(High; H)레벨구간동안 적색차신호(R-Y)의 데이타를 그대로 유지하고, 로우(Low; L)레벨구간동안 무시된 상태의 적색차신호(RY1)를 구한다(RY1=×(R-Y))(단계 103). 청색차신호(B-Y)데이타에 대해서는 제4(a)도에 도시된 2배의 반송파주파수(2FSC)데이타를 곱하여 그 파형(2FSC)의 하이(H) 레벨구간동안은 청색차신호(B-Y)의 데이타를 그대로 유지하고, 로우(L) 레벨구간동안은 무시된 상태의 청색차신호(BY1)를 구한다(BY1=2FSC×(B-Y))(단계 104). 이처럼 새롭게 구한 두 색차신호(RY1,BY1) 데이타를 합산하여 제4(c)도에 도시된 바와 같은 타이밍을 갖는 RB1 데이타를 구한다(RB1=RY1+BY1)(단계 105). 제4(c)도와 같은 RB1데이타에 제4(d)도에 도시된 ½분주기(23)에서 분주된 반송파주파수(FSC)데이타를 곱하여 그 파형(FSC)의 하이(H) 레벨구간동안 RB1 데이타를 그대로 유지하고, 로우(L) 레벨구간동안 RB1 데이타를 무시한 상태의 RB2데이타를 구한다(RB2=FSC×RB1)(단계 106). 중앙처리부(27)는 또한, 제4(d)도에 보여지는 바와 같은 분주된 반송파주파수(FSC)데이타를 제4(e)도에 보여지는 바와 같이, 상태반전시켜 RB1 데이타(제4(c)도에 도시된 파형)에 곱한다. 즉, 중앙처리부(27)는 제4(e)도에 도시된 파형()의 하이(H) 레벨구간 동안 RB1 데이타를 그대로 유지하고, 그 파형()의 로우(L) 레벨구간 동안 RB1 데이타를 무시한 상태의 RB3 데이타를 구한다(RB3=×RB1)(단계 107). 그런 다음, RB2 데이타에서 RB3 데이타를 감산하여 제4(f)도에 도시된 바와 같은 두 색차신호(R-Y,B-Y) 데이타의 평형변조된 데이타 RB4를 구한다(RB4=RB2-RB3)(단계 108). 이와 같은 단계들을 실행시켜 두 색차신호(R-Y,B-Y)데이타의 평형변조된 RB4 데이타(제4(f)도에 도시된 파형)를 구한 후에는 색동기신호인 버어스트(burst)신호를 생성하게 된다.

버어스트신호 생성과정을 보면, 중앙처리부(27)는 상태반전된 반송파주파수()데이타(제4(e)도에 도시된 파형)에 임의의 실수갑 k를 곱해서 상태반전된 반송파주파수()의 k배 만큼의 크기를 갖는 SC1을 만든다(SC1=k×)(단계 109). 여기서, k 값은 버어스트크기를 결정해 주기위한 값이다. 이렇게 버어스트크기를 결정한 후(단계 109), SC1에서 SC1의배만큼의 크기를 감산하여 SC1의 직류(DC)성분값을 0으로 만들고, 교류(AC)성분만 있는 SC2를 만든다(SC2=SC1-×SC1)(단계 110). 이렇게 구한 SC2는 단계 104에서 구한 BY1 데이타에 비해 위상이 현재 45°만큼 지연되어 있다. 이 SC2를 이용하여 버어스트를 만들기 위해서는 위상을 45°만큼 더 지연시켜 주어 BY1 데이타에 비해 위상이 90°만큼 지연되도록 해주어 제4(g)도에 도시된 바와 같은 SC3파형을 만들어 준다(단계 111). 이렇게 구한 SC3파형(제4(g)도에 도시됨)에 제4(h)도에 도시된 바와 같은 버어스트플래그펄스(BFP)를 곱해서 영상신호에 버어스트가 있어야 할 위치에 버어스트신호가 있도록 버어스트신호만을 취한 SC4(제4(i)도에 도시된 파형)를 구한다(SC4=BFP×SC3)(단계 112). 이와 같은 단계들을 실행시켜 버어스트신호 SC4(제4(i)도에 도시된 파형)를 구한 후에는 크로마신호(C)를 생성하게 된다.

크로마신호 생성과정을 보면, 중앙처리부(27)는 전술의 단계를 실행하여 구한 평형변조데이타 RB4(제4(f)도에 도시된 파형)에 버어스트신호 SC4(제4(i)도에 도시된 파형)를 더해서 색신호인 크로마신호(C)를 생성한다(C=RB4+SC4)(단계 113). 생성된 크로마신호(C)를 출력시킨 후(단계 114), 단계 101로 돌아가 과정을 반복수행한다.

상술한 바와 같이, 본 발명의 디지탈신호처리용 프로세서를 이용한 인코딩장치 및 방법은, 아날로그방식이나 ASIC 칩(chip)을 이용한 디지탈방식으로 인코딩하던 종래에 비해서 디지탈신호처리용 프로세서의 내부프로그램을 통해 인코딩을 실행함으로써 회로의 규모도 간단해지고, 전반적인 성능을 향상시킬 수 있는 효과를 갖는다.

Claims (6)

1. 영상신호를 처리함에 있어 세가지 색신호의 변조 및 합성을 위한 인코딩 장치에 있어서, 세가지 색신호중 두가지 색신호에서 휘도신호를 뺀 두 색차신호를 입력받는 입력단; 상기 입력단을 통해 입력되는 두 색차신호를 각각 디지탈데이타로 변환하여 출력하는 복수개의 A/D변환기; 입력되는 2배의 반송파주파수를 ½로 분주하고, 분주된 반송파주파수를 출력하기 위한 분주기; 및 상기 복수개의 A/D변환기와 분주기 사이에 연결되어 두 색차데이타를 소정의 클럭주파수에 동기시켜 저장하는 입력버퍼를 구비하며, 수평동기신호가 입력될 때마다 입력버퍼에 저장되어 있는 각각의 색차신호데이타를 읽어들이고, 상기 2배의 반송파주파수와 분주된 반송파주파수 및 버어스트플래그펄스를 입력받아 두 색차신호데이타를 평형변조하고, 버어스트신호를 생성하여 평형변조신호와 버어스트신호를 합성시킨 크로마신호를 생성하는 디지탈신호처리용 프로세서를 포함하는 디지탈신호처리용 프로세서를 이용하는 인코딩장치.
2. 제1항에 있어서, 상기 디지탈신호처리용 프로세서의 입력버퍼는 복수개의 라인메모리로 이루어진 것을 특징으로 하는 디지탈신호처리용 프로세서를 이용하는 인코딩장치.
3. 디지탈신호처리용 프로세서의 내부프로그램을 통해 인코딩기능을 실행시키기 위한 방법에 있어서, 복수개의 색차신호를 입력받아 각각 디지탈데이타로 변환하는 변환단계; 상기 색차신호데이타들을 소정의 클럭주파수에 맞추어 저장하는 저장단계; n배의 반송파주파수를 입력받아 1/n로 분주하기 위한 단계; 수평동기신호입력여부에 따라 상기 저장되어 있는 색차신호데이타를 읽어들이고, 상기 n배의 반송파주파수와 분주된 반송파주파수를 각각 입력받아 두 색차신호데이타의 평형변조프로그램을 실행하는 평형변조단계; 상기 평형변조프로그램이 실행된 후 버어스트신호생성프로그램을 실행하는 버어스트신호생성단계; 및 상기 평형변조프로그램과 상기 버어스트신호생성프로그램을 실행시켜 구한 평형변조데이타와 버어스트신호를 합산하여 크로마신호를 생성하는 단계를 포함하는 디지탈신호처리용 프로세서를 이용한 인코딩방법.
4. 제3항에 있어서, 상기 n은 2로, 반송파주파수는 3.579535MHz를 사용함을 특징으로 하는 디지탈신호처리용 프로세서를 이용한 인코딩방법.
5. 제3항 또는 제4항에 있어서, 상기 평형변조단계는 두 색차신호데이타중 제 1색차신호데이타에 상기 n배의 반송파주파수를 곱하고, 제 2색차신호데이타에 상기 n배의 반송파주파수를 보수처리한 후 곱하여 얻어지는 각각의 데이타를 합산하는 단계; 및 상기 합산된 데이타에 상기 분주된 반송파주파수를 곱하고, 그 합산된 데이타에 상기 분주된 반송파주파수의 상태를 반전시킨 후 곱하여 얻어지는 각각의 데이타를 감산하여 평형변조된 데이타를 산출하는 단계를 구비함을 특징으로 하는 디지탈신호처리용 프로세서를 이용한 인코딩방법.
6. 제5항에 있어서, 상기 버어스트신호생성단계는 상기 상태반전된 반송파주파수에 임의의 실수값을 곱하여 버어스트크기를 결정하는 단계; 상기 버어스트크기가 결정된 반송파주파수에서 직류(DC)성분값을 0으로 만들어 교류(AC)성분만을 갖게 하는 단계; 상기 교류성분만을 갖는 버어스트크기가 결정된 반송파주파수의 위상을 일정크기만큼 지연하여 상기 제 1색차신호데이타에 상기 n배의 반송파주파수를 곱하여 얻어진 데이타에 비해 위상이 90°만큼 지연되도록 하는 단계; 및 상기 위상지연된 반송파주파수에 입력되는 버어스트플래그펄스신호를 곱하여 버어스트신호를 취하는 단계를 구비함을 특징으로 하는 디지탈신호 처리용 프로세서를 이용한 인코딩방법.