[go: up one dir, main page]

KR0146530B1 - 단속제어회로를 구비한 반도체 메모리 장치와 제어방법 - Google Patents

단속제어회로를 구비한 반도체 메모리 장치와 제어방법

Info

Publication number
KR0146530B1
KR0146530B1 KR1019950013265A KR19950013265A KR0146530B1 KR 0146530 B1 KR0146530 B1 KR 0146530B1 KR 1019950013265 A KR1019950013265 A KR 1019950013265A KR 19950013265 A KR19950013265 A KR 19950013265A KR 0146530 B1 KR0146530 B1 KR 0146530B1
Authority
KR
South Korea
Prior art keywords
signal
output
data
sense amplifier
data line
Prior art date
Application number
KR1019950013265A
Other languages
English (en)
Other versions
KR960042374A (ko
Inventor
조호열
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950013265A priority Critical patent/KR0146530B1/ko
Priority to JP8129721A priority patent/JPH08335393A/ja
Priority to US08/655,200 priority patent/US5654936A/en
Publication of KR960042374A publication Critical patent/KR960042374A/ko
Application granted granted Critical
Publication of KR0146530B1 publication Critical patent/KR0146530B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 개재된 발명이 속하는 기술 분야 :
메모리 셀 어레이의 데이타를 효율적으로 출력하는 데이타선 단속 제어회로를 구비하는 반도체 메모리 장치.
2. 발명이 해결하려고 하는 기술적 과제 :
무효한 컬럼 어드레스 입력으로 인한 무효한 데이타 출력을 방지하여 안정된 데이타 출력 특성을 얻기 위하여 컬럼 어드레스 천이를 감지한 신호와 컬럼 어드레스 스트로우브 신호를 시간지연한 신호 ØCD 를 앤드게이트로 결합하여 입출력 센스증폭기와 데이타 출력버퍼사이의 데이타선 단속수단을 제어하는 데이타선 단속제어회로를 제공한다.
3. 발명의 해결방법의 요지 :
본 발명은 본발명에 따른 반도체 메모리 장치에 있어서, 독출된 데이타를 센싱, 증폭하여 데이타선에 전달하는 입출력 센스증폭기와, 컬럼 어드레스 천이를 감지하여 감지신호를 발생하는 어드레스 천이 감지기와, 상기 입출력 센스증폭기를 통하여 증폭된 데이타를 선택하여 전송하는 데이타선 단속수단과, 컬럼 어드레스 스트로우브 신호를 시간지연시키는 제1지연회로와, 상기를 시간지연시키는 제2지연회로와, 상기 제1지연회로의 출력신호와 상기 제2지연회로의 출력신호를 논리게이트로 논리조합하여 출력된 신호가 상기 데이타선 단속수단을 게이팅하는 데이타선 단속제어회로를 구비함을 특징으로 하는 반도체 메모리 장치를 포함한다.
4. 발명의 중요한 용도 :
본 발명에 따른 단속제어회로의 구성과 제어방법은 반도체 메모리 장치에 적합하게 사용된다.

Description

단속제어회로를 구비한 반도체 메모리 장치와 제어방법
제1도는 종래기술에 의한 데이타선 단속제어회로의 구성과 제어방법을 보여주는 블럭도
제2도는 제1도에 따른 동작 타이밍도
제3도는 본 발명에 따른 데이타선 단속제어회로의 구성과 제어방법을 보여주는 블럭도
제4도는 제3도에 따른 동작 타이밍도
본 발명은 반도체 메모리 장치에 관한 것으로 특히, 하이퍼 페이지 모드에서 메모리 셀로부터 독출된 데이타를 센싱회로를 통하여 데이타 출력버퍼에 전달함에 있어 안정된 데이타 출력과 무효한 어드레스에 의한 데이타 출력방지를 위한 데이타선 단속제어회로의 구성과 제어방법에 관한 것이다.
최근, 동작 주파스가 100MHz 이상인 마이크로 프로세스의 고속화, 고기능화가 가속되고 있다. 이러한 추세에 따라 반도체 메모리 장치 칩의 고속화가 요구되고 있다. 현재 고속 페이지 모드 기능으로 고속화에 대응하고 있지만 한계가 있다. 그래서, 고속 페이지 모드와 같은 기능이지만 보다 개선된 밴드위스(bandwidth)를 제공하는 하이퍼 페이지 모드 기능의 메모리가 출현하게 되었다.
하이퍼 페이지 모드의 동작설명은 삼성의 데이타북의 Extended Data Out DRAM 에 상세하게 제시되어 있다. 하이퍼 페이지 모드는 통상 이 기술 분야에서 EDO(Extended Data Output)모드로 명명되기도 하지만 본 발명에서는 하이퍼 페이지 모드로 통칭하여 설명한다. 하이퍼 페이지 모드의 기능을 고속 페이지 모드와 비교하여 설명하면 다음과 같다. 하이퍼 페이지 모드에서는 컬럼 어드레스 스트로우브 신호가 비활성화되어도 출력데이타가 하이 임피던스(High impedance)로 변하지 않고 이전 싸이클의 컬럼 어드레스에 의한 출력 데이타가 그 상태값을 유지하며서 다음 싸이클의 컬럼 어드레스를 스트로우브 하게 된다. 그 다음에 컬럼 어드레스 스트로우브 신호가 활성화(enabel)되면 일정시간 지연후에 새로운 컬럼 어드레스에 의한 데이타가 출력된다. 이때 무효(invalid)한 컬럼 어드레스의 입력으로 인하여 무효한 데이타가 유효(valid)한 데이타보다 앞선 시점에서 출력되는 경우가 발생할 수 있다. 이것은 고속화에 대응하는 하이퍼 페이지 모드 기능 칩의 출력 특성을 저하시킨다.
제1도는 종래 기술에 의한 데이타선 단속제어회로의 구성과 제어방법을 보여주는 블럭도이다. 상기 제1도를 참조하면, 상기 제1도의 구성은 행(row)과 열(column)을 선택하기 위한 각각의 디코더(decoder)를 구비하는 메모리에서, 컬럼 어드레스 신호의 천이(transition)를 감지하는 어드레스 천이 감지기와 메모리 셀 어레이에 저장된 데이타가 로우(row)디코더에 의해 지정되고, 지정되 데이타를 센싱, 증폭하여 출력하는 비트라인 센스증폭기와, 상기 출력된 신호가 드레인으로 입력되는 다수의 모오스 트랜지스터로 이루어진 컬럼 선택 게이트(25)와, 상기 컬럼 선택 게이트(25)의 다수의 모오스 트랜지스터중 특정의 모오스트랜지스터를 지정, 게이팅하여 입출력 신호가 선택되도록 하는 컬럼 디코더와, 상기 컬럼 선택 게이트(25)에서 선택된 상기 입출력 신호를 센싱하여 증폭하는 입출력 센스증폭기와, 컬럼 어드레스 스트로우브 신호를 받아 시간지연시켜 데이타선 단속회로(10)를 제어하는 제1지연회로와, 상기 입출력 센스증폭기에서 증폭된 신호를 단속하여 데이타 출력버퍼로 보내는 데이타선 단속수단(10)과, 상기 제1지연회로에서 시간지연된신호(ØCD)와 상기 입출력 센스증폭기에서 증폭된 신호로써 단속되는 데이타선 단속수단(10)을 경유하여 출력되는 신호를 래치(latch)하는 인버터 체인으로 구성된 래치수단(20)과, 상기 래치된 신호를 버퍼링하는 데이타 출력버퍼로 구성되어 있다.
상기 제1도에 도시된 데이타선 단속제어방법은 삼성전자 주식회사의 제품인 4메가 바이트 와이드(wide)디램(DRAM)에 채용된 기술이다. 상기 제1도의 구성상의 특징은 상기 데이타선 단속수단(10)을 제어하는 신호(ØCD)가 컬럼 어드레스 스트로우브 신호의 제1지연수단에 의해 발생되는 것이다.
제2도는 종래기술에 의한 데이타선 단속제어회로의 제어방법에 따른 동작 타이밍도이다. 또한 종래의 하이퍼 페이지 모드의 데이타선 단속제어회로의 동작 타이밍도이다. 상기 제1도의 동작 특성을 제2도를 통하여 설명하면 다음과 같다. 전술한 바와 같이 상기 하이퍼 페이지 모드는 상기 컬럼 어드레스 스트로우브 신호가 비활성화되어도 이전 리드(read) 싸이클에 의해 출력된 데이타가 하이 임피던스로 변하지 않고 그 값을 계속 유지하게 된다. 상기 컬럼 어드레스 스트로우브 신호가 하이(High) 상태인 비활성화 구간에서 상기 ØCD는 로우(Low) 상태에 있다. 그래서 데이타선 단속수단(10)은 비도통(turn off) 상태가 되고 이전 싸이클의 데이타가 래치수단(20)을 통하여 래치 되면서 출력 상태가 지속된다. 이것은 상기 컬럼 어드레스 스트로우브 신호가 비활성화 되어도 데이타 출력버퍼가 계속 활성화됨으로써 구현되는 하이퍼 페이지 모드의 특징적인 기술이다.
한편, 외부의 컬럼 어드레스 신호(ADD)가 천이할 때 어드레스 천이 감지기(Address Transition Detecotr, ATD)가 이 상태 변화를 감지하여 일정 시간폭을 가지는 펄스를 발생시킨다. 상기 어드레스 천이 감지기(ATD)가 감지한 어드레스 천이 신호를 이용하여 데이타 출력을 제어하는 기술은 일본국의 도시바(Toshiba)사에 특허 공개된 특허 등록 번호 4,858,197 에 개시된 기술이 있다. 상기 제1도에 도시된 상기 어드레스 천이 감지기(ATD)는 상기에 언급한 기술에 개시된 내용의 기능만을 간력하게 나타내고 있다. 상기 제2도에 도시된 상기 어드레스 천이 신호는 외부의 컬럼 어드레스 천이시 발생하는 일정 시간폭의 네가티브(negative)펄스다. 상기 제2도에 도시된 바와 같이 유효(valid)한 컬럼 어드레스 j의 입력과 함께 일정 시간 뒤 자동펄스(auto pulse)를 발생한다. 이러한 경우에 있어서 상기에 의해 결정되는 컬럼 어드레스 래치 신호(ØYAL)가 로우(Low)인 구간에만 외부에서 인가된 컬럼 어드레스가 칩 내부로 입력된다. 따라서 상기 ØYAL이 하이 (High)인 구간에 외부에 인가되는 어드레스는 칩 내부로 입력되지 않을 뿐만 아니라 이 어드레스로 인한 상기또한 발생되지 않는 것은 자명한 사실이다. 상기가 하이 상태에서 데이타가 메모리 셀 어레이(Array)에서 비트라인 센스증폭기를 통과하여 입출력 신호로써 바뀌어 입출력 센스증폭기에 의해 증폭되어 데이타선에 전달된다. 그 다음에 유효(valid)한 상기 컬럼 어드레스 j가 입력되면 상기는 로우(Low)상태로 변하여 일정 구간의 네가티브 펄스폭을 가지게 되다. 그리고 그러한 펄스 구간동안 동작중인 상기 입출력 센스증폭기를 비활성화시킨다. 이때 상기 데이타선 단속수단(10)은 상기 ØCD가 로우상태로 공급되어서 비도통 상태가 되므로 상기 데이타선과 데이타 출력버퍼는 전기적으로 격리(isolate) 되어 있다. 상기 ØCD는 상기가 다시 하이상태로 변한 뒤 일정시간(3-5ns)동안 로우상태로 유지해야 함을 특히 유의해야 한다. 이것은 상기 입출력 센스증폭기가 데이타를 증폭하는 데 걸리는 시간이 3-5ns가 소요되기 때문이다. 상기는 다시 하이상태로 공급되면서 유효한 상기 컬럼 어드레스 j를 디코딩한 신호와 결합하여 상기 입출력 센스증폭기를 다시 활성화시킨다. 즉, 상기 컬럼 어드레스 j에 의해 선택된 메모리 셀의 데이타를 증폭하게 된다. 그리고 나서 데이타선 단속수단(10)을 제어하는 신호이면서 상기 컬럼 어드레스 스트로우브 신호의 지연신호인 ØCD가 하이상태로 공급되어 상기 입출력 센스증폭기에서 증폭된 데이타가 상기 데이타선 단속수단(10)을 거쳐 상기 데이타 출력버퍼로 전달됨으로써 새로운 데이타가 출력된다.
그러나, 유효한 상기 컬럼 어드레스 j의 입력이 전술한 시점보다 늦게 되는 경우 예를들면, 유효한 어드레스 셋업 타입(setup time)이 늦은 경우 무효한 컬럼 어드레스 i에 의한 데이타가 상기 ØCD가 하이인 구간에서 상기 입출력 센스증폭기를 거쳐 데이타선에 전달되게 된다. 이는 무효한 컬럼 어드레스 i에 의한 데이타가 상기 데이타 출력버퍼를 통하여 데이타 출력단으로 출력되는 문제점을 초래하게 된다. 상기 제2도의 동작 타이밍도에서 Q구간 동안 상기 무효한 컬럼 어드레스 i에 의한 데이타가 출력됨을 알 수 있다. 전술한 바와 같이 상기 무효한 컬럼 어드레스 i에 의한 데이타가 순간적으로 출력되는 것은 상기가 로우상태에서 하이상태로 변하는 시점이 상기 ØCD보다 뒤진 시점에서 발생하는 데서 기인한다. 따라서, 상기 무효한 컬럼 어드레스 i에 의한 데이타가 상기 데이타 출력버퍼를 통하여 데이타 출력단으로 출력되는 문제점을 초래하게 된다.
따라서, 본 발명의 목적은 반도체 메모리 장치에 있어서, 특히, 하이퍼 페이지 모드 동작시 데이타선 단속수단을 제어하여 안정된 데이타 출력 특성을 가지게 하는 데이타선 단속제어회로를 구비한 반도체 메모리 장치를 제공함에 있다.
본 발명의 다른 목적은 반도체 메모리 장치에 있어서 특히, 무효한 어드레스 입력에 의한 데이타 출력 특성 저하를 방지하는 데이타선 단속제어회로를 구비한 반도체 메모리 장치의 제어방법을 제공함에 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명은
메모리 어레이 셀과 상기 메모리 어레이 셀의 행을 지정하는 로우 디코더와 열을 지정하는 컬럼 디코더와 비트라인의 신호를 센싱하여 증폭하는 비트라인 센스증폭기와 상기 비트라인 센스증폭기의 출력신호가 상기 컬럼 디코더의 출력신호로서 게이팅된 모오스트랜지스터를 경유하여 입출력라인에 선택적으로 인가되는 컬럼 선택 게이트수단을 구비한 반도체 메모리 장치에 있어서,
독출된 데이타를 센싱, 증폭하여 데이타선에 전달하는 입출력 센스증폭기와, 컬럼 어드레스 천이를 감지하여 감지신호를 발생하는 어드레스 천이 감지기와, 상기 입출력 센스증폭기를 통하여 증폭된 데이타를 선택하여 전송하는 데이타선 단속수단과, 컬럼 어드레스 스트로우브 신호를 시간지연시키는 제1지연회로와, 상기를 시간지연시키는 제2지연회로와, 상기 제1지연회로의 출력신호와 상기 제2지연회로의 출력신호를 논리게이트로 논리조합하여 출력된 신호가 상기 데이타선 단속수단을 게이팅하는 데이타선 단속제어회로를 구비한 반도체 메모리 장치를 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
제3도는 본 발명에 따른 데이타선 단속제어회로의 구성과 제어방법을 보여주는 블럭도이다. 그리고 상기 제3도의 동작에 대한 이해를 돕기 위하여 동작 타이밍도를 제4도에 도시하였다. 상기 제3도의 구성은 상기 제1도와 구성이 동일하고 어드레스 천이 감지기의 감지신호를 공급받아 시간지연하는 제2지연회로와, 컬럼 어드레스 스트로우브 신호를 공급받아 시간지연하는 제1지연회로와, 상기 제1지연회로와 제2지연회로에서 공급된 각각의 신호들 예를 들면 각각 ØCD,를 입력신호로 받아 논리곱으로 조합하여 데이타선 단속수단(10)을 제어하는 신호 ØCDD를 출력하는 낸드게이트(30)로 구성된 데이타선 단속제어회로가 부가되어 있다. 상기 제3도의 구성에 따른 동작 특성을 상기 제4도의 동작 타이밍도를 참조하여 살펴보면 다음과 같다. 상기 메모리 셀로부터 독출된 데이타가 상기 입출력 센스증폭기와 상기 데이타선 단속수단(10)을 거쳐 상기 데이타 출력버퍼까지 전달되는 경로는 상기 제1도의 동작 설명과 동일하다. 상기 제4도에서 상기 컬럼 어드레스 스트로우브 신호가 비활성화된 구간동안 유효(valid)한 컬럼 어드레스에 선행된 무효(invalid)한 컬럼 어드레스가 개입되는 타이밍이 생긴다. 상기 유효(valid)한 컬럼 어드레스 j의 입력에 의해 상기 어드레스 천이 감지기는 어드레스 천이를 감지하여 네가티브 펄스 신호인 상기를 발생한다. 상기는 상기 제2지연회로를 경유하여 동위상의 시간지연된 신호 상기를 발생한다. 한편, 상기가 로우상태에서 하이상태로 천이한 후 일정시간 뒤 상기 ØCD는 하이상태가 된다. 상기 ØCD와는 상기 앤드게이트(30)의 두입력신호로 입력되며 상기 앤드게이트(30)에서 논리곱으로 논리조합되어 제4도에서 도시한 바와 같은 신호 상기 ØCDD를 발생한다. 상기 ØCDD는 상기가 로우상태에서 하이상태로 천이한 다음 상기에 의하여 하이상태로 된다. 따라서 상기 ØCDD가 데이타선 단속수단(10)내의 모오스 트랜지스터의 게이트를 제어함으로써 유효한 컬럼 어드레스 j에 의한 상기 데이타선의 데이타가 상기 데이타 출력버퍼로 전달되는 시점이 제2도에 나타난 동작 타이밍도와 비교할 때 지연되어 있음을 알 수 있다. 즉, 상기 제2도에 나타난 무효한 데이타 출력구간인 Q 구간이 제거된다. 따라서 무효한 데이타에 의한 출력이 방지되어 안정된 데이타 출력 특성을 얻는 효과를 가지게 된다. 이러한 본 발명의 동작에 있어서 상기 ØCDD를 하이상태로 천이되게하는 상기를 발생시키는 상기 제2지연회로의 시간지연은 상기 입출력 센스증폭기가 데이타를 증폭하는 데 소요되는 시간(3-5ns)을 고려한 것이다.
상기 제3도에 도시된 본 발명에 의한 데이타선 단속제어회로의 구성과 제어방법은 본 발명의 기술적 사상을 실현한 최적의 실시예지만 상기 데이타선 단속제어회로의 그 구성에 있어서 다르게 실시할 수 있을 것이다.

Claims (4)

  1. 메모리 어레이 셀과 상기 메모리 어레이 셀의 행을 지정하는 로우 디코더와 열을 지정하는 컬럼 디코더와 비트라인의 신호를 센싱하여 증폭하는 비트라인 센스증폭기와 상기 비트라인 센스증폭기의 출력신호가 상기 컬럼 디코더의 출력신호로서 게이팅된 모오스트랜지스터를 경유하여 입출력라인에 선택적으로 인가되는 컬럼 선택 게이트수단을 구비한 반도체 메모리 장치에 있어서, 독출된 데이타를 센싱, 증폭하여 데이타선에 전달하는 입출력 센스증폭기와, 컬럼 어드레스 천이를 감지하여 감지신호를 발생하는 어드레스 천이 감지기와, 상기 입출력 센스증폭기를 통하여 증폭된 데이타를 선택하여 전송하는 데이타선 단속수단과, 컬럼 어드레스 스트로우브 신호를 시간지연시키는 제1지연회로와, 상기를 시간지연시키는 제2지연회로와, 상기 제1지연회로의 출력신호와 상기 제2지연회로의 출력신호를 논리게이트로 논리조합하여 출력된 신호가 상기 데이타선 단속수단을 게이팅하는 데이타선 단속제어회로를 구비함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 논리게이트는 앤드게이트임을 특징으로 하는 반도체 메모리 장치.
  3. 메모리 어레이 셀과 상기 메모리 어레이 셀의 행을 지정하는 로우 디코더와 열을 지정하는 컬럼 디코더와 비트라인의 신호를 센싱하여 증폭하는 비트라인 센스증폭기와 상기 비트라인 센스증폭기의 출력신호가 상기 컬럼 디코더의 출력신호로서 게이팅된 모오스트랜지스터를 경유하여 입출력라인에 선택적으로 인가되는 컬럼 선택 게이트수단을 구비한 반도체 메모리 장치의 데이타선 단속제어방법에 있어서, 어드레스 천이 감지기가 컬럼 어드레스 천이를 감지하여 감지신호를 발생하는 과정과, 독출된 데이타를 상기 감지신호에 적응하여 입출력 센스증폭기가 센싱, 증폭하는 과정과, 상기 입출력 센스증폭기에 의해 센싱, 증폭된 데이타를 데이타선 단속수단이 선택하여 데이타 출력단으로 출력하는 과정과, 제1지연회로가 컬럼 어드레스 스트로우브 신호를 시간지연시키는 과정과, 제2지연회로가 상기를 시간지연시키는 과정과, 상기 제1지연회로에서 시간지연된 출력신호 ØCD와를 논리게이트로 이루어진 데이타선 단속제어회로에서 논리조합하여 상기 데이타선 단속회로도 출력하는 과정과, 논리조합된 신호가 상기 데이타선 단속회로를 게이팅하여 제어하는 과정을 특징으로 하는 반도체 메모리 장치의 단속제어방법.
  4. 제3항에 있어서, 상기 논리게이트의 논리조합이 논리곱임을 특징으로 하는 반도체 메모리 장치의 단속제어방법.
KR1019950013265A 1995-05-25 1995-05-25 단속제어회로를 구비한 반도체 메모리 장치와 제어방법 KR0146530B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950013265A KR0146530B1 (ko) 1995-05-25 1995-05-25 단속제어회로를 구비한 반도체 메모리 장치와 제어방법
JP8129721A JPH08335393A (ja) 1995-05-25 1996-05-24 半導体メモリ装置の出力制御方法とその回路
US08/655,200 US5654936A (en) 1995-05-25 1996-05-28 Control circuit and method for controlling a data line switching circuit in a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013265A KR0146530B1 (ko) 1995-05-25 1995-05-25 단속제어회로를 구비한 반도체 메모리 장치와 제어방법

Publications (2)

Publication Number Publication Date
KR960042374A KR960042374A (ko) 1996-12-21
KR0146530B1 true KR0146530B1 (ko) 1998-09-15

Family

ID=19415397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013265A KR0146530B1 (ko) 1995-05-25 1995-05-25 단속제어회로를 구비한 반도체 메모리 장치와 제어방법

Country Status (3)

Country Link
US (1) US5654936A (ko)
JP (1) JPH08335393A (ko)
KR (1) KR0146530B1 (ko)

Families Citing this family (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711648B1 (en) * 1997-03-28 2004-03-23 Siemens Aktiengesellschaft Kabushiki Kaisha Toshiba Methods and apparatus for increasing data bandwidth in a dynamic memory device by generating a delayed address transition detection signal in response to a column address strobe signal
US5825715A (en) * 1997-05-13 1998-10-20 Cypress Semiconductor Corp. Method and apparatus for preventing write operations in a memory device
AU9604598A (en) 1997-10-10 1999-05-03 Rambus Incorporated Apparatus and method for device timing compensation
KR100533388B1 (ko) * 1998-09-22 2006-01-27 매그나칩 반도체 유한회사 Dram 칼럼 디코더
KR100382734B1 (ko) * 2001-02-26 2003-05-09 삼성전자주식회사 전류소모가 작고 ｄｃ전류가 작은 반도체 메모리장치의입출력라인 감지증폭기
KR100721021B1 (ko) * 2006-02-15 2007-05-23 삼성전자주식회사 반도체 메모리 장치의 버스트 리드 회로 및 버스트 데이터출력 방법
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9153305B2 (en) 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US10074407B2 (en) 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
WO2016126474A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for parallel writing to multiple memory device locations
CN107408404B (zh) 2015-02-06 2021-02-12 美光科技公司 用于存储器装置的设备及方法以作为程序指令的存储
US10522212B2 (en) 2015-03-10 2019-12-31 Micron Technology, Inc. Apparatuses and methods for shift decisions
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
US10365851B2 (en) 2015-03-12 2019-07-30 Micron Technology, Inc. Apparatuses and methods for data movement
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
CN207637499U (zh) 2016-11-08 2018-07-20 美光科技公司 用于形成在存储器单元阵列上方的计算组件的设备
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US12118056B2 (en) 2019-05-03 2024-10-15 Micron Technology, Inc. Methods and apparatus for performing matrix transformations within a memory array
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0438793A (ja) * 1990-06-04 1992-02-07 Toshiba Corp データ転送制御回路およびこれを用いたダイナミック型半導体記憶装置
EP0541060A3 (en) * 1991-11-05 1994-05-18 Fujitsu Ltd Dynamic random access memory having an improved operational stability
KR950004854B1 (ko) * 1992-10-08 1995-05-15 삼성전자 주식회사 반도체 메모리 장치
JPH07192470A (ja) * 1993-03-08 1995-07-28 Nec Ic Microcomput Syst Ltd 半導体メモリの出力回路
KR940026946A (ko) * 1993-05-12 1994-12-10 김광호 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로

Also Published As

Publication number Publication date
US5654936A (en) 1997-08-05
JPH08335393A (ja) 1996-12-17
KR960042374A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
KR0146530B1 (ko) 단속제어회로를 구비한 반도체 메모리 장치와 제어방법
US6859414B2 (en) Data input device in semiconductor memory device
US6229759B1 (en) Semiconductor memory burst length count determination method
US20040105317A1 (en) Slew rate controlling method and system for output data
US6380784B1 (en) Circuit for generating sense amplifier control signal for semiconductor memory
EP1366495B1 (en) High speed signal path and method
US5835790A (en) Apparatus for data transfer capable of pipeline processing by cascading processing circuits without relying on external clock with an output circuit relying on external clock
US6778448B2 (en) Semiconductor memory and output signal control method and circuit in semiconductor memory
JP3263658B2 (ja) アドレス遷移検出回路
US6226222B1 (en) Synchronous semiconductor memory device having a function for controlling sense amplifiers
KR100506048B1 (ko) 동기식 반도체 기억소자의 버퍼
US5323359A (en) Semiconductor memory device
KR950003401B1 (ko) 컬럼 어드레스 래치신호 발생장치
JP3588521B2 (ja) 半導体集積回路
KR100481827B1 (ko) 데이터입/출력버퍼회로를제어하기위한회로들을갖는반도체메모리장치
US6542415B2 (en) Kickb signal generator
JPH09128333A (ja) 半導体集積回路
KR0176117B1 (ko) 불휘발성 반도체 메모리 장치
KR100238863B1 (ko) 데이타 출력버퍼의 제어회로
JP3625240B2 (ja) 半導体記憶装置
KR0164356B1 (ko) 반도체 메모리장치의 스위칭 제어회로 및 데이타 전송방법
KR100533388B1 (ko) Dram 칼럼 디코더
KR950008456B1 (ko) 반도체 메모리 소자의 데이타 출력 버퍼 인에이블 신호 발생기
KR20010008981A (ko) 센스 앰프
US6356981B1 (en) Method and apparatus for preserving data coherency in a double data rate SRAM

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950525

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950525

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980430

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980512

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980512

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010409

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020410

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030407

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040329

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050407

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060502

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070418

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080502

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090415

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100429

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20110429

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20120430

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20130430

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150409