[go: up one dir, main page]

KR0146246B1 - 반도체 소자 콘택 제조방법 - Google Patents

반도체 소자 콘택 제조방법

Info

Publication number
KR0146246B1
KR0146246B1 KR1019940024221A KR19940024221A KR0146246B1 KR 0146246 B1 KR0146246 B1 KR 0146246B1 KR 1019940024221 A KR1019940024221 A KR 1019940024221A KR 19940024221 A KR19940024221 A KR 19940024221A KR 0146246 B1 KR0146246 B1 KR 0146246B1
Authority
KR
South Korea
Prior art keywords
film
insulating
forming
contact
etching
Prior art date
Application number
KR1019940024221A
Other languages
English (en)
Other versions
KR960012325A (ko
Inventor
박찬광
고요환
황성민
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940024221A priority Critical patent/KR0146246B1/ko
Priority to US08/533,543 priority patent/US5663100A/en
Priority to JP7247772A priority patent/JP2708729B2/ja
Priority to CN95116843A priority patent/CN1049299C/zh
Priority to GB9519623A priority patent/GB2293491B/en
Priority to DE19535779A priority patent/DE19535779B4/de
Publication of KR960012325A publication Critical patent/KR960012325A/ko
Application granted granted Critical
Publication of KR0146246B1 publication Critical patent/KR0146246B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 콘택 제조방법에 관한 것으로, 고리형태의 패드를 콘택지역에 형성하고, 이것을 식각장벽막으로 이용하여 미세한 콘택홀을 제조함으로써 고집적 반도체소자를 용이하게 제조할수 있도록 하는 것이다. 그로인하여 미세 콘택을 형성하기 위한 콘택홀 형성시 이웃하는 전도체와의 절연을 유지하면서 공정마진을 확대할수 가 있다.

Description

반도체 소자 콘택 제조방법
제1도 내지 제5도는 본 발명의 제1실시예에 의해 반도체소자의 콘택홀을 제조하는 단계를 도시한 단면도.
제6도 내지 제10도는 본 발명의 제2실시예에 의해 반도체소자의 콘택홀을 제조하는 단계를 도시한 단면도.
제11도 내지 제13도는 본 발명의 제3실시예에 의해 반도체소자의 콘택홀을 제조하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 워드라인
3 : 제1절연막 4 : 제2절연막
5 : 제3절연막 6, 16 : 제1콘택마스크
7 : 다결정실리콘막 8 : 제4절연막
9, 17 : 제2콘택마스크 10 : 패드
11 : 제1다결정실리콘막 12 : 제2다결정실리콘막
13 : 소오스 또는 드레인 접합 20 : 콘택홀
본 발명은 반도체 소자 콘택 제조방법에 관한 것으로, 특히 미세한 크기의 동공을 중앙부에 가지는 실린더 형상의 패드를 콘택지역에 형성하고, 이것을 식각장벽막으로 이용하여 미세 콘택홀을 제조함으로써 고집적 반도체소자를 용이하게 제조할수 있도록 하는 콘택 제조방법에 관한것이다.
일반적으로 반도체소자는 집적도가 증가함에 따라 단위셀을 구성하는 면적이 감소하므로 전도체와 전도체간의 간격이 좁아지고, 하부전도체에 상부전도체를 접속하는 콘택의 크기도 작아진다.
그로인하여, 상부전도체를 간격이 좁은 중간전도체와 절연을 유지하면서 하부전도체 예를들어 실리콘기판에 콘택을 형성할수 있는 기술이 필요로 하게 되었다.
따라서, 본 발명은 상부전도체를 간격이 좁은 중간전도체와 절연을 유지하면서 하부전도체에 접속하는 반도체소자의 콘택 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체 소자 제조방법에 있어서, 반도체 기판 상부에 기판과는 절연되는 전도체를 일정간격 이격시켜 다수개 형성하는 단계와, 전체구조 상부에 제1절연막을 이용하여 평탄화 시킨다음, 그 상부에 제2절연막과 제3절연막을 적층하는 단계와, 상기 제3절연막 상부에 콘택지역에 감광막이 남아있는 제1콘택마스크를 형성하는 단계와, 이방성식각방법으로 노출된 지역의 제3절연막과 제2절연막을 식각하여 패턴을 형성한다음, 제2절연막만 선택적으로 등방성식각하여 폭이 좁은 제2절연막패턴을 형성하는 단계와, 상기 제1콘택마스크를 제거한다음, 상기 패턴 측벽에 고리형태의 패드를 형성하는 단계와, 전체구조상부에 제4절연막을 형성하고, 그 상부에 콘택지역에 감광막이 제거된 제2콘택마스크를 형성하는 단계와, 콘택지역의 제4절연막, 제3절연막을 식각하고, 상기 고리 형태의 패드를 식각장벽막으로 이용하여 콘택지역의 제2절연막과 그 하부에 있는 제1절연막을 이방성식각하여 미세한 크기의 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 또다른 발명은, 반도체 소자 제조방법에 있어서, 반도체 기판 상부에 기판과는 절연되는 전도체를 일정간격 이격시켜 다수개 형성하는 단계와, 전체구조 상부에 제1절연막을 이용하여 평탄화 시킨다음, 그 상부에 제1식각장벽막, 제2절연막과 제3절연막을 적층하는 단계와, 상기 제3절연막 상부에 콘택지역에 감광막이 남아있는 제1콘택마스크를 형성하는 단계와, 이방성식각방법으로 노출된 지역의 제3절연막과 제2절연막을 식각하여 패턴을 형성한다음, 제2절연막만 선택적으로 등방성식각하여 폭이 좁은 제2절연막패턴을 형성하는 단계와, 상기 제1콘택마스크를 제거한다음, 전체구조 상부에 제2식각장벽막을 증착한다음, 제2식각장벽막을 이방성식각 식각하여 패턴 측벽에 제2식각장벽 스페이서를 형성하는 단계와, 남아있는 제3절연막과 제2절연막을 제거한다음, 제2식각장벽 스페이서와 제1식각장벽막을 이방성식각하여 고리형태의 식각장벽 패드를 형성하는 단계와, 전체구조상부에 제4절연막을 형성하고, 그 상부에 콘택지역에 감광막이 제거된 제2콘택마스크를 형성하는 단계와, 콘택지역의 제4절연막, 제3절연막을 식각하고, 상기 식각장벽패드를 이용하여 콘택지역의 제2절연막과 그 하부에 있는 제1절연막을 이방성식각하여 미세한 크기의 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 반도체 소자 제조방법에 있어서, 반도체 기판 상부에 기판과는 절연되는 전도체를 일정간격 이격시켜 다수개 형성하는 단계와, 전체구조 상부에 제1절연막을 이용하여 평탄화 시킨다음, 그 상부에 제2절연막과 제3절연막을 적층하는 단계와, 상기 제3절연막 상부에 콘택지역에 감광막이 제거된 제1콘택마스크를 형성하는 단계와, 이방성식각방법으로 노출된 지역의 제3절연막과 제2절연막을 식각하여 홈을 형성한다음, 제2절연막만 선택적으로 등방성식각하여 홈이 더 넓어지도록 형성하는 단계와, 상기 제1콘택마스크를 제거한다음, 상기 홈 측벽에 고리형태의 패드를 형성하는 단계와, 전체구조상부에 제4절연막을 형성하고, 그 상부에 콘택지역에 감광막이 제거된 제2콘택마스크를 형성하는 단계와, 콘택지역의 제4절연막, 제3절연막을 식각하고, 상기 고리 형태의 패드를 식각장벽막으로 이용하여 콘택지역의 제2절연막과 그 하부에 있는 제1절연막을 이방성식각하여 미세한 크기의 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
제1도 내지 제5도는 본 발명의 제1실시예를 도시한 단면도로서, DRAM셀의 워드라인과 워드라인 사이에 비트라인이나 저장전극을 반도체기판에 콘택하는 기술에 적용한 것이다.
제1도는 반도체기판(1) 상부에 게이트산화막(2A)과 게이트전극으로 사용되는 워드라인(2)을 다결정실리콘막을 이용하여 일정간격 이격시켜 다수개 형성하고, 워드라인(2) 사이의 반도체기판(1)에 기판과 다른 도전형의 불순물을 주입하여 소오스 또는 드레인 접합(13)을 형성한다. 그리고 전체구조 상부에 제1절연막(3)을 이용하여 평탄화 시킨다음, 그 상부에 제2절연막(4)과 제3절연막(5)을 적층한다. 이때 제2절연막(4)은 제1 및 제3절연막(3,5)과는 식각선택비차가 큰 물질을 사용한다. 그리고 상기 제3절연막(5) 상부에 콘택지역에 감광막이 남아있는 제1콘택마스크(6)를 형성한 단면도이다. 여기서 워드라인(2)간의 간격은 A로, 제1콘택마스크(6)의 크기는 B로 표기하며 A와 B는 각각 리소그라피 기술의 최초 패턴사이즈로 형성할 수도 있다.
제2도는 이방성식각 방법으로 상기 제1콘택마스크(6)에 의해 노출되어있는 제3절연막(5)과 제2절연막(4)을 식각하여 패턴을 형성한다음, 상기 제1, 제2, 제3절연막 사이의 식각비 차이를 이용하여 제2절연막(4)만 선택적으로 등방성식각하여 M 크기 만큼 가로방향으로 식각하여 제3절연막(5) 패턴의 하부로 언더컷이 지도록한 단면도이다. 이때 남은 제2절연막(4) 패턴의 폭은 B-2M이 된다.
제3도는 제2도의 제1콘택마스크(6)를 제거한다음, 전체적으로 다결정실리콘막(7)을 증착한 단면도로서, 여기서, 다결정실리콘막(7) 대신에 제1, 제2, 제3절연막(3,4,5)과 식각선택비차가 있는 물질, 예를들어 질화막으로 형성해도 된다. 이때 형성되는 다결정실리콘막(7)은 제2절연막(4) 패턴의 측벽에 형성된 요홈에도 완전히 채워지도록 한다.
제4도는 상기 다결정실리콘막(7)을 전면 이방성식각하여 최종적으로 고리의 가장자리가 돌출된 실린더 형태의 다결정실리콘 패드(10)를 형성하고, 전체구조 상부에 제4절연막(8)을 형성한 단면도로서, 상기 다결정 실리콘 패드(10)의 돌출부의폭은 N이다.
제5도는 상기 제4절연막(8) 상부에 콘택적으로 예정된 부분의 감광막이 제거된 제2콘택마스크(9)를 형성한 다음, 콘택지역의 제4절연막(8)을 제거하고, 노출되는 제3절연막(5)을 식각한 후, 상기 고리형태의 다결정실리콘 패드(10)를 식각장벽막으로 이용하여 콘택지역의 제2절연막(4)과 그 하부에 있는 제1절연막(3)을 이방성식각하여 반도체기판(1)이 노출된 콘택홀(20)을 형성한 단면도이다. 여기서, 고리형태의 다결정실리콘 패드(10)의 폭(Q)은 제1콘택마스크의 크기 B 보다 2N 만큼 커진 B+2N이 되며, 콘택홀(20)의 내경(P)은 B-2M이 되므로 워드라인(2)과 콘택홀(20)사이에는 R(R=(A-B+2M)/2) 만큼의 공정마진이 생기며 제2콘택마스크(9) 제조시에도 다결정실리콘 패드(10)의 돌출부 폭(N)만큼의 얼라인먼트 마진을 얻을 수 있다.
상기 공정후 제2콘택마스크(9)를 제거한다음, 상부 전도체(도시되지 않음)를 증착하여 상기 콘택홀(20)을 통하여 노출된 드레인 또는 소오스 접합(13)에 콘택시킨다. 여기서 상기 제2콘택마스크(9)는 제1콘택마스크(6)와는 동일한 노광마스크로 형성되되, 극성이 반대인 감광막으로 형성하면, 한 장의 노광마스크만을 사용하여 형성할 수 있다.
제6도 내지 제10도는 본 발명에 의해 제조되는 고리형태의 다결정실리콘 패드를 이용한 콘택 형성방법의 제2실시예에 따른 제조과정을 나타내는 단면도이다.
제6도는 앞선 실시예의 제2도와 거의 동일한 공정이나 제1 및 제2절연막(3,4)의 사이에 제1다결정실리콘막(11)을 개지시킨 예이다.
반도체기판(1) 상부에 게이트산화막(2A)과 게이트전극으로 사용되는 워드라인(2)을 다결정실리콘막을 이용하여 일정간격 이격시켜 다수개 형성하고 워드라인(2) 사이의 반도체기판(1)에 기판과 다른 불순물을 주입하여 소오스 또는 드레인 접합(13)을 형성한다. 그리고 전체구조 상부에 제1절연막(3)을 이용하여 평탄화 시킨다음, 식각장벽막으로 사용되는 제1다결정실리콘막(11)을 증착하고, 그 상부에 제2절연막(4)과 제3절연막(5)을 적층한다. 이때 제1, 제2, 제3절연막(3,4,5)은 각각 식각선택비가 큰 물질을 사용한다. 그리고 상기 제3절연막(5)상부에 콘택지역에 감광막이 남아있는 제1콘택마스크(6)를 형성하고, 이방성식각방법으로노출된 지역의 제3절연막(5)과 제2절연막(4)을 식각한다음, 식각비 차이를 이용하여 제2절연막(4)만 선택적으로 등방성식각하여 M 크기 만큼 측방향으로 식각한 단면도이다. 여기서 워드라인(2)과 워드라인(2)사이의 간격은 A로, 제1콘택마스크(6)의 크기는 B로 표기하며 제2절연막(4) 패턴의 폭은 B-2M이 된다. 상기 제1다결정실리콘막(11) 대신에 질화막으로 형성해도 된다.
제7도는 제1콘택마스크(6)를 제거한 다음, 제1다결정실리콘막(11), 제2절연막(4) 및 제3절연막(5) 상부에 식각장벽막으로 사용되는 제2다결정실리콘막(12)을 증착한 단면도이다. (여기서, 제2다결정실리콘막(12) 대신에 질화막으로 형성해도 된다.)
제8도는 상기 제2다결정실리콘막(12)을 이방성식각하여 제2다결정실리콘스페이서(12')를 형성하고, 제1다결정실리콘막(11)을 식각 장벽막으로 사용하여 제2절연막(40과 제3절연막(5)을 식각한후의 단면도이다. 이때 형성되는 제2다결정실리콘 스페이서(12')의 폭은 N이 된다.
제9도는 상기 제2다결정실리콘 스페이서(12')와 제1다결정실리콘막(11)을 전면 이방성 식각하되 제1다결정실리콘막(11)의 두께 만큼 식각하여 제2다결정실리콘 스페이서(12')와 제1다결정실리콘막(11) 패턴으로된 돌출부를 갖는 고리 형태의 다결정실리콘 패드를 형성한 다음, 전체적으로 제4절연막(8)을 형성한 단면도이다.
제10도는 상기 제4절연막(8) 상부에 콘택지역의 감광막이 제거된 제2콘택마스크(9)를 형성하고, 노출된 제4절연막(8)을 식각하고, 노출되는 고리 형태의 다결정실리콘 패드를 식각장벽막으로 이용하여 그 하부의 제1절연막(3)을 식각하여 반도체기판(1)의 접합(13)이 노출되는 콘택홀(20)을 형성한 단면도이다. 최종적으로 형성되는 콘택홀(20)의 크기(P)는 B-2M으로써 그로인하여 워드라인(2)과 콘택홀(20)사이에는 R(R=(A-B+2M)/2) 만큼의 공정마진이 생기며 제2콘택마스크(9) 제조시에도 다결정실리콘 패드의 돌출부 폭(N) 만큼 얼라인먼트 마진을 얻을 수 있다. 여기서 상기 제2콘택마스크(9)는 제1콘택마스크(6)를 동일한 노광마스크를 사용하여 형성되되, 극성이 반대인 감광막으로 형성할 수도 있다.
제11도 내지 제13도는 본 발명에서 안출된 고리형태의 다결정실리콘 패드를 이용한 콘택 형성방법의 제3실시예에 따른 제조과정을 나타내는 단면도이다.
제11도는 반도체기판(1) 상부에 게이트산화막(2A)과 게이트전극으로 사용되는 워드라인(2)을 다결정실리콘막을 이용하여 일정간격 이격시켜 다수개 형성하고 워드라인(2) 사이의 반도체기판(1)에 기판과 다른 불순물을 주입하여 소오스 또는 드레인 접합(13)을 형성한다. 그리고 전체구조 상부에 제1절연막(3)을 이용하여 평탄화 시킨 다음, 그 상부에 제2절연막(4)과 제3절연막(5)을 적층한다. 이때 제1, 제2, 제3절연막(3,4,5)은 각각 식각선택비가 큰 물질을 사용한다. 그리고 상기 제3절연막(5)상부에 콘택지역으로 예정되어있는 부분의 감광막이 제거된 제1콘택마스크(16)를 형성한다음, 콘택지역의 제3절연막(5)과 제2절연막(4)을 이방성식각방법으로 식각하여 홈(18)을 형성하고, 제2절연막(4)을 선택적으로 등방성식각하여 측방향으로 M 만큼 식각하여 언더컷이 지도록한 후의 단면도이다.
여기서 워드라인(2)간의 간격은 A 로, 제1콘택마스크(16)의 크기는 B로 표기하며 A와 B는 리소그라피 기술의 최소패턴 사이즈로 형성한다.
제12도는 상기 제1콘택마스크(16)를 제거하고, 전체구조 상부에 제1다결정실리콘막(여기서, 제1다결정실리콘막 대신에 질화막으로 형성 해도 된다.)을 증착한 다음 제1다결정실리콘막을 이방성식각 방법으로 식각하여 상기 홈(18)의 측벽에 고리형태의 다결정실리콘 패드(10)을 형성한 단면도이다. 이때 형성되는 다결정실리콘 스페이서의 크기는 N 이며 다결정실리콘 패드의 크기는 외경이 B+2M, 내경이 B-2N이 된다.
제13도는 전체구조상부에 제4절연막(8)을 형성하고, 그 상부에 콘택지역에 감광막이 제거된 제2콘택마스크(17)을 형성한다음, 콘택지역의 제4절연막(8)을 식각하고, 상기 고리형태의 다결정실리콘 패드(10)를 식각장벽막으로 이용하여 하부의 제1절연막(3)을 식각함으로서 접합(13)이 노출되는 콘택홀(20)을 형성한 단면도이다. 이때 최종적으로 형성되는 콘택홀(20)의 크기(P)는 B-2N으로써 워드라인과 R=(A-B+2M/2) 만큼의 공정마진이 생기며, 제2콘택마스크 제조시에도 제11도에 도시한 측면 식각의 크기 M만큼 얼라인먼트 마진을 얻을수 있다.
상기한 바와같이 본 발명에 의하면, 미세 콘택을 형성하기 위한 콘택홀 형성시 이웃하는 전도체와의 절연을 유지하면서 공정마진을 확대할수 가 있다.

Claims (13)

  1. 소정의 기판 전체구조 상부에 평탄화막인 제1절연막을 형성하는 단계와, 상기 제1절연막 상에 제2 및 제3절연막을 순차적으로 형성하되, 상기 제2절연막을 제1 및 제3절연막과는 식각선택비차가 있는 물질로 형성하는 단계와, 상기 제3절연막 상부에 콘택으로 예정되는 지역에 감광막이 남아있는 제1콘택마스크를 형성하는 단계와, 상기 제1콘택마스크를 이용하여 이방성식각방법으로 노출된 지역의 제3절연막과 제2절연막을 식각하여 제3 및 제2절연막 패턴을 형성하는 단계와, 상기 제2절연막만 등방성식각방법으로 선택적으로 식각하여 제3절연막 패턴의 하부로 언더컷이져 폭이 좁은 제2절연막패턴을 형성하는 단계와, 상기 제1콘택마스크를 제거하는 단계와, 상기 구조의 전표면에 상기 제1내지 제3절연막과는 식각선택비차가 있는 물질로 패드막을 형성하되, 상기 언더컷 부분이 메워지도록 형성한후, 상기 패드막을 전면 이방성식각하여 고리형상의 외측에 돌출부를 가지는 형상의 패드를 형성하는 단계와, 상기 구조의 전표면에 제4절연막을 형성하는 단계와, 상기 제4절연막상에 콘택지역을 노출시키는 제2콘택마스크를 형성하는 단계와, 상기 제2콘택마스크를 이용하여 노출되어있는 제4절연막과 제3절연막을 식각하여 패드를 노출시키는 단계와, 상기 패드를 식각장벽막으로 이용하여 콘택지역의 제2절연막과 제1절연막을 순차적으로 이방성식각하여 콘택홀을 형성하는 단계를 포함하는 반도체소자의 콘택 제조방법.
  2. 제1항에 있어서, 상기 콘택지역은 워드라인이 형성되어있는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  3. 제1항에 있어서, 상기 제2콘택마스크는 제1콘택마스크와는 동일한 노광마스크로 형성되되, 극성이 반대인 감광막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  4. 제1항에 있어서, 상기 패드를 다결정실리콘막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  5. 제1항에 있어서, 상기 콘택지역은 드레인 또는 소오스 접합이 형성된것을 특징으로 하는 반도체소자의 콘택 제조방법.
  6. 소정의 기판 전체구조 상부에 평탄화막인 제1절연막을 형성하는 단계와, 상기 제1절연막 상에 제2절연막, 제1패드막 및 제3절연막을 순차적으로 형성하되, 상기 제2절연막은 제1 및 제3절연막과는 식각선택비차가 있고 제1패드막은 제1내지 제3절연막과 식각선택비차가 있는 물질로 형성하는 단계와, 상기 제3절연막 상부에 콘택으로 예정되는 지역에 감광막이 남아있는 제1콘택마스크를 형성하는 단계와, 상기 제1콘택마스크를 이용하여 이방성식각방법으로 노출된 지역의 제3절연막과 제2절연막을 식각하여 제3 및 제2절연막 패턴을 형성하는 단계와, 상기 제2절연막을 등방성식각 방법으로 선택적으로 식각하여 제3절연막 패턴의 하부로 언더컷이져 폭이 좁은 제2절연막패턴을 형성하는 단계와, 상기 제1콘택마스크를 제거하는 단계와, 상기 구조의 전표면에 상기 제1내지 제3절연막과는 식각선택비차가 있는 물질로 제2패드막을 형성하되, 상기 언더컷 부분이 메워지도록 형성하는 공정과, 상기 제1 및 제2패드막을 순차적으로 전면 이방성식각하여 제1 및 제2패드막패턴으로된 고리형상의 외측에 돌출부를 가지는 형상의 패드를 형성하는 단계와, 상기 구조의 전표면에 제4절연막을 형성하는 단계와, 상기 제4절연막상에 콘택지역을 노출시키는 제2콘택마스크를 형성하는 단계와, 상기 제2콘택마스크를 이용하여 노출되어있는 제4절연막과 제3절연막을 식각하여 패드를 노출시키는 단계와, 상기 패드를 식각장벽막으로 이용하여 콘택지역의 제2절연막과 제1절연막을 순차적으로 이방성식각하여 콘택홀을 형성하는 단계를 포함하는 반도체소자의 콘택 제조방법.
  7. 제6항에 있어서, 상기 콘택지역은 워드라인이나 드레인 또는 소오스 접합이 형성되어있는 것을 특징으로하는 반도체소자의 콘택 제조방법.
  8. 제1항에 있어서, 상기 제2콘택마스크는 제1콘택마스크와는 동일한 노광마스크로 형성되되, 극성이 반대인 감광막으로 형성하는 것을 특징으로하는 반도체소자의 콘택 제조방법.
  9. 제1항에 있어서, 상기 제1 및 제2패드막을 다결정실리콘막 또는 질화막으로 형성하는 것을 특징으로하는 반도체소자의 콘택 제조방법.
  10. 소정의 기판 전체구조 상부에 평탄화막인 제1절연막을 형성하는 단계와, 상기 제1절연막 상에 제2 및 제3절연막을 순차적으로 형성하되, 상기 제2절연막을 제1 및 제3절연막과는 식각선택비차가 있는 물질로 형성하는 단계와, 상기 제3절연막 상부에 콘택으로 예정되는 지역에 감광막이 제거되어있는 제1콘택마스크를 형성하는 단계와, 상기 제1콘택마스크를 이용하여 노출된 지역의 제3절연막과 제2절연막을 순차적으로 식각하여 제3 및 제2절연막 패턴을 형성하는 단계와, 상기 제2절연막을 등방성식각방법으로 선택적으로 식각하여 제3절연막 패턴의 하부로 언더컷이져 노출시키는 폭이 커진 제2절연막패턴을 형성하는 단계와, 상기 제1콘택마스크를 제거하는 단계와, 상기 구조의 전표면에 상기 제1내지 제3절연막과는 식각선택비차가 있는 물질로된 패드막을 형성하되, 상기 언더컷 1부분이 메워지도록 형성하는 공정과, 상기 패드막을 전면 이방성식각하여 고리형상의 내측에 돌출부를 가지는 형상의 패드를 형성하는 단계와, 상기 구조의 전표면에 제4절연막을 형성하는 단계와, 상기 제4절연막상에 콘택지역을 노출시키는 제2콘택마스크를 형성하는 단계와, 상기 제2콘택마스크를 이용하여 노출되어있는 제4절연막과 제3절연막을 식각하여 패드를 노출시키는 단계와, 상기 패드를 식각장벽막으로 이용하여 콘택지역의 제2절연막과 제1절연막을 순차적으로 이방성식각하여 콘택홀을 형성하는 단계를 포함하는 반도체소자의 콘택 제조방법.
  11. 제10항에 있어서, 상기 콘택지역은 워드라인이나 드레인 또는 소오스 접합이 형성되어있는 것을 특징으로하는 반도체소자의 콘택 제조방법.
  12. 제10항에 있어서, 상기 제2콘택마스크는 제1콘택마스크와는 동일한 노광마스크로 형성되되, 극성이 반대인 감광막으로 형성하는 것을 특징으로하는 반도체소자의 콘택 제조방법.
  13. 제10항에 있어서, 상기 패드는 다결정실리콘막 또는 질화막으로 형성하는 것을 특징으로하는 반도체소자의 콘택 제조방법.
KR1019940024221A 1994-09-26 1994-09-26 반도체 소자 콘택 제조방법 KR0146246B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019940024221A KR0146246B1 (ko) 1994-09-26 1994-09-26 반도체 소자 콘택 제조방법
US08/533,543 US5663100A (en) 1994-09-26 1995-09-25 Method for forming contact holes in semiconductor device
JP7247772A JP2708729B2 (ja) 1994-09-26 1995-09-26 半導体素子のコンタクトホール形成方法
CN95116843A CN1049299C (zh) 1994-09-26 1995-09-26 在半导体器件中形成接触孔的方法
GB9519623A GB2293491B (en) 1994-09-26 1995-09-26 Method for forming contact holes in semiconductor device
DE19535779A DE19535779B4 (de) 1994-09-26 1995-09-26 Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940024221A KR0146246B1 (ko) 1994-09-26 1994-09-26 반도체 소자 콘택 제조방법

Publications (2)

Publication Number Publication Date
KR960012325A KR960012325A (ko) 1996-04-20
KR0146246B1 true KR0146246B1 (ko) 1998-11-02

Family

ID=19393510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024221A KR0146246B1 (ko) 1994-09-26 1994-09-26 반도체 소자 콘택 제조방법

Country Status (6)

Country Link
US (1) US5663100A (ko)
JP (1) JP2708729B2 (ko)
KR (1) KR0146246B1 (ko)
CN (1) CN1049299C (ko)
DE (1) DE19535779B4 (ko)
GB (1) GB2293491B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140657B1 (ko) * 1994-12-31 1998-06-01 김주용 반도체 소자의 제조방법
US5795822A (en) * 1996-08-07 1998-08-18 Vanguard International Semiconductor Corporation Method for manufacturing an aligned opening in an integrated circuit
US6486527B1 (en) 1999-06-25 2002-11-26 Macpherson John Vertical fuse structure for integrated circuits containing an exposure window in the layer over the fuse structure to facilitate programming thereafter
US6673714B2 (en) * 2002-04-25 2004-01-06 Hewlett-Packard Development Company, L.P. Method of fabricating a sub-lithographic sized via
KR102378419B1 (ko) * 2019-12-03 2022-03-24 주식회사 파이어시스 풍선 크기 측정 및 조절 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087591A (en) * 1985-01-22 1992-02-11 Texas Instruments Incorporated Contact etch process
KR910010043B1 (ko) * 1988-07-28 1991-12-10 한국전기통신공사 스페이서를 이용한 미세선폭 형성방법
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
US5118382A (en) * 1990-08-10 1992-06-02 Ibm Corporation Elimination of etch stop undercut
KR950000658B1 (en) * 1992-02-12 1995-01-27 Hyundai Electronics Co Ltd Forming method of contact hole in semiconductor devices
KR0136569B1 (ko) * 1992-10-24 1998-04-29 김주용 고집적 반도체 소자의 콘택홀 형성 방법

Also Published As

Publication number Publication date
GB9519623D0 (en) 1995-11-29
GB2293491B (en) 1998-10-21
DE19535779A1 (de) 1996-03-28
JPH08195436A (ja) 1996-07-30
DE19535779B4 (de) 2005-11-10
CN1049299C (zh) 2000-02-09
KR960012325A (ko) 1996-04-20
JP2708729B2 (ja) 1998-02-04
CN1129851A (zh) 1996-08-28
US5663100A (en) 1997-09-02
GB2293491A (en) 1996-03-27

Similar Documents

Publication Publication Date Title
JP2007329489A (ja) 集積回路装置およびその製造方法
KR20170098619A (ko) 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법
WO2021258561A1 (zh) 存储器的形成方法及存储器
KR0146246B1 (ko) 반도체 소자 콘택 제조방법
JPS61224359A (ja) 薄膜トランジスタアレイの製造法
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
KR100393147B1 (ko) 반도체 기억 장치 및 이를 제조하기 위한 방법
KR100336770B1 (ko) 커패시터 형성방법
KR0139836B1 (ko) 디램의 저장전극 제조방법
KR100369484B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0139901B1 (ko) 디램의 저장전극 제조방법
KR960005566B1 (ko) 전하 저장 전극 형성방법
KR100248806B1 (ko) 반도체 메모리장치 및 그 제조방법
KR0135150B1 (ko) 반도체 소자의 커패시터 제조방법
KR920007824B1 (ko) 반도체 소자의 접속장치
KR100215884B1 (ko) 반도체 메모리소자 및 그 제조방법
KR960001338B1 (ko) 반도체 소자의 전하저장전극 제조 방법
KR960013644B1 (ko) 캐패시터 제조방법
KR970000223B1 (ko) 디램(dram)셀 커패시터 구조 및 제조방법
KR0130545B1 (ko) 반도체 소자의 캐패시터 제조방법
KR960006721B1 (ko) 스택 캐패시터 제조방법
KR100265992B1 (ko) 반도체 장치의 캐패시터 전극 제조방법
KR910008123B1 (ko) 2중 적층커패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR20030014832A (ko) 트렌치 커패시터 및 그 제조방법
KR20070001751A (ko) 반도체 소자 스토리지 노드 콘택의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940926

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940926

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19971231

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980429

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980508

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980430

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010417

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020417

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030417

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050422

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20060502

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080610