[go: up one dir, main page]

KR0146063B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법

Info

Publication number
KR0146063B1
KR0146063B1 KR1019950006716A KR19950006716A KR0146063B1 KR 0146063 B1 KR0146063 B1 KR 0146063B1 KR 1019950006716 A KR1019950006716 A KR 1019950006716A KR 19950006716 A KR19950006716 A KR 19950006716A KR 0146063 B1 KR0146063 B1 KR 0146063B1
Authority
KR
South Korea
Prior art keywords
insulating film
circuit board
printed circuit
conductor
semiconductor package
Prior art date
Application number
KR1019950006716A
Other languages
English (en)
Other versions
KR960035997A (ko
Inventor
전흥섭
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950006716A priority Critical patent/KR0146063B1/ko
Priority to US08/579,691 priority patent/US5849609A/en
Priority to JP8000926A priority patent/JPH08298297A/ja
Publication of KR960035997A publication Critical patent/KR960035997A/ko
Application granted granted Critical
Publication of KR0146063B1 publication Critical patent/KR0146063B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조방법에 관한 것이다. 본 발명의 반도체 패키지는 기판상에 한 번의 리플로우(reflow)로 소정의 패키지를 부착시키기 위해, 도체볼이 개재된 절연필름을 기판상에 부착할 수 있도록 구성된다. 그리고, 반도체 패키지 제조방법은, 절연필름상에 일정한 간격을 두고 도체볼이 배열되게 하는 단계와, 인쇄회로기판상에 상기 절연필름을 배열하는 단계와, 인쇄회로기판에 배열된 절연필름위에 하면으로 전기적 연결단자를 갖는 패키지를 배열시키는 단계와, 패키지에 리플로우(reflow)공정을 수행하여 솔더링시키는 단계로 구성된다.

Description

반도체 패키지 및 그 제조방법
제1도는 종래의 플라스틱 BGA 패키지의 단면도.
제2도는 제1도에 도시된 BGA 패키지가 부품실장을 위한 인쇄회로기판에 부착된 상태를 나타낸 단면도.
제3도는 본 발명의 제1 실시례에 따른 BGA 패키지의 단면도.
제4도의 (a)는 본 발명의 요부인 절연필름의 상면도.
제4도의 (b)는 제 4도의 (a)의 A-A선상을 취한 단면도.
제4도의 (c)는 절연필름의 변형된 실시례를 나타낸 단면도.
제5도는 본 발명의 제2 실시례에 따른 BLP의 단면도.
제6도의 (a)는 본 발명의 요부인 절연필름의 상면도.
제6도의 (b)는 제 6도의 (a)의 B-B선상을 취한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 기판 2 : 접착제
3 : 반도체 칩 4 : 와이어
5 : 도체패턴 6 : 솔더볼
8 : 관통홀 10 : 인쇄회로기판
11 : 기판 15 : BGA 패키지
16 : 도체볼 17, 27 : 절연필름
28 : 인너리드
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 특히 도체볼(conductive ball)을 개재시킨 절연필름을 이용한 반도체 패키지 및 그 제조방법에 관한 것이다.
최근 다(多)핀 패키지의 하나로써 각광을 받고있는 플라스틱(plastic) BGA(Ball Grid Arrays) 패키지는 QFP(Quad Flat Packages)보다 통상 3배나 넓은 리드 피치(pitch)로 2배 이상의 핀(pin)을 낼 수 있으므로 널리 사용되고 있다.
상기 QFP는 다핀화(High-pin化)로 되면서 아웃리드가 미세 피치화(fine-pitch化)되게 되므로 리드의 휨(bent)이 발생되고, PCB(Printed Circuit Board)에 표면실장할 때 정렬(alignment) 및 솔더(solder)의 양의 조절이 어려운 단점이 내재하지만, 상기 BGA는 아웃리드가 없고 그대신 솔더볼이 상기 아웃리드의 역할을 하게 되므로 상기 QFP의 단점을 해소할 수 있다. 또한, 상기 BGA는 QFP에 비하여 반도체 칩으로부터 솔더볼까지의 전기적 경로(electrical path)가 짧기 때문에 전기적 저항이 작아지게 되어 전기적 특성도 우수하다.
이제, 종래에 일반적으로 사용되고 있는 플라스틱 BGA에 대한 구조 및 제조공정을 제1도 및 제2도를 참조로하여 개략적으로 살펴보면 다음과 같다.
우선, 제1도는 종래의 BGA의 단면도이다. 제1도에 도시한 바와 같이, 상기 BGA는, 기판(substrate)(1)의 전,후면에 소정 크기의 솔더 레지스터 필름(9)이 접착제(도시하지 않음)에 의해 부착되어 있다. 그리고, 상기 기판(1)의 표면의 중앙에는 반도체 칩(3)이 접착제(2)에 의해 부착되고, 상기 기판(1)의 소정 부위에는 관통홀(8)이 형성된다. 그리고, 상기 관통홀(8)의 내부에는 기판(1)을 중심으로 상,하의 전기적인 연결을 위하여 도체패턴(5)이 형성된다. 상기 도체패턴(5)의 상면(5a)의 일단에는 상기 반도체 칩(3)의 패드(3a)와 전기적인 연결을 위해 와이어(4)가 연결되고, 상기 도체패턴(5)의 하면(5b)의 소정부위에는 솔도볼(6)이 형성된다.
한편, 상기 와이어 본딩공정 후에는 상기 BGA 패키지를 EMC(Epoxy Molding compound)(7)로 몰딩시키고, 기판(1)의 아래면에 복수개의 솔더볼(6)을 일정 간격으로 배열시킨 다음 리플로우(reflow)시킴으로써 솔더볼(6)이 부착되게 된다.
한편, 제2도는 종래의 BGA 패키지가 부품실장을 위한 인쇄회로기판(PCB)에 부착된 상태를 나타낸 단면도이다.
종래의 BGA 패키지를 인쇄회로기판(10)에 실장하는 방법은 다음과 같다.
우선, BGA 패키지를 인쇄회로기판(10)에 실장하기 위해서는, 인쇄회로기판(10)에 제1도에 도시된 바와 같이 상기 플라스틱 BGA 패키지를 정렬시키고, 리플로우(reflow)시킴으로써 상기 플라스틱 BGA 패키지의 솔더볼(6)이 인쇄회로기판(10)상에 있는 패드(10a)와 전기적으로 연결되게 된다. 상기 플라스틱 BGA 패키지는 실장시 인쇄회로기판(10)위에 패드(10a)에 솔더 페이스트(solder paste)(도시하지 않음)를 도포시키는 경우와 도포시키지 않는 두가지의 경우가 있다.
즉, 종래의 플라스틱 BGA는 제2도에 도시된 인쇄회로기판(10)에 반도체 패키지를 실장하기 위해서는 제1도에 도시된 바와 같이, 솔더볼(6)의 일단이 먼저 BGA 패키지의 도체패턴(5)에 접착되도록 1차 리플로우(reflow)가 진행되어야 하고, 그후 다시 솔더볼(6)의 타단이 인쇄회로기판(10)에 형성된 패드(10a)에 접착되도록 2차 리플로우(reflow)를 진행하여 2번의 리플로우(reflow)공정을 거쳐야만 한다.
상기 언급한 바와같이, 종래의 플라스틱 BGA 패키지를 인쇄회로기판(10)에 실장하기 위해서는 적어도 2번의 리플로우(reflow)공정을 거쳐하므로 그 공정이 복잡하고, 또한 BGA 패키지상에 형성된 솔더볼(6)들이 2차 리플로우공정시 인쇄회로기판(10)의 패드(10a)에 일정하게 연결되어 전기적인 신호를 전달하여야 하나 솔더볼(6)의 크기차이로 인한 연결불량이 발생할 수 있고, 이때 그 불량상태를 파악하기가 용이하지 않으며, 아울러 패키지의 전체 구조가 복잡한 단점을 내포하고 있다.
따라서, 본 발명의 목적은 한 번의 리플로우(reflow)공정으로 반도체 패키지를 인쇄회로기판 상에 부착시킬 수 있는 반도체 패키지 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 반도체 패키지가 불량으로 판명되었때 용이하게 반도체 패키지를 다시 보수할 수 있는 반도체 패키지 및 그 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 EMC (Epoxy Molding compound)의 하면으로 전기적 연결단자가 노출된 반도체 패키지의 노출된 단자에 솔더볼을 직접 부착시키지 않고 절연필름에 도체볼을 형성하여 도체볼의 상면과 상기 연결단자를 연결시키는 반도체 패키지를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 패키지는, 인쇄회로기판상에 한 번의 리플로우(reflow)로 소정의 패키지를 부착시키지 위해, 도체볼이 개재된 절연필름을 상기 인쇄회로기판상에 부착시키도록 구성되는 점에 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 패키지 제조방법은, EMC 하면으로 다수개의 전기적 연결단자가 노출된 반도체 패키지와 절연필름에 형성된 다수개의 도체볼의 상면을 상호 대응되게 배열시키는 단계와, 도체볼의 하면과 인쇄회로기판에 형성된 다수개의 패드를 상호 대응되게 배열시키는 단계와, 전기적 단자와 도체볼 및 인쇄회로기판의 패드를 리플로우(reflow)공정을 이용하여 전기적으로 연결시키는 단계로 구성되는 점에 있다.
이하, 첨부된 도면을 참고로하여 본 발명의 실시례들을 상세히 설명하면 다음과 같다.
참고로, 본 발명의 실시례서는 하면으로 전기적 연결단자가 노출된 패키지(예를들어, BGA 및 BLP 패키지)를 설명하고자 한다.
제3도는 기판에 본 발명의 제1 실시례에 따른 플라스틱 BGA 패키지가 실장된 것을 나타낸 단면도이다.
본 발명의 제1 실시례에 따른 플라스틱 BGA 패키지의 기본 구성은 제3도에 도시된 바와 같이, 종래의 BGA 패키지(제1도 참조)와 비교하여 BGA 기판(1)에 솔더볼(6)을 형성하지 않고 인쇄회로기판(20)위에 도체볼(16)이 소정의 형태로 배열형성된 절연필름(17)을 대응되게 배열하고, 그 위에 아웃리드가 없는 패키지(예를들어, BGA 패키지)(15)를 실장하도록 구성된 점에 있다.
제4도의 (a)는 본 발명의 요부인 절연필름의 상면도이고, 제4도의 (b)는 제4도의 (a)에서 A-A 선상을 취한 단면도이며, 제4도의 (c)는 절연필름의 다른 실시례이다.
본 발명의 요부인 절연필름(17)은 제4도의 (a)에 도시된 바와 같이, 일정한 간격을 두고 솔더등으로 구성된 도체볼(16)을 배열 형성하고, 그 단면은 제4도의 (b)에 도시된 바와 같이, 도체볼(16)이 절연필름(17)의 상,하로 약간 돌출 형성된다. 또한, 절연필름(17)은 통산 폴리이미드 계열로 사용되는 것이 바람직하다.
한편, 제4도의 (c)는 도체볼(16)을 용이하게 부착하기 위하여 절연필름(17)의 양측면에 돌출턱(17a)을 형성시키게 된다. 상기 절연필름(17)에 형성된 도체볼(16)은 그 상면(16a)이나 하면(16b)에 비하여 절연필름(17)의 영역(16c)의 폭이 좁게 형성된다. 상기와 같이 돌출턱(17a)을 형성시킨 이유는 거의 원형상태인 도체볼(16)을 용이하게 수용함과 아울러 도체볼(16)이 절연필름(17)으로 부터 이탈되는 것을 방지할 수 있기 때문이다. 아울러, 여기서는 타원형인 도체볼(16)을 주로 사용하였지만 도체볼(16)의 형태에 여기에 국한되지 않고, 원형, 다각형등 사용자가 패키지의 형태에 맞추어 다양하게 사용할 수 있다.
본 발명의 제1 실시례에서는, 기판(11)과 인쇄회로기판(20)의 소정부위를 도체볼(16)과의 접촉성을 높이기 위해, 도체볼(16)과 접촉되는 부위를 도전성 금속(도시하지 않음)으로 도포할 수도 있다.
상기와 같이 구성된 본 발명의 제1 실시례에 따른 플라스틱 BGA 패키지의 실장방법 및 제조방법은 다음과 같다.
우선, BGA 패키지의 실장방법에 대하여 설명하기로 한다.
BGA 패키지의 실장방법은, 제3도에 도시된 바와 같이, EMC(7a)의 하면으로 복수개의 전기적 연결단자(즉, 도체패턴(18))가 노출된 반도체 패키지(15)를 절연필름(17)에 형성된 복수개의 도체볼(16)의 상면(16a)(제 4 도의 (b)참조)과 대응되게 배열시키는 제 1 단계와; 상기 도체볼(16)의 하면(16b)과 인쇄회로기판(20)에 형성된 복수개의 패드(20a)를 배열시키는 제 2 단계와; 상기 도체패턴(18)과 도체볼(16) 및 인쇄회로기판(20)의 패드(20a)를 리플로우(reflow)공정을 이용하여 전기적으로 연결시키는 제 3 단계로 구성된다.
또한, 상기 BGA 패키지의 실장방법은 제 1 단계와 제 2 단계의 순서를 서로 바꾼다음 제 3 단계를 수행하여 실장하여도 무방하다. 즉, 절연필름(17)에 형성된 복수개의 도체볼(16)의 하면(16b)(제 4도의 (b)참조)과 인쇄회로기판(20)에 형성된 복수개의 패드(20a)를 대응되게 배열시키고, 상기 절연필름(17)에 형성된 도체볼(16)의 상면(16a)과 EMC(7a)의 하면으로 전기적 단자(즉, 도체패턴(18)가 노출된 반도체 패키지(15)를 대응되게 배열시킨 후에 제 3 단계를 수행하게 된다.
한편, BGA 패키지의 제조방법은 다음과 같다.
복수개의 도체패턴(18)을 갖는 기판(11)에 접착제(12)를 이용하여 반도체 칩(13)을 부착시키는 단계와, 상기 반도체 칩(13)에 형성된 패드(13a)와 상기 기판(11)에 형성된 도체패턴(18)의 상면(18a)을 와이어(14)를 이용하여 전기적으로 연결시키는 단계와, 상기 반도체 칩(13)과 와이어(14)를 EMC(7a)를 이용하여 몰딩(molding)시키는 단계와, 절연필름(17)상에 형성된 도체볼(16)의 상면(16a)을 상기 기판(11)에 형성된 도체패턴(18)의 하면(18b)에 배열시키는 단계와, 인쇄회로기판(20)에 형성된 패드(20a)에 상기 도체볼(16)의 하면(16b)을 배열시키는 단계와, 리플로우(reflow) 공정을 이용하여 기판(11)의 도체패턴(18), 절연필름(17)의 도체볼(16) 및 인쇄회로기판(20)의 패드(20a)를 전기적으로 연결시키는 단계로 이루어진다.
또한, 상기 BGA 패키지 제조방법과 달리 몰딩공정후를 다음과 같이 그 순서만을 바꾸어도 충분히 상기 BGA 패키지를 제조할 수 있게 된다. 즉, 상기 몰딩공정후에, 절연필름(17)상에 형성된 도체볼(16)의 하면(16b)을 인쇄회로기판(20)에 형성된 패드(20a)에 배열시키는 단계와, 상기 기판(11)에 형성된 도체패턴(18)의 하면(18b)을 상기 절연필름(17)상에 형성된 도체볼(16)의 상면(16a)에 배열시키는 단계와, 리플로우(reflow)공정을 이용하여 도체패턴(18)의 하면(18b)과 상기 도체볼(16) 및 상기 인쇄회로기판(20)의 패드(20a)를 전기적으로 연결하는 단계를 순차적으로 수행시켜도 된다.
이와같이 구성된 본 발명의 제1 실시례에 따른 BGA 패키지 및 그 제조방법은, 도체볼이 형성된 절연필름을 인쇄회로기판상에 부착한 후, 리드없는 패키지(15)를 한 번의 리플로우(reflow)공정을 통해 솔더링하게 되므로 그 구조 및 공정이 매우 간단하며 아울러 불량을 극소화시킴에 의해 생산성 및 품질향상에 기여할 수 있다.
한편, 제5도는 본 발명의 제2 실시례에 따른 반도체 패키지를 나타낸 단면도이다.
본 발명의 제2 실시례는, 제1 실시례와는 달리 BLP(Bottom Lead Package)를 인쇄회로기판(20)에 도체볼(26)을 구비한 절연필름(27)을 이용하여 부착시키는 것이다. BLP의 내부 구성은 제5도에 도시된 바와 같이, 인너리드(28)의 소정부위에 접착제(22)를 이용하여 반도체 칩(23)을 부착시키고, 반도체 칩(23)의 패드(23a)를 와이어(24)를 이용하여 인너리드(28)에 연결하고 EMC(29)로 몰딩하여 이루어지게 된다.
상기 BLP의 기본 구성은 제5도에 도시된 바와같이, 여러부품(SMD)(Surface Mount Device)(도시되지 않음)들이 실장되는 인쇄회로기판(20)위에 도체볼(26)이 양측으로 일정한 간격을 두고 배열된 절연필름(27)을 배열시킨 후, 그 위에 BLP의 인너리드(28)와 상기 도체볼(26)이 접촉되게 구성된 점에 있다.
제6도의 (a)는 본 발명의 요부인 절연필름의 상면도이고, 제6도의 (b)는 제6도의 (a)에서 B-B 선상을 취한 단면도이다.
본 발명의 요부인 절연필름(27)은 제6도의 (a)에 도시된 바와 같이, 절연필름(27)의 소정부위에 도체볼(26)이 일정한 간격을 두고 양측으로 배열형성되고, 그 단면은 제6도의 (b)에 도시된 바와같이, 도체볼(26)이 상,하로 약간 돌출 형성된다. 여기서, 절연필름(27)에 형성되는 도체볼(26)의 배열간격은 절연필름(27)상에 놓이는 패키지(여기서는 BLP)(25)의 전기적 신호 연결단자의 배열간격에 따라서 결정된다.
상기와 같이 구성된 본 발명의 제2 실시례에 따른 BLP의 실장방법은 다음과 같다.
반도체 칩(23)을 인너리드(28)에 접착제(22)를 이용하여 부착시키는 단계와, 상기 반도체 칩(23)의 패드(23a)와 상기 인너리드(28)를 와이어(24)를 이용하여 전기적으로 연결하는 단계와, 상기 반도체 칩(23)과 인너리드(28)를 EMC(29)로 몰딩하는 단계로 이루어진다. 그런데, 상기 인러리드(28)는 소정부위가 패키지(25)의 하면(즉, 믈드의 하면)으로 노출된다. 그리고, 인쇄회로기판(20)상에 형성된 패드(20a)에 대하여 절연필름(27)상에 형성된 도체볼(26)의 하면(26b)을 대응되게 배열시키고, 아울러 상기 인너리드(28)의 노출면(28a)을 상기 절연필름(27)에 형성된 도체볼(26)의 상면(26a)에 대응되게 배열시키는 단계와, 리플로우(reflow)공정을 이용하여 한 번에 상기 인너리드(28)의 노출면(28a), 도체볼(26) 및 인쇄회로기판(20)의 패드(20a)를 전기적으로 연결하게 된다.
이와같이 구성된 본 발명의 제2 실시례에 따른 BLP 및 그 제조방법은, 솔더볼이 형성된 절연필름을 기판상에 부착한 후, 리드가 있는 패키지(25)를 한 번의 리플로우(reflow)공정을 통해 솔더링하게 되므로 제1 실시례와 마찬가지로 그 구조 및 공정이 매우 간단하며 아울러 불량을 극소화시킴에 의해 생산성 및 품질향상에 기여할 수 있다.
이상 본 발명의 반도체 패키지 및 그 제조방법은, 종래에 비해 그 구성 및 제조공정이 간단할 뿐만아니라 불량으로 판정되었을 경우에도 단순히 기판에서 절연필름만을 제거하고 다른 절연필름을 대체하여 용이하게 보수할 수 있는 잇점이 있다.

Claims (7)

  1. EMC의 하면으로 복수개의 전기적 연결단자가 노출된 반도체 패키지와 절연필름에 형성된 복수개의 도체볼의 상면을 대응되게 배열하는 단계와; 상기 도체볼의 하면과 인쇄회로기판에 형성된 복수개의 패드를 대응되게 배열하는 단계와; 상기 단자와 도체볼 및 인쇄회로기판의 패드를 리플로우(reflow)공정을 거쳐서 전기적으로 연결시키는 단계로 이루어지는 것을 특징으로 하는 반도체 패키지 실장방법.
  2. 제1항에 있어서, 상기 패키지 실장방법에서 먼저 절연필름에 형성된 복수개의 도체볼 하면과 인쇄회로기판에 형성된 다수개의 패드를 대응되게 배열시킨 후, 상기 절연필름에 형성된 도체볼의 상면과 EMC 하면으로 전기적 단자가 노출된 반도체 패키지를 대응되게 배열시키고, 이후에 리플로우 공정을 수행하는 것을 특징으로 하는 반도체 패키지 실장방법.
  3. 복수개의 도체패턴을 갖는 기판에 복수개의 패드를 갖는 반도체 칩을 부착하는 단계와; 상기 반도체 칩의 패드와 상기 도체 패턴의 상면을 전기적으로 각각 연결시키는 단계와; 상기 반도체 칩과 도체패턴의 상면을 몰딩하는 단계와; 인쇄회로기판에 형성된 복수개의 패드에 절연필름에 형성된 복수개의 도체볼의 하면을 대응되게 배열시키는 단계와; 상기 절연필름에 형성된 복수개의 도체볼 상면과 상기 기판에 형성된 도체패턴의 하면을 대응되게 배열시키는 단계와; 리플로우(reflow)공정을 통해 상기 도체패턴과 도체볼 및 상기 인쇄회로기판의 패드를 전기적으로 연결시키는 단계로 반도체 패키지 제조방법.
  4. 제3항에 있어서, 상기 몰딩(molding) 공정후, 상기 기판에 형성된 복수개의 도체패턴의 하면을 절연필름에 형성된 다수개의 도체볼의 상면과 대응되게 배열시키는 단계와; 상기 도체볼의 하면과 인쇄회로기판에 형성된 복수개의 패드를 대응되게 배열하는 단계와; 리플로우(reflow)공정을 거쳐서 상기 도체패턴과 도체볼 및 상기 인쇄회로기판의 패드를 전기적으로 연결하는 단계로 이루어지는 것을 특징으로 하는 반도체 패키지 제조방법.
  5. EMC의 하면으로 전기적 연결단자가 노출된 반도체 패키지와; 복수개의 도체볼을 가지며, 상기 도체볼의 상면이 상기 반도체 패키지의 전기적 연결단자와 전기적으로 연결된 절연필름과; 복수개의 패드를 가지며, 상기 도체볼의 하면과 전기적으로 연결된 인쇄회로기판으로 구성된 반도체 패키지.
  6. 제5항에 있어서, 상기 반도체 패키지는, 복수개의 패드를 갖는 반도체 칩과, 상기 반도체 칩의 하면에 위치되며, 상기 반도체 칩이 부착되는 인너리드와, 상기 반도체 칩의 패드와 상기 인너리드의 일측에 연결되는 전기적 연결수단과, 상기 반도체 칩의 아래에 위치하는 인너리드를 노출시키면서 반도체 칩과 와이어를 몰딩하는 EMC로 구성된 것을 특징으로 하는 반도체 패키지.
  7. 제5항에 있어서, 상기 절연필름은 도체볼이 형성되는 주변에 돌출턱이 형성되는 것을 특징으로 하는 반도체 패키지.
KR1019950006716A 1995-03-28 1995-03-28 반도체 패키지 및 그 제조방법 KR0146063B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950006716A KR0146063B1 (ko) 1995-03-28 1995-03-28 반도체 패키지 및 그 제조방법
US08/579,691 US5849609A (en) 1995-03-28 1995-12-28 Semiconductor package and a method of manufacturing thereof
JP8000926A JPH08298297A (ja) 1995-03-28 1996-01-08 半導体パッケージの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006716A KR0146063B1 (ko) 1995-03-28 1995-03-28 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960035997A KR960035997A (ko) 1996-10-28
KR0146063B1 true KR0146063B1 (ko) 1998-08-01

Family

ID=19410715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006716A KR0146063B1 (ko) 1995-03-28 1995-03-28 반도체 패키지 및 그 제조방법

Country Status (3)

Country Link
US (1) US5849609A (ko)
JP (1) JPH08298297A (ko)
KR (1) KR0146063B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
KR19990065532A (ko) * 1998-01-14 1999-08-05 구본준 Cob형 반도체 패키지의 제조방법
KR100298829B1 (ko) * 1999-07-21 2001-11-01 윤종용 칩 사이즈 패키지의 솔더 접합 구조 및 방법
JP3372511B2 (ja) * 1999-08-09 2003-02-04 ソニーケミカル株式会社 半導体素子の実装方法及び実装装置
KR101581225B1 (ko) * 2008-11-07 2015-12-30 시빔, 인코퍼레이티드 표면 장착가능한 집적회로 패키징 수단
US8618647B2 (en) * 2011-08-01 2013-12-31 Tessera, Inc. Packaged microelectronic elements having blind vias for heat dissipation
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
CN108684134B (zh) * 2018-05-10 2020-04-24 京东方科技集团股份有限公司 线路板和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846200A (ja) * 1981-09-12 1983-03-17 北越製紙株式会社 含浸用原紙
JPH0646675B2 (ja) * 1981-12-28 1994-06-15 富士通株式会社 セラミツク多層回路基板およびその製造方法
US5280194A (en) * 1988-11-21 1994-01-18 Micro Technology Partners Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
JP2753746B2 (ja) * 1989-11-06 1998-05-20 日本メクトロン株式会社 Ｉｃ搭載用可撓性回路基板及びその製造法
JPH0484452A (ja) * 1990-07-27 1992-03-17 Citizen Watch Co Ltd 樹脂封止型半導体装置
EP0501357B1 (en) * 1991-02-25 2003-06-04 Canon Kabushiki Kaisha Electrical connecting member and method of manufacturing the same
EP0501361B1 (en) * 1991-02-25 2002-05-15 Canon Kabushiki Kaisha Electrical connecting member and method of manufacturing the same
US5284287A (en) * 1992-08-31 1994-02-08 Motorola, Inc. Method for attaching conductive balls to a substrate
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5620129A (en) * 1995-02-17 1997-04-15 Rogren; Philip E. Device and method for forming and attaching an array of conductive balls

Also Published As

Publication number Publication date
JPH08298297A (ja) 1996-11-12
US5849609A (en) 1998-12-15
KR960035997A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
KR20010009350A (ko) 기판이 없는 칩 스케일 패키지 및 그 제조방법
KR0146063B1 (ko) 반도체 패키지 및 그 제조방법
JP2002334964A (ja) 半導体装置
JP4168346B2 (ja) 表面実装部品の実装構造
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
KR100233864B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법
JPH08139226A (ja) 半導体回路装置及びその回路実装方法
KR100386636B1 (ko) 반도체 패키지용 인쇄회로기판의 제조방법
JPH08148526A (ja) 半導体装置
JP2885202B2 (ja) 半導体パッケージ用検査治具
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JP3242858B2 (ja) コネクタ及びその製造方法
KR100201397B1 (ko) 반도체 패키지 장착용 패키지
KR100206977B1 (ko) 직립형 볼 그리드 어레이 패키지
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR200147513Y1 (ko) 표면 실장형 반도체 패키지
KR100381840B1 (ko) 반도체패키지의저면으로솔더볼이융착된리드프레임제조방법
JPH04245465A (ja) 電気部品及びその半田付け方法
KR0128205Y1 (ko) 반도체 패키지
KR20000041126A (ko) 칩 스케일 패키지 모듈 및 그 제조방법
JPH08220188A (ja) 半導体装置用ソケット
KR100818078B1 (ko) 볼 그리드 어레이 패키지 제조방법
JPH11307564A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950328

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950328

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980327

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980508

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980508

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010417

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020417

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030417

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040326

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050422

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060502

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070419

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080425

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20090427

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110409