KR0145048B1

KR0145048B1 - 동기신호 에러검출 및 컬러 저역 주파수 위상 보정방법 및 회로

Info

Publication number: KR0145048B1
Application number: KR1019930009608A
Authority: KR
Inventors: 김용제
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1993-05-31
Filing date: 1993-05-31
Publication date: 1998-07-15

Abstract

이 발명은 컬러 저역 주파수를 수평 라인 주파수에 록킹시키기 위한 동기신호 에러검출 및 컬러 저역 주파수 위상 보정방법 및 장치에 관한 것이다.

이 발명은 샘플링된 비데오 신호에서 수평동기신호와 수직동기신호를 분리한 후 상기 수평동기신호에서 등화 펄스를 제거하여 상기 컬러 저역 주파수를 수평 라인 주파수에 록킹시키기 위한 수평동기신호를 출력하는 제1과정과, 실제 동기신호가 분리되는 위치와 수평동기신호 레벨의 소정레벨되는 지점을 기준 위치로 하여 두 위치의 차이를 검출하여 상기 룩업테이블의 독출 어드레스의 옵셋값으로 출력하는 제2과정으로 구성되어, 동기신호 분리 위치와 내부 기준값과의 차이를 검출하여 이 값을 룩업 테이블의 독출 어드레스의 옵셋값으로 출력함으로써 샘플링 클럭을 어떤 것으로 사용하더라도 컬러 저역 주파수를 항상 수평 라인 주파수에 록킹시키게 되어 컬러 저역 주파수의 위상을 보정할 수 있게 된다.

Description

동기신호 에러검출 및 컬러 저역 주파수 위상 보정방법 및 회로

제1도는 이 발명에 따른 기록시의 동기신호 에러검출 및 컬러 저역 주파수 위상 보정회로를 간략하게 나타낸 블록도,

제2도는 이 발명에 따른 재생시의 동기신호 에러검출 및 컬러 저역 주파수 위상 보정회로를 간략하게 나타낸 블록도,

제3도는 상기 제1도 및 제2도에서의 동기분리회로의 상세 블록도,

제4도는 상기 제1도 및 제2도에서의 에러검출회로의 상세 블록도,

제5도는 이 발명에 따른 동기 에러검출회로의 각 부의 동작을 나타낸 파형도,

제6도는 이 발명에 따른 컬러 저역 주파수 발생부의 출력 파형도이다.

*도면의 주요부분에 대한 부호의 설명

100:휘도신호 처리회로 200:동기분리회로

300:에러검출회로 400:색신호 처리회로

ADC:아날로그/디지탈 변환기 DAC:디지탈/아날로그 변환기

101:Y/C 분리부 102:휘도신호 처리부

150:버스트 제거 필터 MUX:멀티플렉서

401:서브캐리어 주파수 발생부 402:컬러 복조부

403:컬러신호 처리부 404:저역 주파수 발생부

405:컬러 저역 주파수 변환부 201,202,301,302:플립플롭

203:비교기 204:등화 펄스 제거기

303,308:가산기 304,305:감산기

306:반전부 307:승산기

309:롬

이 발명은 동기신호 에러검출 및 컬러 저역 주파수 위상 보정방법 및 회로에 관한 것으로서, 더욱 상세하게는 비데오 카셋트 레코더(Video Cassette Recorder ; 이하, VCR이라 칭함.)나 캠코더등에서 라인 록킹된 클럭이 아닌 클럭으로 신호를 샘플링했을 경우 변하게 되는 동기신호 분리위치와 컬러 저역 주파수의 위상을 보정해주는 동기신호 에러검출 및 컬러 저역 주파수 위상 보정방법 및 회로에 관한 것이다.

최근의 VCR 기술은 음성신호의 펄스부호변조(PCM)나 필드 메모리를 이용한 특수 재생등에 디지탈 기술을 사용하고 있을 뿐 아니라, 기록은 아날로그로 하지만 이를 제외한 영상신호 처리를 모두 디지탈화하는 경향으로 발전하고 있다. 영상신호를 디지탈로 처리할 경우에는 신뢰성이 높은 처리와 고화질화가 가능하다.

그리고, VCR 및 캠코더의 신호처리를 디지탈로 할 때 멀티미디어 대응을 위한 샘플링 주파수 또는 수평동기신호에 록킹되지 않은 클럭을 샘플링 주파수로 선택하였을 경우 컬러신호를 저역의 주파수로 바꾸거나 또는 이의 역과정을 거칠때 컬러 저역 주파수는 수평 라인 주파수에 어떤 형태로든지 록킹되어야 한다.

예를 들어, NTSC VHS VCR의 경우 컬러 저역 주파수 f_cu=40f_h(f_h:15.734㎑ : f_h는 수평 라인 주파수)이고, NTSC 8㎜ 캠코더의 경우 컬러 저역 주파수 f_cu=47.25 f_h로 되어 있다. PAL 시스템에서도 비슷한 형태로 수평 라인 주파수 f_h에 록킹되어 있는데 샘플링 주파수가 수평 라인 주파수 f_h에 록킹되어 있지 않아 이의 보정이 필요하게 되었다.

또한, 디지탈로 동기신호를 분리하는 경우, 입력되는 동기의 슬롭은 가변할 수 있으며 이에 따라 샘플링되는 점(즉, 동기 분리되는 위치)도 흔들리게 되고 이에 록킹된 컬러 저역 주파수 생성도 같이 흔들리게 되는 문제점이 있었다.

이 발명은 이러한 문제점을 해결하기 위한 것으로서, 이 발명의 목적은, 실제 동기 분리가 일어난 시점과 50% 수평 동기 지점과의 차이를 검출하여 컬러 저역 주파수의 내부 롬 독출 어드레스 발생시 독출 어드레스의 옵셋이 되도록 함으로써 샘플링 클럭을 어떤 것으로 사용하더라도 컬러 저역 주파수를 항상 수평 라인 주파수에 록킹시키는 동기신호 에러검출 및 컬러 저역 주파수 위상 보정방법을 제공함에 있다.

이 발명의 다른 목적은, 디지탈로 동기신호를 분리할 경우 슬롭이 변함에 따라 변하게 되는 동기신호의 출력 위치를 검출하여 그 차이를 룩업 테이블의 독출 어드레스의 옵셋값으로 출력함으로써 컬러 저역 주파수를 항상 수평 라인 주파수에 록킹시키는 동기신호 에러검출 및 컬러 저역 주파수 위상 보정회로를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 이 발명에 따른 동기신호 에러검출 및 컬러 저역 주파수 위상 보정방법의 특징은, 컬러 저역 주파수의 기본 파형을 균일한 간격을 갖는 N개의 샘플링점으로 샘플링하여 룩업 테이블로 저장하고 N개의 클럭마다 상기 룩업 테이블을 M회 독출하기 위한 독출 어드레스에 대응하는 샘플링값을 상기 룩업 테이블로부터 출력하여 컬러 저역 주파수를 발생하는 방법에 있어서, 샘플링된 비데오 신호에서 수평동기신호와 수직동기신호를 분리한 후 상기 수평동기신호에서 등화 펄스를 제거하여 상기 컬러 저역 주파수를 수평 라인 주파수에 록킹시키기 위한 수평동기신호를 출력하는 제1과정과, 실제 동기신호가 분리되는 위치와 수평동기신호 레벨의 50%되는 지점을 기준 위치로 하여 두 위치의 차이를 검출하여 상기 룩업 테이블의 독출 어드레스의 옵셋값으로 출력하는 제2과정으로 이루어지는데 있다.

이 발명에 따른 동기신호 에러검출 및 컬러 저역 주파수 위상 보정회로의 특징은, 샘플링된 비데오 신호에서 수평동기신호와 수직동기신호를 분리한 후 상기 수평동기신호에서 등화 펄스를 제거하여 상기 컬러 저역 주파수를 수평 라인 주파수에 록킹시키기 위한 수평동기신호를 출력하는 동기 분리회로와, 샘플링된 비데오 신호에서 실제 동기신호가 분리되는 위치와 수평동기신호 레벨의 50％되는 지점을 기준 위치로 검출한 후 두 위치의 차이를 상기 룩업 테이블의 독출 어드레스의 옵셋값으로 출력하는 에러 검출회로로 이루어지는데 있다.

이하, 이 발명에 따른 동기신호 에러검출 및 컬러 저역 주파수 위상 보정회로의 바람직한 실시 예에 대하여 첨부 도면을 참조하여 상세히 설명한다.

제1도는 이 발명에 따른 기록시의 동기신호 에러검출 및 컬러 저역 주파수 위상 보정회로를 간략하게 나타낸 블록도로서, 입력되는 비데오 신호를 샘플링한 후 휘도신호만을 분리하여 FM 변조등을 행하여 출력하는 휘도신호 처리회로(100)와, 상기 휘도신호 처리부(100)에서 샘플링된 비데오 신호에서 버스트 신호를 제거하는 버스트 제거 필터(150)와, 상기 버스트 제거 필터(150)의 출력단에 연결되어 등화 펄스가 제거된 수평/수직동기신호를 분리하여 출력하는 동기 분리회로(200)와, 상기 버스트 제거 필터(150)의 출력단에 연결되어 컬러 저역 주파수가 수평 라인 주파수에 록킹되도록 분리된 수평동기신호의 에러에 따라 옵셋신호를 출력하는 에러 검출회로(300)와, 색신호를 처리하여 컬러 저역 주파수로 출력하는 색신호 처리회로(400)로 이루어진다.

그리고, 상기 휘도신호 처리회로(100)는, 입력되는 비데오 신호를 샘플링 클럭에 의해 샘플링시켜 디지털 신호로 변환하는 아날로그/디지탈 변환기(ADC)의 출력단에 휘도신호와 색신호를 분리하는 Y/C 신호 분리부(101)의 입력단이 연결되고, 상기 Y/C 신호분리부(101)의 또다른 입력단에는 동기 분리회로(200)의 출력단이 연결되고, 상기 Y/C 신호 분리부(101)의 출력단에는 분리된 휘도신호에 FM 변조등을 행하여 출력하는 휘도신호 처리부(102)가 연결되며, 휘도신호 처리부(102)의 출력단에는 상기 휘도신호 처리부(102)의 출력을 아날로그 신호로 변환시켜 출력하는 디지털 /아날로그 변환기(DAC)가 연결된다.

그리고, 상기 색신호 처리회로(400)는, 입력 단자를 통해 입력되는 컬러신호를 디지털 신호로 변환하여 출력하는 아날로그/디지탈 변환기(ADC)의 출력단에 멀티 플렉서(MUX)의 일측 입력단자가 연결되고, 이 멀티 플렉서(MUX)의 타측 입력단자에는 상기 휘도신호 처리회로(100)의 YC 신호 분리부(101)의 색신호 라인(C)이 연결되며, 셀렉터 단자에 연결된 S/C 선택신호에 의해 컬러신호만이 입력될 경우에는 상기 아날로그/디지탈 변환기(ADC)의 출력이 선택되고 복합 비데오 신호가 입력될 경우에는 상기 Y/C 신호 분리부(101)의 출력이 선택된다. 그리고, 상기 멀티 플렉서(MUX)의 출력단에는 서브 캐리어 주파수 발생부(401)에서 발생되는 서브 캐리어 주파수(f_sc)에 의해 상기 멀티 플렉서의 출력을 색차신호(R-Y,B-Y)로 변환하는 컬러 복조부(402)가 연결되고, 상기 컬러 복조부(402)의 출력단에는 상기 컬러 복조부(402)의 출력에 각종 처리를 행하는 컬러신호 처리부(403)를 통해 컬러 저역 주파수 변환부(405)의 일측 입력단자가 연결된다.

그리고, 상기 컬러 저역 주파수 변환부(405)의 타측 입력단자에는 상기 동기 분리회로(200)와 에러 검출회로(300)의 출력에 의해 저역 주파수 발생 어드레스를 변화시키기 위한 저역 주파수(f_cu)를 출력하는 저역 주파수 발생부(404)가 연결되며, 상기 컬러 저역 주파수 변환부(405)의 출력단에는 상기 컬러 저역 주파수 변환부(405)의 출력을 아날로그 신호로 변환시켜 출력하는 디지털 /아날로그 변환기(DAC)가 연결된다.

제2도는 이발명에 따른 재생시의 동기신호 에러검출 및 컬러 저역 주파수 위상 보정회로를 간략하게 나타낸 블록도로서, 상기 제1도의 기록의 역변환이 행해지므로 구성이 동일하다. 다른점은, FM 복조후에 동기신호 에러검출 및 컬러 저역 주파수 위상 보정이 수행된다. 그리고, 컬러 복조부에 공급되는 클럭이 제1도의 기록시에서는 fsc였으나 제2도의 재생시에서는 f_cu이고, 컬러 저역 주파수 변환기에 공급되는 신호는 f_sc로 색차신호(R-Y,B-Y)를 원래의 주파수로 변조시킨다.

제3도는 상기 동기 분리회로(200)의 상세 블록도로서, 상기 제1도의 버스트 제거 필터(150)에 연결되어 샘플점들을 출력하는 제1, 제2플립플롭(201,202)의 출력단에는 비교기(203)의 제1, 제2 입력단이 각각 연결되고, 상기 비교기(203)의 제3입력단에는 수평동기신호 레벨의 50% 지점인 기준(REF)단이 연결되어 상기 제1, 제2 플립플롬(201,202)의 출력과 상기 기준값(REF)을 비교하여 출력하고, 상기 비교기(203)의 출력단에는 등화 펄스가 제거된 수평동기신호를 출력하는 등화 펄스 제거기(204)가 연결된다.

제4도는 상기 에러 검출회로(300)의 상세 블록도로서, 상기 제1도의 버스트 제거 필터(150)에 연결되어 샘플점들을 출력하는 제3, 제4 플립플롭(301,302)의 각각의 출력단에는 상기 제3, 제4 플립플롭(301,302)의 출력을 가산 및 감산하는 제1 가산기(303)와 제1 감산기(305)가 각각 연결된다. 그리고, 상기 제1 가산기(303)의 출력단에는 기준값(REF)을 2배한 2REF 신호를 일측 입력단자로 제공받아 타측 입력단자로 제공되는 상기 제1 가산기(303)의 출력을 빼는 제2 감산기(304)가 연결되고, 상기제2 감산기(304)의 출력단에는 승산기(307)의 일측 입력단자가 연결된다. 그리고 상기 제1 감산기(305)의 출력단에는 상기 제1 감산기(305)의 출력을 반전시키는 반전부(306)가 연결되고, 이 반전부(306)의 출력단에는 상기 승산기(307)의 타측 입력단자가 연결된다.

한편, 상기 승산기(307)의 출력단에는 정수 '1'을 일측 입력단자로 제공받아 타측 입력단자로 제공되는 상기 승산기(307)의 출력을 가산하는 제2 가산기(308)가 연결되고, 이 가산기(308)의 출력단에는 룩업 테이블(Look Up Table; LUT)이 연결된다.

상기 룩업 테이블은 롬등과 같은 기억 장치로 되어 있으며, 1 수평 라인 주파수에 상응하는 컬러 저역 주파수(M)와 샘플링 클럭신호의 주파수(N)를 결정하고 컬러 저역 주파수의 기본 파형을 균일한 간격을 갖는 N개의 샘플점으로 샘플링하여 상기 기억 장치에 룩업 테이블로 저장한다. 그리고, 샘플링 클럭 신호를 계수하여 N개의 클럭마다 상기 룩업 테이블을 M회 독출하는 독출 어드레스를 형성한다. 그리고, 상기 독출 어드레스에 대응하는 샘플값을 상기 룩업 테이블로부터 출력하여 N개의 클럭신호마다 M개의 컬러 저역 주파수를 형성한다.

제5도는 이 발명에 따른 동기 분리회로의 각 부의 동작을 나타낸 파형도로서, 제5도 (a)는 디지탈 화된 수평동기신호를 나타낸 파형도이고, 제5도 (b) 및 (c)는 실제 동기신호가 분리되는 지점과 내부 기준 동기와의 차이를 나타낸 파형도이다.

이와같이 구성된 이 발명은 입력되는 비데오 신호가 복합 비데오 신호이고, 샘플링 클럭은 버스트에 록킹된 27㎒(멀티미디어의 공용 주파수)를 사용한다.

따라서, 상기 복합 비데오 신호는 샘플링 클럭에 의해 아날로그/디지탈 변환기(DAC)에서 샘플링된 후 동기 신호 분리를 위하여 버스트 제거 필터(150)로 출력됨과 동시에 Y/C 신호 분리부(101)로 출력된다.

Y/C신호 분리부(101)에서는 상기 아날로그/디지탈 변환기(ADC)에서 샘플링된 비데오 신호에서 휘도신호와 색신호를 분리하여 휘도신호는 휘도신호 처리부(102)로 출력하고, 색신호는 색신호 처리회로(400)의 멀티 플렉서(MUX)로 출력한다.

휘도신호 처리부(102)에서는 사기 분리된 휘도신호에 대해 FM 변조등과 같은 각종 신호처리를 수행한 후 디지털 /아날로그 변환기(DAC)를 통해 아날로그 신호로 변환하여 출력한다.

한편, 버스트 신호는 약 -201RE 정도까지 신호가 있으므로 이들 신호가 동기신호로 잘못 검출되는 것을 방지하기 위하여 버스트 제거 필터(150)에서 비데오 신호에 실려있는 버스트 신호를 제거한다.

일반적으로 상기 버스트 제거 필터(150)는 3.58㎒ 트랩(NTSC의 경우)이나 2.50㎒ 정도의 로우 패스 필터를 사용하거나 버스트 패턴만 제거하는 특수 필터를 사용하고 있다.

따라서, 상기 버스트 제거 필터(150)에서 버스트 신호가 제거된 신호는 동기 분리회로(200)와 에러 검출회로(300)로 출력된다.

동기 분리회로(200)에서는 등화 펄스를 제거한 수평동기신호와 수직동기신호를 분리하여 휘도신호 처리부(102)와 저역 주파수 발생부(404)로 동기화를 위해 제공한다. 그리고, 에러검출회로(300)에서는 수평동기신호 레벨 50%되는 지점을 기준으로 하여 이 지점과 실제 수평동기신호가 분리된 지점과의 차이를 추출하여 컬러 저역 주파수의 내부 롬 독출 어드레스 발생시 독출 어드레스의 옵셋이 되도록 바꾸어 색신호 처리회로(400)의 저역 주파수 발생부(404)로 출력한다.

한편, 상기 휘도신호 처리회로(100)의 Y/C 신호 분리부(101)에서 분리된 색신호(C)는 색 처리회로(400)의 멀티 플렉서(MUX)의 한 입력단자로 출력되므로 상기 멀티 플렉서(MUX)는 선택신호(S/C)에 의해 상기 Y/C 신호 처리부(101)에서 출력되는 색신호를 선택하여 컬러 복조부(402)로 출력한다.

상기 컬러 복조부(402)에서는 서브 캐리어 주파수 발생부(401)에서 출력되는 서브 캐리어 주파수f_sc=3.58㎒(NTSC인 경우)와 상기 멀티 플렉서(MUX)에서 출력되는 색신호를 제공받아 R-Y,B-Y의 색차신호로 변환시킨 후 컬러신호 처리부(403)로 출력하여 각종 신호 처리를 수행하고 컬러 저역 주파수 변환부(405)로 출력한다.

이때, VHS VCR인 경우 컬러 저역 주파수f_cu=40f_h=629㎑이고, 8㎜ VCR NTSC인 경우 컬러 저역 주파수f_cu=47.25f_h=743㎑이다.

이때, 저역 주파수 발생부(404)는 상기 에러 검출회로(300)로부터 출력되는 옵셋값만큼 컬러 저역 주파수 독출 어드레스를 변화시켜 독출된 저역 주파수를 상기 컬러 저역 주파수 변환부(405)로 출력하고, 상기 컬러 저역 주파수 변환부(405)에서는 상기 컬러신호 처리부(403)에서 출력되는 색차신호(R-Y,B-Y)와 상기 저역 주파수 발생부(404)에서 출력되는 저역 주파수를 제공받아 저역 변환된 컬러 신호로 만든후 디지털 신호를 아날로그 신호로 변환하는 디지털 /아날로그 변환기(DAC)를 통하여 아날로그 신호로 출력한다.

한편, 상기 동기 분리회로(200)의 동작을 제3도를 참조하여 더욱 상세하게 설명하면 다음과 같다.

상기 버스트 제거 필터(150)에서 출력되는 비데오 신호는 제1, 제2 플립플롭(201,202)으로 제공된다. 이때, 상기 비데오 신호를 8비트로 샘플링하였을 경우 0∼255까지로 신호가 양자화되는데 동기 팁(Tip)의 위치를 0으로 놓고 페디스탈 레벨을 63으로 놓으면 제5도 (a)와 같이 된다. 이때, 동기 크기의 50% 위치인 점을 기준값(REF)으로 놓으면 이 기준값 좌우에 샘플 점(point)이 있게 되며, 시간적으로 볼 때 S1이 먼저 샘플되고, S2가 나중에 샘플된다.

따라서, 상기 제1 플립플롬(201)에서는 S2 샘플점이, 제2 플립플롭(202)에서는 S2 샘플점이 비교기(203)로 출력되고, 상기 비교기(203)에서는 기준값(REF)과 비교하여 다음의 관계가 성립되면 로우신호를 출력한다.

S2REFS1

이때, S2 샘플점이 수평동기신호의 출력 위치가 된다.

그러나, 여기에는 등화 펄스가 포함되어 있으므로, 등화 펄스 제거기(204)에 의해 등화 펄스를 제거한 후 저역 주파수 발생부(404)로 출력한다.

즉, 상기 등화 펄스 제거기(204)에서는 수평동기신호의 주기보다 2배 빠른 신호를 내부에 구비된 카운터(도시되지 않음)를 통하여 찾게 되는데, 상기 비교기(203)의 출력이 로우일 때 상기 카운터를 리셋시킨 후 업 카운팅을 하여 수평동기신호의 반 정도에 또 리셋이 걸리면 이를 내부 기준값으로 사용하지 않고 수평동기 정도의 주기에 리셋이 걸리면 이를 내부 기준값으로 삼는다. 그리고, 다음의 수평동기신호 검출부터는 수평동기신호의 반되는 곳에 게이팅을 하여 등화 펄스가 출력되지 못하도록 한다.

또한, 한번 셋팅되면 다음의 등화 펄스 구간에서는 리셋이 걸리지 않도록 하고, 수평동기신호의 한 주지가 되는 부근에 윈도우(Window)를 발생시키고 이때, 상기 비교기(203)로부터의 출력이 로우가 되지 않으면 수평동기신호에 에러가 발생하였다고 판단하고 강제로 수평동기를 발생시켜 위의 과정을 반복하게 한다.

한편, 수평동기신호는 제5도 (b),(c)와 같이 실제 수평동기신호가 분리되는 지점과 내부 기준값(REF)이 차이가난다. 즉, △T1, △T2등과 같이 수평동기신호의 분리 위치가 흔들리게 된다.

이때, 수평동기신호 에러의 검출식을 보면 다음과 같다.

상기 식 (1)을 도면으로 구성하면 제4도와 같이 되고, 제4도를 상세하게 설명하면 다음과 같다.

상기 버스트 제거 필터(150)에서 출력되는 비데오 신호가 제3, 제4 플립플롬(301,302)으로 제공되면, 제3 플립플롭(301)에서는 S2 샘플점이, 제4 플립플롭(302)에서는 S1 샘플점이 제1 가산기(303)와 제1 감산기(305)로 출력된다. 따라서, 제1 가산기(303)의 출력은 S1+S2가 되고, 제1 감산기(305)의 출력은 S1-S2가 된다.

그리고, 상기 제1 가산기(304)의 출력은 제2 감산기(304)의 일측 입력단자로 출력되고, 이 제2 감산기(304)의 타측 입력단자에는 기준값을 2배한 2REF가 인가되므로, 상기 제2 감산기(304)의 출력은 상기 식 (1)의 분자값인 2REF-(S1+S2)가 되어 승산기(307)의 일측 입력단자로 출력된다.

한편, 상기 제1 감산기(305)의 출력은 반전부(306)로 인가되어 제1 감산기(305)의 출력을 하기 식 (2)와 같이 반전되어 상기 승산기(307)의 다측 입력단자로 출력된다.

상기 승산기(307)의 출력은 하기 식 (3)과 같이 되어 제2 가산기(308)의 일측 입력단자로 출력된다.

그리고, 상기 제2 가산기(308)의 타측 입력단자에는 정수 '1'이 인가되므로, 상기 제2 가산기(308)의 출력은 상기 식 (1)과 같이 되어 롬(309)로 출력된다.

이때, 상기 롬(309)에는 컬러 저역 주파수의 1 주기에 해당하는 정현파형을 2048개의 샘플점으로 샘플링하여 그 샘플값들을 순차적인 어드레스를 갖도록 저장된다. 이때, 상기 롬등의 기억 장치의 룩업 테이블은 0∼2047개의 독출 어드레스를 갖는다.

이때, 제6도와 같이 수평동기신호 분리가 기준값(예, 31)인 점에서 발생했다면 원점(어드레스 0)에서부터 출발하여 샘플링 클럭마다 독출 어드레스를 증가시켜가며 독출하면 여기에 맞는 컬러 저역 주파수 f_cu가 출력하게 된다.

그러나, 동기신호 분리가 제6도의 △T1만큼 지연이 되면 저역 주파수 f_cu의 출력도 그만큼 지연되게 되며 따라서, 컬러 저역 주파수 f_cu가 수평 라인 주파수 f_h에 록킹되지 않게 된다.

이때, 상기 컬러 저역 주파수 f_cu를 수평 라인 주파수 f_h에 록킹시키기 위해서는 상기 에러 검출회로(300)의 출력(H-error)을 룩업 테이블의 독출 어드레스의 옵셋값으로 제공하면 된다. 즉, 상기 에러 검출회로(300)에서 수평동기신호 에러값(H-error)으로 △T1에 해당하는 값이 출력되었다면 △T1만큼의 어드레스를 룩업 테이블로부터 얻어 독출 어드레스의 시작을 제6도와 같이 △T1에 해당하는 옵셋값인 A점에서 하게되면 수평동기신호에 록킹되는 효과를 가져오게 된다.

예를 들어, 기준값이 31이고, S1 샘플점이 37이며, S2 샘플점이 29이라면 수평동기신호 에러값(H-error)은 0.5가 된다. 이것은, 실제 동기신호 분리가 일어나야 할 점보다 0.5만큼 지나서 동기신호가 분리됨을 의미한다. 따라서, 상기 0.5는 저역 주파수 발생부(404)의 독출 어드레스의 옵셋값으로 변환시키기 위하여 룩업 테이블(309)로 출력된다.

△T2의 경우도 마찬가지이다. 이렇게하면 컬러 저역 주파수는 항상 수평 라인 주파수 f_h에 록킹된 효과를 얻을수 있어 샘플링 클럭을 어떤 것으로 사용하더라도 저역 주파수는 일정하게 수평 라인 주파수 f_h에 록킹시킬 수 있다.

이상에서와 같이 이 발명에 따른 동기신호 에러검출 및 컬러 저역 주파수 위상 보정회로에 의하면, 동기신호 분리 위치와 내부 기준값과의 차이를 검출하여 이 값을 룩업 테이블의 독출 어드레스의 옵셋값으로 출력함으로써 샘플링 클럭을 어떤 것으로 사용하더라도 컬러 저역 주파수를 항상 수평 라인 주파수에 록킹시키게 되어 컬러 저역 주파수의 위상을 보정하는 효과가 있다.

Claims

컬러 저역 주파수의 기본 파형을 균일한 간격을 갖는 N개의 샘플링덤으로 샘플링하여 룩업 테이블로 저장하고 N개의 클럭마다 상기 룩업 테이블을 M회 독출하기 위한 독출 어드레스에 대응하는 샘플링값을 상기 룩업 테이블로부터 출력하여 컬러 저역 주파수를 발생하는 방법에 있어서, 샘플링된 비데오 신호에서 수평동기신호와 수직동기신호를 분리한 후 상기 수평동기신호에서 등화 펄스를 제거하여 상기 컬러 저역 주파수를 수평 라인 주파수에 록킹시키기 위한 수평동기신호를 출력하는 제1 과정과, 실제 동기신호가 분리되는 위치와 수평동기신호 레벨의 소정 레벨되는 지점을 기준 위치로 하여 두 위치의 차이를 검출하여 상기 룩업 테이블의 독출 어드레스의 옵셋값으로 출력하는 제2 과정으로 이루어지는 동기신호 에러검출 및 컬러 저역 주파수 위상 보정방법.
제1항에 있어서, 상기 제1 과정은, 시간적으로 먼저 샘플링되는 S1 샘플점과 나중에 샘플링되는 S2 샘플점과 수평동기신호 레벨의 소정 레벨되는 기준 샘플점(REF)과를 비교하여 S2 샘플점이 기준 샘플점보다 작고 S1 샘플점이 기준 샘플점(REF)보다 크면(S2REFS1), S2 샘플점이 동기신호 분리 위치로 되어 로우신호를 출력하는 제1 스텝과, 상기 제1 스텝에 의해 로우신호가 출력되면 업 카운팅을 하다가 수평동기신호 주기의 반정도에 리셋이 걸리면 내부 기준위치(REF)로 삼지않고 수평동기신호의 1 주기에 리셋이 걸리면 이 부분을 내부 기준 위치(REF)로 삼는 제2 스텝과, 상기 제2 스텝이 수행되면 다음의 수평동기신호 검출부터는 수평동기신호의 반되는 곳에 게이팅을 하여 등화 펄스를 제거하는 제3 스텝과, 상기 제3 스텝이 수행되면 다음의 등화 펄스 구간에서 리셋이 걸리지 않도록 하는 제4 스텝과, 수평동기신호의 1주기가 되는 부근에 윈도우를 발생키겨 상기 제1 스텝에서 로우신호가 출력되지 않으면 수평동기신호에 에러가 발생했다고 판단하여 강제로 수평동기신호를 발생시켜 상기 스텝들을 반복하는 제5 스텝으로 이루어지는 동기신호 에러검출 및 컬러 저역 주파수 위상 보정방법.
컬러 저역 주파수의 기본 파형을 균일한 가격을 갖는 N개의 샘플링점으로 샘플링하여 기억 장치에 록업 테이블로 저장하고 N개의 클럭마다 상기 룩업 테이블을 M회 독출하기 위한 독출 어드레스에 대응하는 샘플링값을 상기 룩업 테이블로부터 출력하여 컬러 저역 주파수를 발생하는 장치에 있어서, 샘플링된 비데오 신호에서 수평동기신호와 수직동기신호를 분리한 후 상기 수평동기신호에서 등화 펄스를 제거하여 상기 컬러 저역 주파수를 수평 라인 주파수에 록킹시키기 위한 수평동기신호를 출력하는 동기 분리회로와, 샘플링된 비데오 신호에서 실제 동기신호가 분리되는 위치와 수평동기신호 레벨의 소정레벨되는 지점을 기준 위치로 검출한 후 두 위치의 차이를 상기 룩업 테이블의 독출 어드레스의 옵셋값으로 출력하는 에러 검출회로로 이루어지는 동기신호 에러검출 및 컬러 저역 주파수 위상 보정회로.