KR0140602B1 - Phase Locked Loop of Microwave Oscillators - Google Patents
Phase Locked Loop of Microwave OscillatorsInfo
- Publication number
- KR0140602B1 KR0140602B1 KR1019950010428A KR19950010428A KR0140602B1 KR 0140602 B1 KR0140602 B1 KR 0140602B1 KR 1019950010428 A KR1019950010428 A KR 1019950010428A KR 19950010428 A KR19950010428 A KR 19950010428A KR 0140602 B1 KR0140602 B1 KR 0140602B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- output
- oscillator
- pass filter
- phase
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 47
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 초고주파 발진기의 위상고정루프에 관한 것으로, 수정발진기(12)에서 출력된 발진 주파수를 수 십배 체배하여 출력하는 주파수체배기(14)와 ; 전압제어발진기(10)에서 출력된 초고주파의 발진 주파수와 상기 주파수체배기(14)에서 체배되어 출력된 주파수를 혼합하여 원하는 주파수 대역으로 주파수를 변환하여 출력하는 주파수혼합기(16) ; 상기 주파수혼합기(16)에서 출력된 주파수 중에서 원하는 주파수만을 검출하여 출력하는 제1 대역통과필터(18) ; 상기 제1대역 통과필터(18)에서 출력된 주파수를 증폭하여 출력하는 중간주파수증폭기(0) ; 상기 중간주파수증포기(20)에서 출력된 주파수 중에서 비선형 고조파성분을 제거하여 출력하는 제2 대역통과필터(22) ; 기준주파수를 출력하는 기준주파수발진기(24) ; 상기 제2 대역통과필터(22)에서 출력된 주파수와 상기 기준주파수발진기(24)에서 출력된 기준주파수를 위상비교하는 위상검출기(26) 및 ; 상기 위상검출기(26)에서 출력된 신호를 필터링하여 상기 제2 대역통과필터(22)에서 출력된 주파수와 상기 기준주파수발진기(24)에서 출력된 기준주파수의 위상차를 검출하고, 검출된 위상차에 따라 DC 전압을 상기 전압제어발진기(10)로 입력하여 전압제어발진기(10)의 발진주파수 및 위상을 안정화하는 저역통과필터(28)를 포함하여 구성되어, 프리스케일러를 사용하지 않고 초고주파 발진기의 발진 주파수 및 위상을 고정하여 안정된 초고주파의 발진 주파수를 출력할 수 있는 것이다.The present invention relates to a phase-locked loop of an ultra-high frequency oscillator, comprising: a frequency multiplier 14 for multiplying an oscillation frequency output from the crystal oscillator 12 several times and outputting it; A frequency mixer 16 for mixing the oscillation frequency of the ultra-high frequency output from the voltage controlled oscillator 10 and the frequency multiplied by the frequency multiplier 14 and converting the frequency into a desired frequency band and outputting the frequency; A first band pass filter 18 which detects and outputs only a desired frequency from the frequencies output from the frequency mixer 16; An intermediate frequency amplifier (0) for amplifying and outputting the frequency output from the first band pass filter (18); A second band pass filter 22 which removes and outputs nonlinear harmonic components from the frequencies output from the intermediate frequency amplifier 20; A reference frequency oscillator 24 for outputting a reference frequency; A phase detector 26 for comparing the frequency output from the second band pass filter 22 with the reference frequency output from the reference frequency oscillator 24; Filters the signal output from the phase detector 26 to detect a phase difference between the frequency output from the second band pass filter 22 and the reference frequency output from the reference frequency oscillator 24 and according to the detected phase difference. And a low pass filter 28 for inputting a DC voltage into the voltage controlled oscillator 10 to stabilize the oscillation frequency and phase of the voltage controlled oscillator 10, and the oscillation frequency and frequency of the ultra high frequency oscillator without using a prescaler. It is possible to output stable ultra-high oscillation frequency by fixing phase.
Description
제1도는 종래의 초고주파 발진기의 위상고정루프의 블럭선도.1 is a block diagram of a phase locked loop of a conventional high frequency oscillator.
제2도는 본 발명에 따른 초고주파 발진기의 위상고정루프의 블럭선도이다.2 is a block diagram of a phase locked loop of an ultra high frequency oscillator according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1:전압제어발전기 2:프리스케일러1: voltage controlled generator 2: prescaler
3:분주기 4:대역통과필터3: divider 4: bandpass filter
5:기준주파수발진기 6:위상검출기5: Reference frequency oscillator 6: Phase detector
7:저역통과필터 10:전압제어발진기7: low pass filter 10: voltage controlled oscillator
12:수정발진기 14:주파수체배기12: crystal oscillator 14: frequency multiplier
16:주파수혼합기 18:제1 대역통과필터16: Frequency Mixer 18: First Bandpass Filter
20:중간주파수증폭기 22:제2 대역통과필터20: intermediate frequency amplifier 22: second band pass filter
24:기준주파수발진기 26:위상검출기24: reference frequency oscillator 26: phase detector
28:저역통과필터28: low pass filter
본 발명은초고주파 발진기의 위상고정루프에 관한 것으로, 특히 10GHz이상의 높은 주파수를 발진하는 초고주파 발진기에 출력된 발진 주파수의 위상을 고정하여 안정된 초고주파의 발진 주파수를 출력하도록 된 초고주파 발진기의 위상고정루프에 관한 것이다.The present invention relates to a phase locked loop of an ultra-high frequency oscillator, and more particularly, to a phase locked loop of an ultra-high frequency oscillator configured to output a stable high frequency oscillation frequency by fixing a phase of an oscillation frequency output to an ultra high frequency oscillator of 10 GHz or more. will be.
일반적으로, 위상고정루프(PLL : Phase-Locked Loop)는 표준이 되는 주파수(기준주파수)와 전압제어발진기(VC0)에서 출력된 발진 주파수의 위상차를 검출하여 전압제어발진기의 발진 주파수의 위상을 결정하는 회로로서, 이 회로를 이용하여 고안정도의 임의의 주파수 발진회로 만들 수 있은 것이다.In general, a phase-locked loop (PLL) detects a phase difference between a standard frequency (reference frequency) and an oscillation frequency output from the voltage controlled oscillator VC0 to determine the phase of the oscillation frequency of the voltage controlled oscillator. By using this circuit, an arbitrary frequency oscillation circuit of the design can be made.
이러한 위상고정루프는 최근의 반도체 집적기술의 눈부신 발달에 힘입어 크게 주목받기 시작한 기능소자로서, 1960년대 전반까지는 위상고정루프는 개별부품으로 구성되어 있던 관계로 고가이고 더구나 일반적으로 다루기 힘든 것이었기 때문에 그 사업범위가 한정되어 있었다.The phase locked loop is a functional device that has attracted much attention thanks to the recent remarkable development of semiconductor integrated technology. Since the phase locked loop was composed of individual components until the early 1960s, it was expensive and generally difficult to handle. The business scope was limited.
그러나, 1970년경부터 반도체 직접회로기술이 급속히 진보함으로서 현재에 와서는 위상고정루프는 특수한 용도를 제외하고 거의 IC화 되어 가격도 저렴해지고 사용도 용이해졌기 때문에 다방면에서 이용되고 있다.However, with the rapid progress of semiconductor integrated circuit technology since 1970, the phase-locked loops have been used in various fields since they are almost integrated into ICs except for special applications, which are cheaper and easier to use.
또한, 데이타통신이나 위성통신에 있어서는 위상고정루프의 안정성이나 신뢰성이 문제가 되어 디지탈 구성의 위상검파회로(위상비교기), 전압제어발진기, 저역통과필터(루프 필터)를 이용한 디지탈 위상고정루프가 주목을 받게 되고, 널리 연구되고 있다.Also, in data communication and satellite communication, the stability and reliability of the phase locked loop becomes a problem, and the digital phase locked loop using a phase detector circuit (phase comparator), a voltage controlled oscillator, and a low pass filter (loop filter) with a digital configuration is noted. It is received and widely studied.
한편, 제1도는 종래의 초고주파 발진기의 위상고정루프의 블럭선도로서, 위상고정루프를 이용하여 초고주파 발진기의 발진 주파수 및 위상을 안정시킨 것이다.FIG. 1 is a block diagram of a phase locked loop of a conventional ultra high frequency oscillator. The phase fixed loop is used to stabilize the oscillation frequency and phase of the ultra high frequency oscillator.
즉, 초고주파의 발진 주파수를 출력하는 전압제어발진기(1)와 ; 상기 전압제어발진기(1)에서 출력된 초고주파의 발진 주파수를 분주하는 프리스케일러(2) ; 상기 프리스케일러(2)에서 분주되어 출력된 주파수를 분주하는 분주기(3) ; 상기 분주기(3)에서 분주되어 출력된 주파수 증 원하는 주파수만을 검출하여 출력하는 대역통과필터(4) ; 기준주파수를 출력하는 기준주파수발진기(5) ; 상기 대역통과필터(4)에서 출력된 주파수를 상기 기준주파수발진기(5)에서 출력된 기준주파수와 위상비교하는 위상검출기(6) 및 ; 상기위상검출기(6)에서 출력된 신호를 필터링하여 검출된 위상치에 따라 DC 전압을 상기 전압제어발진기(1)로 입력하여 전압제어발진기(1)의 발진 주파수 및 위상을 안정시키는 저역통과필터(7)로 구성된다.That is, the voltage controlled oscillator 1 for outputting the oscillation frequency of the ultra-high frequency; A prescaler (2) for dividing the oscillation frequency of the ultra-high frequency output from the voltage controlled oscillator (1); A divider (3) for dividing the frequency divided and output from the prescaler (2); A band pass filter (4) for detecting and outputting only the frequency of the frequency booster divided and output from the divider (3); A reference frequency oscillator 5 for outputting a reference frequency; A phase detector 6 for comparing the frequency output from the band pass filter 4 with the reference frequency output from the reference frequency oscillator 5; A low pass filter for filtering the signal output from the phase detector 6 and inputting a DC voltage to the voltage controlled oscillator 1 according to the detected phase value to stabilize the oscillation frequency and phase of the voltage controlled oscillator 1 ( 7) consists of.
상기와 같이 구성된 종래의 초고주파 발진기의 위상고정루프는, 전압제어 발진기(1)에서 출력된 초고주파의 발진 주파수는 프리스케일러(2)에서 분주된 다음 분주기(3)에서 다시 분주되며, 분주기(3)에서 분주되어 출력된 주파수는 대역통과필터(4)에서 원하는 주파수만이 검출되어 출력된다.In the phase-locked loop of the conventional ultra-high frequency oscillator configured as described above, the oscillation frequency of the ultra-high frequency output from the voltage controlled oscillator 1 is divided by the prescaler 2 and then divided by the frequency divider 3, and the frequency divider 3 The frequency divided and output from the N-B) is detected and output only the desired frequency by the band pass filter 4.
그리고, 상기 대역통과필터(4)에서 출력된 주파수는 기준주파수발진기(5)에서 출력된 기준주파수와 위상검출기(6)에서 위상비교되어 출력되고, 저역통과필터(7)는 상기 위상검출기(6)에서 출력된 신호로부터 상기 기준주파수발진기(5)에서 출력된 기준주파수와 상기 대역통과필터(4)에서 출력된 주파수의 위상차를 검출하여, 검출된 위상차에 따라 DC 전압을 상기 전압제어발진기(1)로 입력하여 전압제어발진기(1)의 발진주파수 및 위상을 안정화하는 것이다.The frequency output from the band pass filter 4 is compared with the phase output from the phase detector 6 and the reference frequency output from the reference frequency oscillator 5, and the low pass filter 7 is output from the phase detector 6. Detects a phase difference between the reference frequency output from the reference frequency oscillator 5 and the frequency output from the band pass filter 4 from the signal output from the signal and outputs a DC voltage according to the detected phase difference. To stabilize the oscillation frequency and phase of the voltage controlled oscillator (1).
그러나, 이러한 종래의 초고주파 발진기의 위상고정루프는 10GHz 이상의 높은 주파수에서는 프리스케일러를 구성하는데 상당한 어려움이 있었다.However, the phase locked loop of such a conventional microwave oscillator has a considerable difficulty in constructing a prescaler at a high frequency of 10 GHz or more.
이에 본 발명은 상기와 같은 종래이 제 문제점을 해소하기 위한 것으로, 프리스케일러를 사용하지 않는 한편, 초고주파 발진기의 발진 주파수 및 위상을 고정하여 안정된 초고주파의 발진주파수를 출력하도록 된 초고주파 발진기의 위상고정루프를 제공하는데 그 목적 있다.Accordingly, the present invention is to solve the above problems, and provides a phase-locked loop of the ultra-high frequency oscillator which does not use a prescaler, but outputs a stable high frequency oscillation frequency by fixing the oscillation frequency and phase of the ultra-high frequency oscillator. Its purpose is to.
이러한 목적을 달성하기 위한 본 발명에 따른 초고주파 발진기의 위상고정 루프는, 초고주파의 발진 주파수를 출력하는 전압제어발진기와 ; 안정도가 극히 우수한 발진 주파수를 출력하는 수정발진기 ; 상기 수정발진기에서 출력된 발진 주파수를 수 십배 체배하여 출력하는 주파수체배기 ; 상기 전압제어발진기에서 출력된 초고주파의 발진주파수와 상기 주파수 체배기에서 체배되어 출력된 주파수를 혼합하여 원하는 주파수 대역으로 주파수를 변환하여 출력하는 주파수혼합기 ; 상기 주파수혼합기에서 출력된 주파수 중에서 원하는 주파수만을 검출하여 출력하는 제1 대역통과필터 ; 상기 제1 대역통과필터에서 출력된 주파수를 증폭하여 출력하는 중간주파수증폭기 ; 상기 중간주파수증폭기에서 출력된 주파수 중에서 비선형 고조파성분을 제거하여 출력하는 제2 대역통과필터 ; 기준주파수를 출력하는 기준주파수발진기 ; 상기 제2 대역통과필터에서 추력된 주파수와 상기 기준주파수발진기에서 출력된 기준주파수를 위상비교하는위상검출기 및 ; 상기 위상검출기에서 출력된 신호를 필터링하여 상기 제2 대역통과필터에서 출력된 주파수와 상기 기준주파수 발진기에서 출력된 기준주파수의 위상차를 검출하고, 검출된 위상차에 따라 DC 전압을 상기 전압제어발진기로 입력하여 전압제어발진기의 발진주파수 및 위상을 안정화하는 저역통과필터로 구성된다.The phase locked loop of the ultra-high frequency oscillator according to the present invention for achieving the above object includes a voltage controlled oscillator for outputting the oscillation frequency of the ultra-high frequency; Crystal oscillator which outputs oscillation frequency with extremely good stability; A frequency multiplier for multiplying the oscillation frequency output from the crystal oscillator by several orders of magnitude; A frequency mixer which converts the frequency into a desired frequency band by mixing the oscillation frequency of the ultra-high frequency output from the voltage controlled oscillator and the frequency multiplied by the frequency multiplier and outputting the frequency; A first band pass filter which detects and outputs only a desired frequency from the frequencies output from the frequency mixer; An intermediate frequency amplifier for amplifying and outputting the frequency output from the first band pass filter; A second band pass filter which removes and outputs nonlinear harmonic components from the frequencies output from the intermediate frequency amplifier; A reference frequency oscillator for outputting a reference frequency; A phase detector for comparing the frequency thrust of the second band pass filter with the reference frequency output from the reference frequency oscillator; Filters the signal output from the phase detector to detect a phase difference between the frequency output from the second band pass filter and the reference frequency output from the reference frequency oscillator, and inputs a DC voltage to the voltage controlled oscillator according to the detected phase difference. It consists of a low pass filter that stabilizes the oscillation frequency and phase of the voltage controlled oscillator.
따라서, 프리스케일러를 사용하지 않고도 초고주파 발진기의 발진 주파수 및 위상을 고정하여 안정된 초고주파의 발진 주파수를 출력할 수 있는 것이다.Therefore, the oscillation frequency and phase of the ultra high frequency oscillator can be fixed without outputting the prescaler, thereby outputting a stable high frequency oscillation frequency.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제도는 본 발명에 따른 초고주파 발진기의 위상고정루프의 블럭선도로서, 초고주파의 발진 주파수를 출력하는 전압제어발진기(10)와 ; 안정도가 극히 우수한 발진 주파수를 출력하는 수정발진기(12) ; 상기 수정발진기(12)에서 출력된 발진 주파수를 수 십배 체배하여 출력하는 주파수체배기(14) ; 상기 전압제어발진기(10)에서 출력된 초고주파의 발진 주파수와 상기 주파수체배기(14)에서 체배되어 출력된 주파수를 혼합하여 원하는 주파수 대역으로 주파수를 변환하여 출력하는 주파수혼합기(16) ; 상기 주파수혼합기(16)에서 출력된 주파수 중에서 원하는 주파수만을 검출하여 출력하는 제1 대역통과필터(18) ; 상기 제1 대역통과필터(18)에서 출력된 주파수를 증폭하여 출력하는 중간주파수증폭기(20) ; 상기 중간주파수증폭기(20)에서 출력된 주파수 중에서 비선형 고조파성분을 제거하여 출력하는 제2 대역통과필터(22) ; 기준주파수를 출력하는 기준주파수발진기(24) ; 상기 제2 대역통과필터(22)에서 출력된 주파수와 상기 기주주파수발진기(24)에서 출력된 기준주파수를 위상비교하는 위상검출기(26) 및 ; 상기 위상검출기(26)에서 출력된 신호를 필터링하여 상기 제2 대역통과필터(22)에서 출력된 주파수와 상기 기준주파수발진기(24)에서 출력된 기준주파수의 위상차를 검출하고, 검출된 위상차에 따라 DC 전압을 상기 전압제어발진기(10)로 입력하여 전압제어발진기(10)의 발진주파수 및 위상을 안정화하는 지역통과필터(28)를 포함하여 구성된다.The scheme is a block diagram of a phase locked loop of an ultra high frequency oscillator according to the present invention, comprising: a voltage controlled oscillator 10 for outputting an ultra high frequency oscillation frequency; A crystal oscillator 12 for outputting an oscillation frequency with extremely excellent stability; A frequency multiplier 14 for multiplying and oscillating the oscillation frequency output from the crystal oscillator 12 several times; A frequency mixer 16 for mixing the oscillation frequency of the ultra-high frequency output from the voltage controlled oscillator 10 and the frequency multiplied by the frequency multiplier 14 to convert the frequency into a desired frequency band and output the converted frequency; A first band pass filter 18 which detects and outputs only a desired frequency from the frequencies output from the frequency mixer 16; An intermediate frequency amplifier 20 for amplifying and outputting the frequency output from the first band pass filter 18; A second band pass filter 22 which removes and outputs nonlinear harmonic components from the frequencies output from the intermediate frequency amplifier 20; A reference frequency oscillator 24 for outputting a reference frequency; A phase detector 26 for comparing the frequency output from the second band pass filter 22 with the reference frequency output from the host frequency oscillator 24; Filters the signal output from the phase detector 26 to detect a phase difference between the frequency output from the second band pass filter 22 and the reference frequency output from the reference frequency oscillator 24 and according to the detected phase difference. And a local pass filter 28 for inputting a DC voltage to the voltage controlled oscillator 10 to stabilize the oscillation frequency and phase of the voltage controlled oscillator 10.
상기와 같이 구성된 본 발명에 따른 초고주파 발진기의 위상고정루프의 작용 및 효과를 상세히 설명하면 다음과 같다.Referring to the operation and effects of the phase locked loop of the ultra-high frequency oscillator according to the present invention configured as described above are as follows.
전압제어발진기(10)에서 출력된 초고주파의 발진 주파수와 기준주파수발진기(24)에서 출력된 기준주파수는 그 주파수 차이가 발생됨에 따라 전압제어 발진기(10)에서 출력된 발진 주파수를 그대로 피드백시켜 기준주파수발진기(24)에서 출력된 기준주파수와 위상비교를 하여 그 위상차에 따라 DC 전압을 상기 전압제어발진기(10)에 제공하여 전압제어발진기(10)의 발진 주파수 및 위상을 안정화할 수 없는 것이다.The oscillation frequency of the ultra-high frequency output from the voltage controlled oscillator 10 and the reference frequency output from the reference frequency oscillator 24 feed back the oscillation frequency output from the voltage controlled oscillator 10 as the frequency difference occurs. It is impossible to stabilize the oscillation frequency and phase of the voltage controlled oscillator 10 by comparing the phase with the reference frequency output from the oscillator 24 and providing a DC voltage to the voltage controlled oscillator 10 according to the phase difference.
따라서, 본 발명은 안정도가 극히 우수한 수정발진기(12)를 사용한 것으로, 수평발진기(12)에서 출력되는 안정도가 극히 우수한 발진 주파수를 체배하여 상기 전압제어발진기(10)에서 출력된 초고주파의 발진 주파수와 혼합하여 상기 전압제어발진기(10)에서 출력된 초고주파의 발진 주파수를 원하는 주파수 대역으로 주파수를 변환시킴에 따라 분주기 역할을 수행하도록 한것이다.Accordingly, the present invention uses a crystal oscillator 12 having excellent stability, and multiplies the oscillation frequency with excellent stability output from the horizontal oscillator 12 and the oscillation frequency of the ultra-high frequency output from the voltage controlled oscillator 10. By mixing and converting the frequency of the oscillation frequency of the ultra-high frequency output from the voltage controlled oscillator 10 to the desired frequency band to serve as a divider.
즉, 수정발진기(12)에서 출력된 안정도가 극히 우수한 발진 주파수를 주파수체제배(14)에서 수십배 체배하여 출력하고, 주파수혼합기(16)는 상기 주파수체배기(14)에서 체배되어 출력된 주파수와 전압제어발진기(10)에서 출력된 초고주파의 발진 주파수를 혼합하여 원하는 주파수 대역으로 주파수를 변환하여 출력한다.That is, the oscillation frequency output from the crystal oscillator 12 is extremely excellent and multiplied several times in the frequency multiplier 14, and the frequency mixer 16 multiplies and outputs the frequency and voltage multiplied by the frequency multiplier 14. The oscillation frequency of the ultra-high frequency output from the control oscillator 10 is mixed and the frequency is converted into a desired frequency band and output.
이때, 상기 주파수혼합기(16)는 전압제어발진기(10)에서 출력된 발진 주파수를 원하는 주파수 대역으로 주파수를 변환함에 따라 분주기 역활을 수행하게 되는 것이다.In this case, the frequency mixer 16 performs a divider role by converting a frequency of the oscillation frequency output from the voltage controlled oscillator 10 into a desired frequency band.
그리고, 제1 대역통과필터(18)는 상기 주파수혼합기(16)에서 출력된 주파수 주에서 원하는 주파수만을 검출하여 출력하고, 상기 제1 대역통과필터(18)에서 출력된 주파수는 중간주파수증폭기(20)에서 증폭되어 출력된다.In addition, the first band pass filter 18 detects and outputs only a desired frequency in the frequency band output from the frequency mixer 16, and the frequency output from the first band pass filter 18 is an intermediate frequency amplifier 20. Is amplified and output.
또한, 상기 중간주파수증폭기(20)에서 출력된 주파수 중에는 비선형 고조파성분이 존해할 수 있으므로, 제2 대역통과필터(22)는 상기 중간주파수증폭기(20)에서 출력된 주파수 중에서 비선형 고조파성분을 제거하여 출력하고, 상기 제2 대역통과필터(22)에서 출력된 주파수와 기준주파수발진기(24)에서 출력된 기준주파수는 위상검출기(26)에서 위상비교되어 출력된다.In addition, since a nonlinear harmonic component may exist among the frequencies output from the intermediate frequency amplifier 20, the second band pass filter 22 removes the nonlinear harmonic components from the frequencies output from the intermediate frequency amplifier 20. The frequency output from the second band pass filter 22 and the reference frequency output from the reference frequency oscillator 24 are compared in phase with the phase detector 26.
그리고, 저역통과필터(28)는 상기 위상검출기(26)에서 출력된 신호로부터 상기 기준주ㅍ수발진기(24)에서 출력된 기준주파수와 상기 제2 대역통과필터(22)에서 출력된 주파수의 위상차를 검출하여, 검출된 위상차에 따라 DC 전압을 상기 전압제어발진기(10)로 입력하여 전압제어발진기(10)의 발진주파수 및 위상을 안정화하는 것이다.The low pass filter 28 is a phase difference between the frequency output from the reference frequency oscillator 24 and the frequency output from the second band pass filter 22 from the signal output from the phase detector 26. Is detected and the DC voltage is input to the voltage controlled oscillator 10 according to the detected phase difference to stabilize the oscillation frequency and phase of the voltage controlled oscillator 10.
이상에서 살펴본 바와 같이 본 발명에 따르면,프리스케일러를 사용하지 않고 초고주파 발진기의 발진 주파수 및 위상을 고정하여 안정된 초고주파의 발진 주파수를 출력할 수 있는 것이다.As described above, according to the present invention, the oscillation frequency of the stable ultra-high frequency can be output by fixing the oscillation frequency and phase of the ultra-high frequency oscillator without using a prescaler.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950010428A KR0140602B1 (en) | 1995-04-29 | 1995-04-29 | Phase Locked Loop of Microwave Oscillators |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950010428A KR0140602B1 (en) | 1995-04-29 | 1995-04-29 | Phase Locked Loop of Microwave Oscillators |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039654A KR960039654A (en) | 1996-11-25 |
| KR0140602B1 true KR0140602B1 (en) | 1998-07-15 |
Family
ID=19413330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950010428A KR0140602B1 (en) | 1995-04-29 | 1995-04-29 | Phase Locked Loop of Microwave Oscillators |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0140602B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101358905B1 (en) * | 2012-06-20 | 2014-02-05 | 주식회사 피플웍스 | Analog phase shifter using phase-locked loop |
| KR101691848B1 (en) * | 2012-09-06 | 2017-01-02 | 한국전자통신연구원 | Apparatus for transmitting and receiving signal in communication system |
| KR102691100B1 (en) * | 2022-01-11 | 2024-08-05 | 한국과학기술원 | An Ultra-Low Jitter, Low-Power, W/D-band PLL Using a Power-Gating Injection-Locked Frequency Multiplier-Based Phase Detector |
-
1995
- 1995-04-29 KR KR1019950010428A patent/KR0140602B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960039654A (en) | 1996-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100193862B1 (en) | Frequency converter to get stable frequency | |
| US8258877B2 (en) | Feed-back and feed-forward systems and methods to reduce oscillator phase-noise | |
| US4720688A (en) | Frequency synthesizer | |
| CA1289633C (en) | Pll frequency synthesizer | |
| KR0140602B1 (en) | Phase Locked Loop of Microwave Oscillators | |
| EP0277204B1 (en) | Microwave diode oscillator | |
| US4706047A (en) | Frequency extended digitally generated FM | |
| US4486717A (en) | Phase controlled oscillator including a phase lock loop and dual sweep oscillators | |
| US5239271A (en) | Microwave synthesizer | |
| US4634999A (en) | RF oscillator frequency stabilizing circuit using self-mixing with reference frequency | |
| US20040027205A1 (en) | Local oscillator apparatus for low-noise generation of arbitrary frequencies | |
| JPS63128816A (en) | Pll circuit | |
| US3866137A (en) | Phase locked frequency divider circuitry | |
| JP3712141B2 (en) | Phase-locked loop device | |
| JPH10126262A (en) | Frequency synthesizer | |
| Brock et al. | A 50 GHz monolithic RSFQ digital phase locked loop | |
| KR960027347A (en) | Wideband Phase-Locked Loop (PLL) Frequency Synthesizer with Gain Control | |
| KR960039655A (en) | Phase Locked Loop of Microwave Oscillators | |
| FI86119B (en) | Device for the creation of two oscillator signals | |
| JP2004040562A (en) | Reference frequency generation method using standard wave and equipment | |
| JPH03186017A (en) | Phase locked oscillation circuit | |
| JPS6076819A (en) | Radio receiver free from cross spurious | |
| JPH0130332B2 (en) | ||
| JPH04138722A (en) | Pll integrated circuit device | |
| Eisele et al. | Recent experimental results from GaAs TUNNETT diodes above 100 GHz |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19950429 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19950429 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19980130 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19980313 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19980313 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20010227 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20020228 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030303 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040226 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050225 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060224 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070305 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20080303 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080303 Start annual number: 11 End annual number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20100210 |