KR0140202Y1 - A watch having an alarming function - Google Patents
A watch having an alarming function Download PDFInfo
- Publication number
- KR0140202Y1 KR0140202Y1 KR2019950021082U KR19950021082U KR0140202Y1 KR 0140202 Y1 KR0140202 Y1 KR 0140202Y1 KR 2019950021082 U KR2019950021082 U KR 2019950021082U KR 19950021082 U KR19950021082 U KR 19950021082U KR 0140202 Y1 KR0140202 Y1 KR 0140202Y1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- flip flop
- output terminal
- terminal
- control unit
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G13/00—Producing acoustic time signals
- G04G13/02—Producing acoustic time signals at preselected times, e.g. alarm clocks
- G04G13/021—Details
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C21/00—Producing acoustic time signals by electrical means
- G04C21/04—Indicating the time of the day
- G04C21/12—Indicating the time of the day by electro-acoustic means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
Abstract
이 은 임의의 설정된 시간이 도래하면 알람기능이 동작하되, 이러한 알람기능이 24시간을 주기로 동작하도록한 24시간 주기의 알람기능을 가지는 시계에 관한 것이다.This relates to a clock that has an alarm function that operates when a predetermined time arrives, but the alarm function operates 24 hours.
이 고안은 시계제어부(10)의 출력단(a)이 저항(R1,R2) 및 트랜지스터(Q1)를 통해 JK플립플럽(30)의 클럭단(CLK)에 연결됨과 아울러 낸드게이트(N1)의 입력단과 RS플립플럽(40)의 입력단(S)에 연결되고, 상기 시계제어부(10)의 다른 출력단(b)이 저항(R3)을 통해 상기 RS플립플럽(40)의 입력단(S)에 연결되고, 상기 JK플립플럽(30)의 반전출력단(QB)과 상기 RS플립플럽(40)의 출력단(c)이 상기 낸드게이트(N1)에 입력되고, 상기 낸드게이트(N1)의 출력단이 저항(R4) 및 트랜지스터(Q4)를 통해 스피커(SP)를 구동하는 멜로디구동부(50)에 연결하여 구성한 것이다.This design is connected to the clock terminal CLK of the JK flip-flop 30 through the resistors R1 and R2 and the transistor Q1 and the input terminal of the NAND gate N1. Is connected to an input terminal S of the RS flip flop 40, and another output terminal b of the clock control unit 10 is connected to an input terminal S of the RS flip flop 40 through a resistor R3. The inverted output terminal QB of the JK flip flop 30 and the output terminal c of the RS flip flop 40 are input to the NAND gate N1, and the output terminal of the NAND gate N1 is a resistor R4. And the melody driving unit 50 for driving the speaker SP through the transistor Q4.
따라서, 이 고안은 시계에 임의의 시간을 한번 설정하여 놓으면, 24시간을 주기로 알람 동작하게 되어 종래에 12시간을 주기로 원하지 않던 알람기능이 동작하던 문제점을 완전히 해소한 효과가 있다.Therefore, this design has an effect of completely eliminating the problem that the alarm function, which is not desired to give 12 hours in the past, is operated when the clock is set once for a certain time.
Description
제1도는 본 고안에 의한 회로도.1 is a circuit diagram according to the present invention.
제2도는 제1도의 주요부분의 출력 파형도이다.FIG. 2 is an output waveform diagram of the main part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 시계제어부 20 : 설정부10: clock control unit 20: setting unit
30 : JK플립플럽 40 : RS플립플럽30: JK flip flop 40: RS flip flop
50 : 멜로디구동부 R1~R4 : 저항50: Melody drive unit R1 to R4: resistance
Q1~Q3 : 트랜지스터 N1~N3 : 낸드게이트Q1 to Q3: Transistors N1 to N3: NAND gate
SP : 스피커 LED : 표시램프SP: Speaker LED: Indicator Lamp
본 고안은 시계에 관한 것으로, 특히 임의의 설정된 시간이 도래하면 알람기능이 동작하되, 이러한 알람기능이 24시간을 주기로 동작하도록 한 24시간 주기의 알람기능을 가지는 시계에 관한 것이다.The present invention relates to a clock, and more particularly to a clock having an alarm function of a 24-hour period such that the alarm function is operated when the predetermined time arrives, the alarm function is operated in a cycle of 24 hours.
시계에 관한 고안은 종래에도 많이 안출되어 왔다.The invention regarding the clock has been made a lot in the past.
종래의 알람기능이 부여된 시계는 대부분이 12시간을 주기로 알람동작이 수행된다. 예를 들어 사용자가 오전(A.M) 7시에 알람시간을 설정하여 주면, 시계가 동작하여 오전 7시에 이르면 알람이 구동하게 된다. 그러나, 상기 시계는 오후(P.M) 7시에도 알람이 동작되어 특정의 멜로디음을 발생하게 된다.Most of the clocks provided with the conventional alarm function are alarmed every 12 hours. For example, if the user sets the alarm time at 7:00 am, the clock will run and the alarm will be activated at 7:00 am. However, the clock is alarmed even at 7 pm P.M to generate a specific melody sound.
이는 종래의 시계가 12시간주기로 동작되는 현상을 단적으로 입증해 주는 것이자, 알람기능의 문제점을 내포하기도 한다.This proves the phenomenon that the conventional clock is operated in a 12-hour period, and also includes a problem of the alarm function.
따라서, 사용자는 하루중 원하지 않는 시계의 알람이 있을 때마다 알람음을 정지시켜야 하는 불편함이 있게 된다.Therefore, the user is inconvenient to stop the alarm sound whenever there is an alarm of an unwanted clock during the day.
본 고안은 상기한 문제점을 해결하고자 안출된 것이다.The present invention has been made to solve the above problems.
따라서, 본 고안의 목적은 24시간을 주기로 설정된 시간에 알람기능이 동작하도록하여, 불필요한 알람기능의 동작을 배제한 24주기의 알람기능을 가지는 시계를 제공하는 것에 있다.Accordingly, it is an object of the present invention to provide a clock having an alarm function of 24 cycles to eliminate the operation of the unnecessary alarm function by causing the alarm function to operate at a time set for a 24-hour cycle.
이하 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
제1도는 본 고안에 따른 시계회로의 일실시예로서, 일정전원(1.5V)이 동작전원으로 공급되는 시계제어부(10)에는 설정부(20)가 연결되어, 알람기능 동작을 위한 시간설정과, 알람기능(멜로디) 유지시간등을 설정하게 된다.1 is an embodiment of the clock circuit according to the present invention, the setting unit 20 is connected to the clock control unit 10, the constant power (1.5V) is supplied as the operating power, and the time setting for the alarm function operation and , Set the alarm function (melody) holding time.
그리고 상기 시간제어부(10)의 내부에 형성된 스위치(SW1)의 일단에는 전원(VCC)이 공급되고, 그 타단(a)이 저항(R1)을 통해 에미터단이 접지된 NPN형 트랜지스터(Q1)의 베이스에 접속됨과 아울러 낸드게이트(N1)의 일입력단과 RS플립플럽(40)의 낸드게이트(N2) 입력단(S)에 접속된다.The power supply VCC is supplied to one end of the switch SW1 formed in the time controller 10, and the other end a of the NPN transistor Q1 having the emitter terminal grounded through the resistor R1. It is connected to the base and connected to one input terminal of the NAND gate N1 and the NAND gate N2 input terminal S of the RS flip flop 40.
그리고, 상기 시간제어부(10)의 내부에 형성된 다른 스위치(SW2)의 일단은 접지되고, 그 타단(b)이 풀업저항(R3)을 통해 RS플립플럽(40)의 낸드게이트(N3)의 입력단(R)에 접속되며, 상기 트랜지스터(Q1)의 컬렉터단이 풀업저항(R2)을 통해 JK플립플럽(30)의 클럭단(CLK)에 접속된다.Then, one end of the other switch SW2 formed in the time control unit 10 is grounded, and the other end b thereof is input terminal of the NAND gate N3 of the RS flip flop 40 through the pull-up resistor R3. It is connected to (R), and the collector terminal of the transistor Q1 is connected to the clock terminal CLK of the JK flip flop 30 through a pull-up resistor R2.
그리고 상기 JK플립플럽(30)의 클리어단(CLK), 입력단(J) 및 입력단(K)은 전원(VCC)이 인가되도록 구성되고, 출력단(QA)이 표시램프(LED)를 통해 컬렉터가 접지된 PNP형 트랜지스터(Q2)의 에미터에 연결되고, 상기 시계제어부(10)의 출력단(M)이 상기 트랜지스터(Q2)의 베이스에 연결된다.The clear terminal CLK, the input terminal J, and the input terminal K of the JK flip flop 30 are configured such that a power supply VCC is applied, and the output terminal QA is grounded through a display lamp LED. The output terminal M of the clock control unit 10 is connected to the base of the transistor Q2.
그리고, 상기 JK플립플럽(30)의 반전출력단(QB)이 상기 낸드게이트(N1)의 다른 입력단에 접속되고, 상기 RS플립플럽(40)의 출력단(c)이 상기 낸드게이트(N1)의 다른 입력단에 접속된다.The inverted output terminal QB of the JK flip flop 30 is connected to another input terminal of the NAND gate N1, and the output terminal c of the RS flip flop 40 is different from the NAND gate N1. It is connected to the input terminal.
그리고, 상기 낸드게이트(N1)의 출력단(d)이 저항(R4)을 통해 에미터단에 전원(VCC)이 공급되는 PNP형 트랜지스터(Q3)의 베이스에 접속되고, 상기 트랜지스터(Q3)의 컬렉터단(e)이 멜로디구동부(50)의 전원단(VCC)에 연결되고, 상기 멜로디구동부(50)의 출력단에는 스피커(SP)가 연결되도록 구성된다.The output terminal d of the NAND gate N1 is connected to the base of the PNP transistor Q3 to which the power supply VCC is supplied to the emitter terminal through the resistor R4, and the collector terminal of the transistor Q3 is connected. (e) is connected to the power supply terminal (VCC) of the melody driving unit 50, the speaker SP is configured to be connected to the output terminal of the melody driving unit 50.
상기와 같이 구성시켜서 된 본 고안의 동작을 제3도의 출력 파형도를 참조하여 이하 설명한다.The operation of the present invention constructed as described above will be described below with reference to the output waveform diagram of FIG.
먼저, 사용자는 설정부(20)를 통해 소망하는 알람기능 개시시간(t1)과 멜로디음동작시간(T5)을 설정하게 된다. 상기 설정부(20)는 통상의 것으로, 키조작에 의한 시정수의 조합으로 상기 시간제어부(10)에 임의의 신호를 입력하는 것으로 가능하게 된다.First, the user sets the desired alarm function start time t1 and the melody sound operation time T5 through the setting unit 20. The setting unit 20 is conventional, and it is possible to input an arbitrary signal to the time control unit 10 by a combination of time constants by key operation.
이와 같은 시간설정이 완료되면 상기 시간제어부(10)는 설정된 알람기능 개시시간(t1)이 도래하면 제3도의 (a)와 같이 12시간(12H)을 주기로 일정시간(T1)(예: 50분)동안 상기 내부스위치(SW1)를 온하여 그 출력단으로 하이레벨신호를 출력한다.When the time setting is completed, the time control unit 10 sets a predetermined time T1 (eg, 50 minutes) at a time of 12 hours (12H) as shown in (a) of FIG. 3 when the set alarm function start time t1 arrives. The internal switch SW1 is turned on to output a high level signal to its output terminal.
또한, 상기 시간(T1)동안 제3도의 (e)와 같이 일정시간(T3)동안 내부스위치(SW2)를 온하여 제3도의 (h)와 같이 일정시간(T5) 동안만 멜로디가 울리도록 하여준다.In addition, during the time T1, the internal switch SW2 is turned on for a predetermined time T3 as shown in (e) of FIG. 3 so that the melody sounds only for a predetermined time T5 as shown in (h) of FIG. give.
이를 보다 상세히 설명하면, 먼저 시계제어부(10)는 설정된 시간이 도래하면 12시간을 주기로 제3도의 (a)에서와 같이 내부스위치(SW1)를 온하여 출력단(a)으로 일정시간(T1)동안 하이레벨신호(논리레벨1)를 출력한다.In more detail, first, when the set time arrives, the clock controller 10 turns on the internal switch SW1 as shown in (a) of FIG. 3 every 12 hours for a predetermined time T1 to the output terminal a. Outputs a high level signal (logic level 1).
이때 출력된 신호는 저항(R1)을 통해 트랜지스터(Q1)를 턴온시킨다. 따라서 JK플립플럽(30)의 클럭단(CLK)에는 제3도의 (b)와 같이 반전된 파형이 입력되어, 상기 JK플립플럽(30)은 제3도의 (c)와 같이 반전출력단(QB)으로 처음 12시간동안은 로우레벨신호(T2)를, 그 다음 12시간동안에는 하이레벨신호(T2)를 출력하여 낸드게이트(N1)의 일 입력단에 입력한다.At this time, the output signal turns on the transistor Q1 through the resistor R1. Accordingly, an inverted waveform is input to the clock stage CLK of the JK flip flop 30 as shown in FIG. 3B. The JK flip flop 30 has an inverted output stage QB as shown in FIG. The low level signal T2 is output for the first 12 hours, and the high level signal T2 is output for the next 12 hours and input to one input terminal of the NAND gate N1.
또한, 상기 시계제어부(10)의 출력단(a)을 통해 출력되는 제3도의 (a)와 같은 신호는 낸드게이트(N1)의 다른 입력단에도 입력됨과 아울러 RS플립플럽(40)의 입력단(S)에도 입력된다.In addition, a signal such as (a) of FIG. 3 output through the output terminal a of the clock control unit 10 is also input to another input terminal of the NAND gate N1 and an input terminal S of the RS flip flop 40. Is also entered.
이때, 상기 제어부(10)는 출력단(a)을 통해 하이레벨신호가 출력되고 있는 동안에 일정시간(T3)동안 내부스위치(SW2)를 온하여 출력단(b)으로 제3도의 (e)와 같은 로우레벨신호를 출력한다. 이 로우레벨신호는 RS플립플럽(40)의 입력단(R)에 인가되어 상기 RS플립플럽(40)은 제3도의 (f)와 같이 RS플립플럽(40)의 입력단(S)이 논리레벨 1인 상태에서 입력단(S)이 논리레벨 0이 되는 시점부터 입력단(S)이 논리레벨 0되는 시점동안 출력단(c)으로 논리레벨 0상태, 곧 로우레벨신호를 출력하게 된다.At this time, the controller 10 turns on the internal switch SW2 for a predetermined time T3 while the high level signal is being output through the output terminal a, and then outputs the low level as shown in (e) of FIG. Output the level signal. The low level signal is applied to the input terminal R of the RS flip flop 40 so that the RS flip flop 40 has an input level S of the RS flip flop 40 as shown in (f) of FIG. When the input terminal S is at the logic level 0 in the in state, the logic level 0 state, that is, the low level signal, is output to the output terminal c during the time when the input terminal S is at the logic level 0.
이와 같은 시계제어부(10), JK플립플럽(30) 및 RS플립플럽(40)의 출력은 낸드게이트(N1)에 입력되어, 낸드게이트(N1)는 그 조합출력으로 제3도의 (g)와 같은 일정시간(T5)동안의 로우레벨신호를 24시간주기 출력단(d)으로 출력하게 된다.The outputs of the clock control unit 10, the JK flip flop 30, and the RS flip flop 40 are input to the NAND gate N1, and the NAND gate N1 is the combined output thereof as shown in FIG. The low level signal for the same predetermined time T5 is outputted to the output terminal d of the 24-hour period.
이때 출력된 신호는 저항(R4)을 통해 트랜지스터(Q3)의 베이스에 인가되어, 트랜지스터(Q3)는 턴온 된다.At this time, the output signal is applied to the base of the transistor Q3 through the resistor R4, and the transistor Q3 is turned on.
상기 트랜지스터(Q3)의 턴온으로 그 컬렉터에 공급되던 전원(VCC)이 멜로디구동부(50)의 전원단(VCC)에 제3도의 (h)와 같이 일정시간(T5) 공급된다.The power supply VCC supplied to the collector by turning on the transistor Q3 is supplied to the power supply terminal VCC of the melody driver 50 as shown in FIG.
따라서, 상기 멜로디구동부(50)는 동작하게되어 소정의 멜로디를 스피커(SP)로 출력하여 알람기능을 수행하되, 24시간을 주기로 일정시간(T5) 동안만 동작하게 되는 것이다.Therefore, the melody driving unit 50 is operated to output a predetermined melody to the speaker SP to perform an alarm function, but operate only for a predetermined time T5 every 24 hours.
또한, 제3도의 (d)와 같이 JK플립플럽(30)의 출력단(QA)을 통해 12시간을 주기로 출력되는 하이레벨신호는 표시램프(LED)에 인가되고, 동시에 시계제어부(10)는 출력단(M)으로 로우레벨신호를 출력하여 트랜지스터(Q2)가 턴온되어 상기 표시램프(LED)는 점등된다. 상기 표시램프(LED)는 12시간간격으로 점·소등되는 기능을 보유하게 된다.In addition, as shown in (d) of FIG. 3, the high level signal outputted at a period of 12 hours through the output terminal QA of the JK flip flop 30 is applied to the display lamp LED, and at the same time, the clock controller 10 outputs the output stage. The transistor Q2 is turned on by outputting a low level signal to M, and the display lamp LED is turned on. The display lamp LED has a function of turning on and off every 12 hours.
이상에서와 같이 본 고안은 시계에 임의의 시간을 한번 설정하여 놓으면, 24시간을 주기로 알람 동작하게 되어 종래에 12시간을 주기로 원하지 않는 시간에도 알람기능이 동작하던 문제점을 완전히 해소한 효과가 있다.As described above, the present invention has an effect of completely eliminating the problem that the alarm function is operated even at an unwanted time by giving a 12-hour alarm when the clock is set once for a predetermined time.
이상의 설명은 본 고안의 일실시예에 대한 설명에 불과하며, 본 고안은 그 구성의 범위내에서 다양한 변경 및 개조가 가능함을 당업자는 유의해야 한다.The above description is only a description of an embodiment of the present invention, and those skilled in the art should note that various changes and modifications can be made within the scope of the present invention.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950021082U KR0140202Y1 (en) | 1995-08-16 | 1995-08-16 | A watch having an alarming function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950021082U KR0140202Y1 (en) | 1995-08-16 | 1995-08-16 | A watch having an alarming function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970010772U KR970010772U (en) | 1997-03-29 |
| KR0140202Y1 true KR0140202Y1 (en) | 1999-04-01 |
Family
ID=19420839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950021082U KR0140202Y1 (en) | 1995-08-16 | 1995-08-16 | A watch having an alarming function |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0140202Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010104296A2 (en) * | 2009-03-11 | 2010-09-16 | 고인석 | Alarm clock which operates in conjunction with a gradually fading-in lamp |
-
1995
- 1995-08-16 KR KR2019950021082U patent/KR0140202Y1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010104296A2 (en) * | 2009-03-11 | 2010-09-16 | 고인석 | Alarm clock which operates in conjunction with a gradually fading-in lamp |
| WO2010104296A3 (en) * | 2009-03-11 | 2010-11-25 | 고인석 | Alarm clock which operates in conjunction with a gradually fading-in lamp |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970010772U (en) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4801141A (en) | Light and sound producing ball | |
| US4551114A (en) | Impact-activated toy | |
| JPS5950072B2 (en) | Auto power off device | |
| KR0140202Y1 (en) | A watch having an alarming function | |
| JP2575702B2 (en) | Synthesizer tuner | |
| KR900013719A (en) | Semiconductor logic circuit | |
| JP2603095B2 (en) | Semiconductor integrated circuit | |
| JPS58111790A (en) | Circuit for electronic time piece | |
| US4187468A (en) | Electronic clock radio having nap/sleep feature | |
| JPH0515325B2 (en) | ||
| JP2538367Y2 (en) | Holding circuit | |
| JP2742249B2 (en) | Remote controller | |
| WO2002019041A1 (en) | Electronic clock | |
| JPS6216714Y2 (en) | ||
| JP3070204B2 (en) | Alarm clock | |
| JPS6017757Y2 (en) | alarm clock | |
| KR930005374Y1 (en) | Voice generation circuit of time signal device | |
| JPS6217750Y2 (en) | ||
| JPH11296400A (en) | Mode setting circuit | |
| KR940006507Y1 (en) | Exposure controller of decorating case in electronic clock | |
| RU2029333C1 (en) | Electron watches with speech annunciation | |
| JPS6230078Y2 (en) | ||
| JPH0249590Y2 (en) | ||
| JPS5931065Y2 (en) | Control device | |
| JPH03130696A (en) | Alarm time piece |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19950816 |
|
| UA0201 | Request for examination |
Patent event date: 19950816 Patent event code: UA02012R01D Comment text: Request for Examination of Application |
|
| UG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| UE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event code: UE09021S01D Patent event date: 19980615 |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 19980924 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 19981218 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 19981218 |
|
| UG1601 | Publication of registration | ||
| UR1001 | Payment of annual fee |
Payment date: 20011212 Start annual number: 4 End annual number: 4 |
|
| UR1001 | Payment of annual fee |
Payment date: 20021212 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20031205 Year of fee payment: 6 |
|
| UR1001 | Payment of annual fee |
Payment date: 20031205 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee |