KR0137696B1 - 종합 정보통신망 라인 인터페이스 회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

화상 회의 제어 시스템의 라인 인터페이스회로에 관한 기술이다.

2. 발명이 해결하려고하는 기술적 과제

지금까지의 종합정보통신망(이하: ISDN이라함.)라인 인터페이스회로는 네트워크(network)에 연결되어 포인트-투-포인트(point-to-point)의 통신에 사용되어 왔으며, 다지점간 동시에 연결되어 사용되는 경우는 라인 인터페이스로 RS-422회로를 사용해 왔다. 그런데 RS-422회로를 사용하는 경우에는 전용선을 사용하는 불편이 있고, 전송효율도 좋지 않은 단점이 있었다.

3. 발명의 해결방법의 요지

전반적인 동작을 총괄적으로 제어하기 위한 마이크로 컴퓨터와, PC슬롯에 접속되어 PC와 데이타를 주고받을 수 있는 PC AT버스 인터페이스제어부와, 프로그램 및 데이타가 저장되어 있는 메인 메모리와, 종합정보통신망 라인에 접속되어 디채널 프로토콜에 의하여 2B데이타를 접속시키기 위한 ISAC1, ISAS2, ISAC3와, PC 및 ISAC에서 발생되는 인터럽트를 상기 마이크로 컴퓨터에 알려주기 위한 인터럽트 제어부와, 종합정보통신망 라인으로부터의 2B데이타를 서로 접속시켜 주거나 상기 엠브이아이피 버스로 상기 2B 데이타를 보내거나 받기 위한 시공간 스위치와, 엠브이아이피 버스에 연결되어 다른 회로로부터 데이타를 주고 받기 위한 엠브이아이피버스 인터페이스와, 회로의 내부 타이밍과 종합정보통신망 라인 인터페이스 동기 및 엠브이아이피 버스 타이밍을 제어하기 위한 타이밍부로 구성됨을 특징으로 한다.

4. 발명의 중요한 용도

다지점간 동시에 화상회의를 진행할 수 있는 화상회의 제어시스템의 구현을 위해 사용할 수 있다.

Description

종합 정보통신망 라인 인터페이스회로

제1도는 본 발명에 따른 종합 정보통신망 라인 인터페이스회로의 구성도

제2a-제2f도는 MVIP 프레임 동기신호 및 클럭 할당 상태도

제3도는 MVIP 버스 채널 할당 상태도

* 도면의 주요 부분에 대한 부호의 설명 *

12 : 메인메모리14 : 듀얼포트메모리

16 : PC AT버스 인터페이스부18 : 메모리제어부

20 : 듀얼포트메모리22 : 인터럽트제어부

24 : 래치26,28,30 : 제1-제3 ISAC

32 : 타이밍부38 : MVIP버스 인터페이스부

38 : 시공간스위치

본 발명은 화상회의 시스템의 다지점 제어유닛(MCU: Multipoint Control Unit)회로에 있어서 종합정보통신망 라인 인터페이스회로에 관한 것으로, 특히 다지점간에 종합정보통신망 라인을 접속하여 동시에 화상회의를 할 수 있도록 하는 회로에 관한 것이다.

지금까지의 종합정보통신망 (이하: ISDN이라 함.)라인 인터페이스회로는 네트워크(network)에 연결되어 포인트-투-포인트(point-to-point)의 통신에 사용되어 왔으며, 다지점간 동시에 연결되어 사용되는 경우는 라인 인터페이스로 RS-422회로를 사용해 왔다. 그런데 RS-422회로를 사용하는 경우에는 전용선을 사용하는 불편이 있고, 전송효율도 좋지 않은 단점이 있었다.

따라서 본 발명의 목적은 다수의 ISDN가입자를 동시에 연결하여 오디오 데이타 및 비디오 데이타를 주고 받을 수 있도록 하기 위한 ISDN 라인 인터페이스 회로를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명은 전반적인 동작을 총괄적으로 제어하기 위한 마이크로 컴퓨터와, PC슬롯에 접속되어 PC와 데이타를 주고받을 수 있는 PC AT버스 인터페이스제어부와, 프로그램 및 데이타가 저장되어 있는 메인 메모리와, 종합정보통신망 라인에 접속되어 D채널 프로토콜에 의하여 2B데이타를 접속시키기 위한 ISAC(ISDN Subscriber Access Controller)1, ISAC2, ISAC3와, PC 및 ISAC에서 발생되는 인터럽트를 상기 마이크로컴퓨터에 알려주기 위한 인터럽트 제어부와, 종합정보통신망 라인으로부터의 2B데이타를 서로 접속시켜 주거나 상기 엠브이아이피 버스로 상기 2B데이타를 보내거나 받기 위한 시공간 스위치와, 엠브이아이피 버스에 연결되어 다른 회로로부터 데이타를 주고 받기 위한 엠브이아이피버스 인터페이스와, 회로의 내부 타이밍과 종합정보통신망 라인 인터페이스 동기 및 엠브이아이피 버스 타이밍을 제어하기 위한 타이밍부로 구성함을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1도는 본 발명에 따른 ISDN 라인인터페이스회로의 구성도이다. 이 회로가 동작하기 위한 프로그램은 PC슬롯을 통하여 PC AT버스포트의 제어하에 듀얼포트메모리(14)에 입력된다. 듀얼포트메모리(14)는 PC와 보드가 공유하는 메모리로서, 필요한 데이타를 읽어서 메인메모리(12)로 전송한다. 마이크로컴퓨터(20)는 상기 메인메모리(12)에 저장된 프로그램에 의해서 본 발명에 따른 전반적인 동작을 총괄적으로 제어한다. 이렇게 마이크로 컴퓨터(20)가 상기 메인 메모리(12)를 사용할 때 내부 사이클(cycle)등을 조절하는 역할은 메모리 제어부(18)에서 하게 된다.

본 회로의 동작을 위해서는 다양한 버스인터페이스부가 필요하다. ISDN 'S' 버스인터페이스, MVIP버스인퍼페이스, PC AT버스 인터페이스부가 그것이다. 상기 ISDN 'S'버스인터페이스부는 TA(Terminal Adapter) 또는 TE(Terminal Equipment) 사이의 인터페이스를 위한 것으로, 송수신 각각 1쌍의 4-와이어(wire)를 통해 전2중방식으로 데이타를 송수신한다. 이때는 64kbps의 B-채널 2개와 16kbps의 D-채널이 TDM(Time Division Multiplexing) 방식에 의해 송수신되므로 2B+D인터페이스라 한다. 상기 B-채널은 음성 및 비음성 데이타를 전송하는 채널이며, 상기 D-채널은 상기 B-채널의 데이타 전송을 위한 시그날링 채널로 이용된다.

제1-제3ISAC(26,28,30)는 네트워크라인으로부터 D-채널신호가 들어오면 마이크로컴퓨터(20)에 인터럽트를 걸어 알려주게 되며, 상기 마이크로컴퓨터(20)는 상기 들어온 데이타를 읽어 데이타 송수신을 한다. 본 발명에 따른 다지점간 동시 화상회의를 가능하게 하기 위해서는 먼저 D-채널 프로세싱에 의해 단말로부터의 신호를 수신하거나 단말에 다이알링등을 하여 다지점간의 단말들을 Q.931의 접속수순에 의거하여 서로 접속시켜 놓는다. ISDN 'S'버스 인터페이스를 위한 상기 제1-제3ISAC(26,28,30)는 AT(Network Terminator)가 교환기로부터 'U'인터페이스를 통해서 타이밍을 추출한 후 'S'버스 인터페이스로 보내주는 시스템 프레이밍(framing) 및 클럭을 복원하여 사용하고 있으며, ISDN망으로부터 2B+D형태로 들어온 데이타를 처리하여 시공간 스위치(38)로 보내준다.

상기 시공간스위치(38)는 임의의 입력스트림 대 채널을 임의의 출력 스트림 대 채널로 교환할 수 있으므로 다지점간의 단말접속을 가능하게 한다. 또한 상기 시공간스위치(38)는 MVIP버스에 연결되어 다른 보드와 시그날을 상호 주고 받을 수 있게 되어 있다. 상기 MVIP버스는 PC/AT(ISAC)와 EISA시스템을 위하여 개발된 것으로, 인터-보드(inter-board)통신과 제어를 위하여 2.048Mbps동기 데이타를 16라인 서포트(support)할 수 있다. 상기 인터보드 통신을 위해서는 하기 표1과 같은 40핀 커낵터(pin connector)가 사용된다.

MVIP Bus Connector Pin Assignments

1 Reserved	2 Reserved
3 Reserved	4 Reserved
5 Reserved	6 Reserved
7 DSo0	8 DSi0
9 DSo1	10 DSi1
11 DSo2	12 DSi2
13 DSo3	14 DSi3
15 DSo4	16 DSi4
17 DSo5	18 DSi5
19 DSo6	20 DSi6
21 DSo7	22 DSi7
23 Reserved	24 Reserved
25 Reserved	26 Reserved
27 Reserved	28 Reserved
29 Reserved	30 Ground
31 ＼C4	32 Ground
33 ＼F0	34 Ground
35 C2	36 Ground
37 SEC8k	38 Ground
39 Reserved	40 Reserved

핀 DSi0-DSi7은 단말로부터 들어오는 데이타를 위한 것이고 DSo0-DSo7은 이 데이타를 단말로 내보내는데 사용하기 위한 것이다. ＼C4와 C2는 4.096MHZ시스템클럭이고, ＼F0는 8KHZ 프레임동기신호이다. 제2F도는 채널당 할당되는 비트들의 형태와 클럭과의 관계를 MVIP버스상에 표시한 것이다.

오디오 데이타 및 비디오 데이타의 분리 및 시그날링은 이 MVIP포멧(format)에 맞추어 통신하게 된다. 각 단말로부터의 데이타와 시그날의 채널할당과 MVIP버스의 할당방법은 다음과 같다.

다지점간에 접속된 화상회의 단말들의 2B채널은 제3도에 도시한 바와 같이 MVIP버스 스트림 0에 순서대로 할당된다. MVIP버스 스트림 0에 실려온 채널데이타는 다른 보드에서 80바이트로 분리되어 H.221프로토콜 및 오디오, 비디오 데이타로 처리하게 된다. 이 처리가 끝나면 다시 MVIP버스 스트림 0을 통해 ISDN인터페이스회로로 입력되며 시공간 스위치(38)와 제1-제3ISAC(26,28,30)를 통해 각 단말에 전달된다.

상술한 바와 같은 본 발명은 다지점에 연결된 단말들을 동시에 접속시키서 화상회의를 가능토록 해주며, PC AT버스와 MVIP버스, S-인터페이스버스를 채택하여 PC와 데이타를 쉽게 주고 받을 수 있게 하고, S-인터페이스버스로부터의 데이타를 MVIP버스를 통해 또 다른 보드와 용이하게 주고 받을 수 있게 함으로써 MCU를 쉽게 구현할 수 있는 장점이 있다.

한편 본 발명의 상세한 설명서에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다.

그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (1)

1. 전반적인 동작을 총괄적으로 제어하기 위한 마이크로 컴퓨터와,

피씨슬롯에 접속되어 피씨와 데이타를 주고받을 수 있는 피씨 에이티 버 스인터페이스부와,

프로그램 및 데이타가 저장되어 있는 메인 메모리와,

종합정보통신망 라인에 접속되어 디채널 프로토콜에 의하여 2비데이타를 접속시키기 위한 제1-제3아이에스에이씨와,

피씨 및 아이에스에이씨에서 발생되는 인터럽트를 상기 마이크로 컴퓨터 에 알려주기 위한 인터럽트 제어부와,

종합정보통신망 라인으로부터의 2비데이타를 서로 접속시켜 주거나 상기 엠브이아이피버스로 상기 2비데이타를 보내거나 받기 위한 시공간 스위치와,

엠브이아이피버스에 연결되어 다른 회로로부터 데이타를 주고 받기 위한 엠브이아이피버스 인터페이스부와,

회로의 내부 타이밍과 종합정보통신망 라인 인터페이스 동기 및 엠브이아 이피버스 타이밍을 제어하기 위한 타이밍부로 구성됨을 특징으로 하는 종합 정보통신망 라인 인터페이스회로.

2. 제 1항에 있어서,

상기 마이크로 컴퓨터와 시공간 스위치 사이에 연결되며, 회로 내부의 비 트 제어를 위한 래치를 더 구비함을 특징으로 하는 종합정보통신망 라인 인터 페이스 회로.

3. 제 1항에 있어서,

상기 피씨 에이티버스 인터페이스부로 입력되는 데이타를 상기 메인 메모 리에 전달하기 위한 듀얼포트 메모리를 더 구비함을 특징으로 하는 종합정보 통신망 라인 인터페이스 회로.

4. 제 1항에 있어서, 상기 제1-제3 아이에스에이씨가,

교환기로부터 유인터페이스를 통해서 타이밍을 추출하고, 에스버스 인터 페이스를 통해 제공되는 시스템 프레이밍 및 클럭을 복원하여 사용함을 특징 으로 하는 종합정보 통신망 라인 인터페이스 회로.