KR0137032B1 - 기록및재생장치 - Google Patents

Abstract

내용없슴

Description

기록 및 재생 장치

제 1 도는 신호 소스의 자동 선택을 위한 장치의 블록도.

제 2 도는 복수의 디지탈 입력 신호를 선택하기 위한 식별 회로의 블록도.

* 도면의 주요 부분에 대한 부호의 설명 *

1, 2, 3 : 입력 단자4, 5 : 증폭기

6 : 컨버터7 : 검출기

8 : 마이크로프로세서9 : 표시 유니트

10 : PLL 회로11 : 발진기

12 : 주파수 디바이더13 : 디코더

14, 15 : 단로단16 : 신호 ㅓ리기

본 발명은 테이프 레코더에 의해 재생되거나 신호 재생기로 재생될 수 있는 데이터를 포함할 수 있는 복수의 입력 신호로부터 선택된 신호를 기록 및/또는 재생하기 위한 장치에 관한 것이다.

공지된 신호 기록기 및/또는 신호 재생기에서, 신호는 서로 다른 신호 소스로부터 선택되어 수동적으로 제어되는 선택 스위치를 사용하는 DAT(디지탈 오디오 테이프) 장치와 같은 신호 처리 장치에 연결된다. 상기 신호 소스는 아날로그 신호 및/또는 디지털 신호의 신호 소스를 포함할 수 있다. 불리하게, 매번 선택 변경이 발생하는데, 이런 변경은 조작자에 의해 수동으로 수행되어야 한다.

예를 들면, DAT 에 기록하도록 입력 신호를 제공하기 위해 신호 소스를 자동적으로 선택하여 수동 조작이 요구되지 않도록 하는 것이 바람직하다.

따라서, 본 발명은 상이한 디지탈 및 아날로그 신호가 예를 들어 DAT 장치의 신호 입력 단자에 이용되는 경우에 선택 스위치의 조작없이 신호 소스를 선택할 수 있는 (전환할 수 있는) 가능성을 제공하는 것을 목적으로 하고 있다.

본 발명에 의하면, 상기 목적은 대응하는 신호 소오스로부터 대응하는 입력 신호를 각각 수신하는 복수의 입력 단자; 상기 입력 단자에 결합된 위상 동기 루프 회로, 및 상기 위상 동기 루프 회로가 비위상 동기화된 상태에 있다는 것을 검출하기 위한 수단을 포함하며, 상기 입력 신호중 소정 입력 신호의 주파수가 소정 주파수 범위내에 있다는 것을 표시하도록 상기 위상 동기 루프 회로의 출력 신호에 따라 검출기 출력 신호를 생성하는 주파수 검출기; 상기 입력 단자에서 수신된 입력 신호중에서 선택 절차에 따른 우선 순위 스케줄에 의해 결정되는 우선 순위를 형성하기 위한 수단; 상기 입력 단자와 상기 우선 순위 형성 수단에 결합되고 상기 입력 단자로부터 상기 검출기 출력 신호에 의해 결정된 바와 같은 상기 소정 범위의 주파수 내에 있는 상기 주파수 및 상기 선택 절차에 따른 상기 우선 순위 스케줄로부터 얻어진 상기 우선 순위에 의해 결정된 바와 같은 상기 우선 순위를 둘다 가지는 상기 입력 신호를 수신하는 입력 단자를 선택하기 위해 상기 검출기 출력에 응답하는 수단; 및 상기 선택된 입력 단자에 결합되어 상기 선택된 입력 단자에서 수신되는 상기 입력 신호를 기록 또는 재생하기 위한 신호 기록 재생 수단을 포함하는 기록 및 재생 장치에 의해 달성된다.

본 발명에 따른 장치에서, 대응하는 입력 단자에 제공된 신호 소스는 선택적으로 소정 우선 순위 스케줄에 따라 결정되는 순서 또는 시퀀스로 검출기에 연결된다. 상기 검출기는 신호 소스의 선택 절차를 위한 우선 순위 스케줄을 형성하는 마이크로프로세서에 의해 제어된다. 상기 우선 순위 스케줄은 마이크로프로세서에 프로그램되거나 프로그램가능하다. 예컨대, DAT 장치에서는 입력 단자에 있어서 다음 신호가 선택될 수 있다.

1. 광가이드에 의하여 전달되는 디지탈 신호

2. 케이블에 의하여 전달되는 디지탈 신호

3. 케이블에 의하여 전달되는 아날로그 신호

디지탈 신호는 TTL 레벨을 가지며, 그리고 스텐다드 앤드 인포메이숀 도큐먼트 AES 3-1985(ANSI S 4.40-1985)에서 규정되고 있는 바와 같이 바이페이즈(2상) 부호화된다. 가능한 클록 주파수는 32 ㎑, 44.1 ㎑ 및48 ㎑ 이다.

몇 개의 이용할 수 있는 신호 중에서, 우선 순위 스케줄에 따라서 최고 우선 순위를 갖는 신호가 선택된다. 검출기가 어떤 신호를 평가가능한 신호로 인정하면 이 접속 상태는 유지된다. 즉, 상호 신호는 장치에서의 추가 처리를 위해 사용된다. 품질상의 이유에서, 상기 신호는 케이블에 의하여 분배되는 신호라고 생각되지만, 그러나 소정 우선 순위에 따른 임의 다른 이용가능한 신호가 될 수 있다.

다음에, 본 발명을 실시예에 따라 더욱 상세히 설명한다.

제 1 도에 있어서는, 할당된 입력 단자와 함께 3 개의 상이한 입력 신호 소스가 제시되고 있다. 입력 단자(1)는 광가이드에 의하여 공급되는 디지탈 신호를 위하여, 입력 단자(2)는 케이블에 의하여 공급되는 디지탈 신호를 위하여, 그리고 입력 단자(3)는 아날로그 신호를 위하여 준비되어 있다. 입력 단자(1 및 2)에 있어서 가해지는 신호는 증ㅊ폭기(4 또는 5)를 통해서 검출기(7)의 접속로 a 또는 b 로 공급되지만, 입력 단자(3)의 아날로그 신호는 A/D 컨버터(6)를 통해서 접속로 c 에서 검출기(7)로 공급된다. 검출기(7)는 접속로 f 및 g 를 통해서 마이크로프로세서(8)에 의하여 축적된 우선순위 스케줄을 가지며, 마이크로프로세서내에 축적된 프로그램에 따라서 제어된다. 마이크로프로세서(8)는 접속로 h 에 의하여 표시 유니트(9)로 접속된다.

검출기(7)는 식별 회로(K)와 전자 스위치(Q)를 포함하고 있다. 예컨대, 추가 신호 처리기(16)에 대한 디지탈 신호 선택이 우선 순위 스케줄에서 우선 순위로 규정되어 있으면, 접속로 g 에 의하여 제어되는 스위치(Q)의 접속로 e 는 접속로 d 에 의하여 식별 회로(K)에 접속된다. 접속로 f 를 통해 마이크로프로세서로부터 도출되는 별도의 기준은 최종적으로 이용할 수 있는 디지탈 신호 중 어느 것이 최초로 선택되어야 할 것인가를 규정하는 것이다. 이 사실은 제 2 도에 상세히 제시되어 있는 식별 회로(K)내의 선택 스위치(S)에 의하여 수행된다. 마이크로프로세서(8)와 식별 회로(K)를 접속하는 접속로 f 는, 이것을 통해서 정보가 교환되는 상이한 접속로 f₁-f₆로 이루어진다. 그러므로, 선택 스위치(S)는 접속로 f₁을 통하여 제어되고, 또한 식별 회로(K)에서의 위상 동기 루프(PLL : phase lock loop) 회로(10)를 위한 동기화 주파수 범위는 접속로 f₂, f₃및 f₄를 통해서 제어된다. 접속로 f₅및 f₆는 식별 회로(K)로부터의 현재 상태의 정보를 마이크로프로세서(8)에 다시 전송하고, 이 정보는 또한 표시 유니트(9)에 표시된다.

식별 회로(K)의 동작은 다음과 같다. 즉, 디지탈 신호를 위한 접속로 a 및 b 가 전자적으로 제어된 스위치(S)에 의하여 선택된다. 선택된 신호는 한편으로는 PLL 회로(10)로, 그리고 다른 한편으로는 바이페이즈(2상) 디코더(13)로 공급된다. PLL 회로는 발진기 회로(11)에 접속되는데, 발진기 회로는 선택될 디지탈 신호의 예기된 클록 주파수에 따라서 프로그램가능한 주파수 디바이더(12)와 접속로 f₂-f₄를 통해서 마이크로프로세서(8)에 의하여 선택될 수 있는 주파수를 가진다.

PLL 회로의 출력측은 접속로 f₅에 의하여 마이크로프로세서(8)로 접속되어 있으며, 만약 디지탈 신호가 미리 결정된 주파수 중의 하나에 동기화 된다면 마이크로프로세서(8)에 반전 신호를 공급한다. 이 반전 신호는 마이크로프로세서내의 선택 프로그램으로 마이크로프로세서를 정지시킨다. 즉, 식별 회로(K)의 동기화된 상태가 유지된다. 바이페이즈(2상) 디코더(13)에서 디코딩된 오디오 데이터 신호는, 직렬로 접속된 분리단(14), 접속로 d 및 스위치(Q)를 통하여 신호 처리기(16)에 도달하게 된다. 한편, 바이페이즈(2상) 디코더(13)의 출력 유니트의 신호는 신호에 포함된 서브 코드 데이터를 위하여 분리단(15)에 공급된다. 이들 서브 코드 데이터는 접속로 f₆를 통해서 표시 유니트(9)상에 표시되도록 출력된다. 이들 데이터 처리는 마이크로프로세서내에서 편집된다.

마이크로프로세서내에서 규정되는 우선순위 스케줄에 따른 신호 선택의 절차는 다음과 같다.

1. 우선 순위 스케줄(디지탈 입력 또는 아날로그 입력)에 의한 스위치(Q)의 접속 상태 규정.

2. 디지탈 입력이 선택된 경우, 우선 순위 스케줄에 의하여 예기되는 디지탈 신호의 클록 주파수의 규정에 의해 PLL 회로(10)의 동기화 주파수 범위의 조절을 실행.

3. 현재 디지탈 신호의 클록 주파수에 대한 PLL(10)의 동기화

4. 접속로 f₅를 통해서 선택 프로그램을 종료하여 선택된 신호를 마이크로프로세서내에서 처리.

소스 선택이 종료된 후, 상기 접속상태는 예를 들어 원격 제어를 통한 명령 입력에 의해 새로운 선택 절차가 시작될때까지 유지된다.

접속된 신호 소스가 고장났을 경우에도, 마이크로프로세서를 통해 자동적으로 새로운 선택 과정이 개시될 수 있다.

특허청구의 범위에 기재된 구성 요건으로부터 발전시킬 수 있는 본 발명의 다른 형태의 몇가지를 소개하면 다음과 같다.

특허청구의 범위 제 1 항에 기재된 장치에 있어서, 검출기 유니트(7)가 마이크로프로세서(8)에 접속되어 있으며, 마이크로프로세서에 의하여 우선 순위 스케줄이 규정되어 있는 바와 같은 장치 구성이 가능하다.

또한, 상기 장치 구성에 있어서, 상기 우선 순위 스케줄이 그의 시퀀스에서 변경할 수 있는 것과 같은 장치 구성이 가능하다.

더욱이, 상기 장치 구성에 있어서, 표시 내지 마킹의 발생을 위하여 PLL 회로(10)가 상기 검출기(7) 중에 설치되어 있는 것과 같은 장치 구성이 가능하다.

더욱이, 상기 장치 구성에 있어서, PLL 회로(10)가 이용할 수 있는 디지탈 신호 소스의 클록 주파수에 클록되었다면, 이 소스가 장치에 있어서 신호 처리되기 위하여 선택될 수 있는 것과 같은 장치 구성이 가능하다.

또한, 상기 장치 구성에 있어서, PLL 회로(10)의 동기화 주파수 범위가 별개의 고정된 주파수로 변환할 수 있는 것과 같은 장치 구성이 가능하다.

더욱이, 상기 장치 구성에 있어서, PLL 회로(10)의 동기화 주파수 범위가 모든 처리 가능한 디지탈 소스의 클록 주파수를 포함하는 것과 같은 장치 구성이 가능하다.

상기 장치 구성에 있어서, 아날로그 신호 소스가 별개의 (분리된) 복수의 입력 단자(3)에 의하여 접속될 수 있으므로, 그들의 신호는 장치내에 디지탈 신호로 변환되는 바와 같이 장치 구성이 가능하다.

지금 상기 구성 장치에 있어서, 동기되어 있지 않는 PLL 회로(10)인 경우, 아날로그 신호 소스가 신호 처리를 위하여 선택되는 장치 구성이 가능하다.

그리고, 상기 장치 구성에 있어서, 소스 선택을 종료한 후에는 새로운 선택 과정이 개시될 때까지 이 상태가 유지되는 바와 같은 장치 구성이 가능하다.

더욱이, 상기 장치 구성에 있어서, 소스 선택이 종료된 후에는 선택된 신호 소스가 정지한 경우에 이 상태가 변화하는 바와 같은 장치 구성이 가능하다.

그리고, 상기 구성에 있어서, 선택된 소스의 각각의 상태가 마이크로프로세서(8)중에 축적되어 있는 바와 같은 장치 구성이 가능하다.

더욱이, 상기 장치 구성에 있어서, 모든 입력 신호 소스가 마이크로프로세서(8)에 의하여 시퀀스적으로 선택되고, 그리하여 각 소스의 각각의 상태가 축적되어 있는 바와 같은 장치 구성이 가능하다.

더욱이, 상기 장치 구성에 있어서, 마이크로프로세서(8) 중에 축적되어 있는 선택된 혹은 모든 소스의 상태가 표시 유니트(9)상에 표시되는 바와 같은 장치 구성이 가능하다.

본 발명에 의하여 선택된 스위치를 조작함이 없이 신호 소스를 선택할 수 있다.

Claims (4)

1. 대응하는 신호 소오스로부터 대응하는 입력 신호를 각각 수신하는 복수의 입력단자;

   상기 입력 단자에 결합된 위상 동기 루프 회로 및 상기 위상 동기 루프 회로가 비위상 동기화된 상태에 있다는 것을 검출하기 위한 수단을 포함하며, 상기 입력 신호중 소정 입력 신호의 주파수가 소정 주파수 범위내에 있다는 것을 표시하도록 상기 위상 동기 루프 회로의 출력 신호에 따라 출력 신호를 생성하는 주파수 검출기;

   상기 입력 단자에서 수신된 입력 신호중에서 선택 절차에 따른 우선순위 스케줄에 의해 결정되는 우선 순위를 형성하기 위한 수단;

   상기 입력 단자와 상기 우선 순위 형성 수단에 결합되고 상기 입력 다자로부터 상기 검출기 출력 신호에 의해 결정된 바와 같은 상기 소정 범위의 주파수내에 있는 상기 주파수 및 상기 선택 절차에 따른 상기 우선 순위 스케줄로부터 얻어진 상기 우선 순위에 의해 결정된 바와 같은 상기 우선 순위를 둘다 가지는 상기 입력 신호를 수신하는 입력 단자를 선택하기 위해 상기 검출기 출력에 응답하는 수단; 및

   상기 선택된 입력 단자에 결합되어 상기 선택된 입력 단자에서 수신되는 상기 입력 신호를 기록 또는 재생하기 위한 신호 기록 재생 수단을 포함하는 것을 특징으로 하는 신호 기록 및 재생 장치.
2. 제 1 항에 있어서, 상기 입력 단자 중 하나에 아날로그 신호를 제공하기 위한 수단을 더 포함하며, 상기 아날로그 신호보다 더 높은 우선 순위를 가지는 상기 입력 신호가 상기 소정 범위내의 상기 주파수에 있지 않을때, 상기 선택 수단은 상기 아날로그 신호가 상기 신호 기록 재생 수단에서 기록 재생되도록 상기 아날로그 신호가 제공되는 상기 입력 단자를 선택하는 것을 특징으로 하는 신호 기록 및 재생 장치.
3. 제 1 항에 있어서, 상기 검출기는 상기 우선 순위 스케줄을 형성하는 마이크로프로세서에 결합되는 것을 특징으로 하는 신호 기록 및 재생 장치.
4. 제 3 항에 있어서, 상기 우선 순위 스케줄의 시퀀스를 변경하기 위한 수단을 더 포함하는 것을 특징으로 하는 신호 기록 및 재생 장치.

Images