[go: up one dir, main page]

KR0132021Y1 - 전력 소모를 감소시킨 출력 버퍼 - Google Patents

전력 소모를 감소시킨 출력 버퍼 Download PDF

Info

Publication number
KR0132021Y1
KR0132021Y1 KR2019950024512U KR19950024512U KR0132021Y1 KR 0132021 Y1 KR0132021 Y1 KR 0132021Y1 KR 2019950024512 U KR2019950024512 U KR 2019950024512U KR 19950024512 U KR19950024512 U KR 19950024512U KR 0132021 Y1 KR0132021 Y1 KR 0132021Y1
Authority
KR
South Korea
Prior art keywords
output
data
charging
signal
discharging
Prior art date
Application number
KR2019950024512U
Other languages
English (en)
Other versions
KR970015483U (ko
Inventor
김용범
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR2019950024512U priority Critical patent/KR0132021Y1/ko
Publication of KR970015483U publication Critical patent/KR970015483U/ko
Application granted granted Critical
Publication of KR0132021Y1 publication Critical patent/KR0132021Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 고안은 전력 소모를 감소시키기 위한 출력 버퍼 회로에 관한 것으로, 종래의 출력 버퍼 회로에 있어서, 외부로부터 데이터 신호를 입력받아 지연시켜 상기 부정논리곱 연산 수단 및 부정논리합 연산수단으로 출력하는 지연 수단; 외부로부터 데이터를 입력으로 받아 데이터의 하이에서 로우, 로우에서 하이로의 변환을 감지하여 그 결과를 출력하는 입력 변환 감지 수단; 반전된 출력 인에이블 신호 및 상기 입력 변환 감지 수단의 출력 신호를 입력받아 부정논리곱하는 제2부정 논리곱 연산 수단; 상기 출력 노드에 연결된 전하를 충·방전하는 제2충·방전 수단; 및 상기 제2충·방전 수단과 출력노드 사이에 연결되어 출력 데이터가 하이에서 로우로 변할때는 제1충·방전 수단에서 방전되는 전하를 제2충·방전 수단에 충전했다가 데이터가 로우에서 하이로 변환될때는 제2충·방전 수단의 전하를 방전하도록 스위칭하는 스위칭 수단을 포함하는 것을 특징으로 하며, 저전력 디지털 회로 디자인에 적용될 수 있다.

Description

전력 소모를 감소시킨 출력 버퍼
제1도는 종래 기술에 따른 출력 버퍼의 회로도.
제2도는 본 고안에 따른 출력 버퍼의 일실시예 회로도.
제3도는 본 고안에 따른 상기 제2도의 출력 버퍼의 각 노드별 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1, 6, 23 : 부정논리곱 게이트 2 : 부정 논리합 게이트
3 : 피모스트랜지스터 4 : 엔모스트랜지스터
5, 8 : 커패시터
본 고안은 반도체 칩 등에 이용되는 출력 버퍼 회로에 관한 것으로서, 특히 전력 소모를 줄인 출력 버퍼 회로에 관한 것이다.
제1도는 종래 기술에 따른 출력 버퍼의 회로도로서, 데이터 및 반전된 출력 인에이블 신호()를 양입력으로 받아 부정논리곱하는 부정논리곱 게이트(1), 데이터 및 출력 인에입블 신호()를 양입력으로 받아 부정논리합하는 부정논리합 게이트(2), 전원전압 및 접지전원 간에 차례로 직력접속되며 게이트로 부정논리곱 게이트(1)로부터 출력되는 신호를 입력받는 피모스트랜지스터(3), 게이트로 부정논리합 게이트(2)로부터 출력되는 신호를 입력받는 엔모스트랜지스터(4), 및 피모스트랜지스터(3)와 엔모스트랜지스터(4)의 공통 드레인단과 접지전원 간에 구비된 커패시터(5)를 구비하고 있으며, 공통 드레인단으로부터 데이터가 출력된다.
출력 인에이블 신호()가 하이(high) 레벨로 입력될 때, 부정논리곱 게이트(1)는 데이터의 논리 레벨에 관계없이 하이 레벨 신호를 출력하고, 부정논리합 게이트(2)는 데이터의 논리 레벨에 관계없이 로우(low) 레벨 신호를 출력한다. 그에 따라 피모스트랜지스터(3) 및 엔모스트랜지스터(4)는 모두 턴-오프(turn-off)되고 출력은 트라이스테이트(tri-state) 상태가 된다.
반면, 출력 인에이블 신호()가 로우 레벨로 입력될 때, 출력은 데이터의 논리 레벨에 따라 결정된다. 즉, 데이터가 하이 레벨 신호인 경우 부정논리곱 게이트(1)로부터 로우 레벨 신호가 출력되어 피모스트랜지스터(3)가 턴-온(turn-on)됨으로써 하이 레벨 신호가 출력되고, 데이터가 로우 레벨 신호인 경우 부정논리합 게이트(2)로부터 하이 레벨 신호가 출력되어 엔모스트랜지스터(4)가 턴-온(turn-on)됨으로써 로우 레벨 신호가 출력된다.
상기와 같은 구성의 출력 버퍼는, 데이터가 로우 레벨에서 하이 레벨로 변할 때 커패시터(5)에 전하를 충전하고, 데이터가 하이 레벨에서 로우 레벨로 될 때 커패시터(5)에 저장되어 있는 전하를 방전해야 한다. 통상적으로 출력 버퍼에 구비되는 커패시터(5)는 약 10~30pf이며, 이러한 종래의 출력 버퍼는 전력 소모가 많이 발생하는 문제점이 있다.
상기 종래 기술의 문제점을 해결하기 위하여 안출된 본 고안은, 추가의 커패시터를 더 구비하여 데이터의 논리 레벨 천이에 따라 전하를 충·방전함으로써 전력 소모를 감소시킨 출력 버퍼를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 고안은 외부로부터 출력하고자하는 데이터의 전압 레벨을 일정 레벨만큼 변경하여 출력하는 출력 버퍼에 있어서, 상기 데이터 및 출력 인에이블 신호에 응답하여 제1 및 제2 제어 신호를 생성하는 제어 수단; 상기 제1 및 제2 제어 신호에 각각 응답하여 공통 출력노드를 풀업 및 풀다운 구동하는 풀업 및 풀다운 구동수단; 상기 공통 출력노드에 연결되어 상기 풀업 및 풀다운 구동시 전하를 충·방전하는 제1 충·방전 수단; 입력 데이터의 논리 레벨 천이를 감지하여 천이 감지 신호를 출력하는 천이 감지 수단; 및 상기 천이 감지 신호 및 상기 출력 인에이블 신호에 응답하여, 상기 데이터가 하이 레벨에서 로우 레벨로 천이할 때 상기 제1 충·방전 수단으로부터 방전되는 전하를 충전하고, 상기 데이터가 로우 레벨에서 하이 레벨로 천이할 때 상기 충전된 전하를 상기 제1 충·방전 수단으로 방전하는 제2 충·방전 수단을 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예에 대하여 상세하게 설명한다.
본 고안의 출력 버퍼는 데이터의 신호 레벨 천이를 감지하는 감지부 및 추가적인 커패시터를 더 구비하여, 출력 신호의 레벨이 하이에서 로우로 변할 때 상기 추가된 커패시터에 전하를 충전하고 출력 신호의 레벨이 다시 로우에서 하이로 변할 때 상기 추가된 커패시터에 충전된 전하를 다시 사용함으로써, 전력 소모를 감소시킨다.
제2도는 본 고안에 따른 출력 버퍼의 일실시예 회로도로서, 데이터를 소정 시간 지연하는 지연부(10)와, 반전된 출력 인에이블 신호() 및 지연부(10)로부터 출력되는 지연된 데이터를 양입력으로 받아 부정논리곱하는 부정논리곱 게이트(1)와, 출력 인에이블 신호() 및 지연부(10)로부터 출력되는 지연된 데이터를 양입력으로 받아 부정논리합하는 부정논리합 게이트(2)와, 전원전압 및 접지전원간에서 직렬로 접속되되 상기 부정논리곱 게이트(1)로부터의 신호를 게이트로 입력받는 피모스트랜지스터(3) 및 상기 부정논리합 게이트(2)로부터의 신호를 게이트로 입력받는 엔모스트랜지스터(4)와, 상기 피모스트랜지스터(3) 및 상기 엔모스트랜지스터(4)의 공통 드레인단 및 접지전원 간에 접속된 커패시터(5)와, 상기 데이터의 신호레벨 천이를 감지하여 천이 감지 신호를 출력하는 데이터 천이 감지부(20)와, 상기 반전된 출력 인에이블 신호(2) 및 천이 감지 신호를 양입력으로 받아 부정논리곱하는 부정논리곱 게이트(6)와, 상기 부정논리곱 게이트(6)로부터의 신호 및 반전된 신호를 제어 신호로 각각 입력받고, 그 드레인이 상기 피모스트랜지스터(3) 및 상기 엔모스트랜지스터(4)의 공통 드레인단에 연결된 패스트랜지스터(7)와, 상기 패스트랜지스터(7)의 소스 및 접지전원 간에 접속된 커패시터(8)를 포함하여 이루어진다. 상기 피모스트랜지스터(3) 및 상기 엔모스트랜지스터(4)의 공통 드레인단으로부터 데이터가 출력된다. 즉, 본 고안의 출력 버퍼는 종래의 출력 버퍼에 데이터의 천이를 감지하는 감지부(10) 및 추가적인 커패시터(8)를 더 포함하여 이루어진다.
데이터 천이 감지부(20)는 데이터의 로우 레벨에서 하이 레벨로의 천이를 감지하는 로우/하이 감지부(21) 및 데이터의 하이 레벨에서 로우 레벨로의 천이를 감지하는 하이/로우 감지부(22)를 통해 데이터의 레벨 천이를 감지한다.
패스트랜지스터(7)는 천이 감지신호 및 반전된 출력 인에이블 신호()에 응답하여 턴온되므로 상기 추가로 구비된 커패시터(8)에 전하가 충전되거나 방전된다.
제3도는 본 고안에 따른 상기 제2도의 출력 버퍼의 각 노드별 타이밍도로서, 제2도 및 제3도를 참조하여 본 고안의 동작을 상세히 설명한다.
출력하고자 하는 데이터가 논리 레벨 로우에서 하이로 천이되어 하이 레벨 신호를 유지하는 T1과, 데이터의 논리 레벨이 하이에서 로우로 천이되어 로우 레벨 신호를 유지하는 T2로 이루어지고, 데이터 천이 감지부(20)의 출력 노드인 X1(즉, 천이 감지 신호)은 데이터가 로우에서 하이로 천이할 때 로우/하이 감지부(21)를 통해 로우 레벨의 신호를 출력하며, 이때 로우 레벨 신호의 폭 A는 로우/하이 감지부(21)의 인버터(INV1) 지연 시간만큼 유지된다. 또한 데이터가 하이에서 로우로 천이할 때 하이/로우 감지부(22)를 통해 로우 레벨의 신호를 출력하며, 이 때 로우 레벨 신호의 폭 B는 하이/로우 감지부(22)의 인버터(INV2) 지연 시간만큼 유지된다. 다음으로, 부정논리곱 게이트(6)의 출력 노드인 X2는 로우 레벨의 출력 인에이블 신호()에 응답하여 반전된 천이 감지 신호를 출력함으로써 패스트랜지스터(7)를 턴-온 및 턴-오프시킨다.
먼저, 데이터의 T2 중 데이터가 하이 레벨에서 로우 레벨로 천이함으로써 감지된 구간2 동안은 패스트랜지스터(7)가 턴-온되어 커패시터(5)에서 방전되는 전하의 일부를 커패시터(8)에 저장한다. 그리고, T2의 나머지 구간 동안은 다시 패스트랜지스터(7)가 턴-오프되어 출력 노드인 나머지 전하는 엔모스트랜지스터(4)를 통해 방전된다.
또한, 데이터의 T1 중 데이터가 로우 레벨에서 하이 레벨로 천이함으로써 감지된 구간2 동안은 패스트랜지스터(7)가 턴-온되어 커패시터(8)에 저장된 전하의 일부가 커패시터(5)에 공급되어 전하를 보충하게 된다. 그리고, T1의 나머지 구간 동안은 다시 패스트랜지스터(7)가 턴-오프되어 피모스트랜지스터(3)를 통해 전하를 공급받게 된다.
본 고안의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 고안의 기술 분야의 통상의 전문가라면 본 고안의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상 설명한 바와 같이 본 고안은, 데이터의 천이를 감지하는 데이터 천이 감지부(20)의 전하 소모가 상대적으로 적고, 커패시터(8)의 용량이 상대적으로 커패시터(5)에 비해 크다면 방전되는 전하를 패스트랜지스터(7)를 통해 커패시터(8)에 저장하였다가 다시 사용함으로써 전력 소모를 줄일 수 있는 효과가 있고, 그에 따라 반도체 칩 등의 저전력 회로 설계에 유용하게 적용할 수 있다.

Claims (4)

  1. 외부로부터 출력하고자하는 데이터의 전압 레벨을 일정 레벨만큼 변경하여 출력하는 출력 버퍼에 있어서, 상기 데이터 및 출력 인에이블 신호에 응답하여 제1 및 제2 제어 신호를 생성하는 제어 수단; 상기 제1 및 제2 제어 신호에 각각 응답하여 공통 출력노드를 풀업 및 풀다운 구동하는 풀업 및 풀다운 구동수단; 상기 공통 출력노드에 연결되어 상기 풀업 및 풀다운 구동시 전하를 충·방전하는 제1 충·방전 수단; 입력 데이터의 논리 레벨 천이를 감지하여 천이 감지 신호를 출력하는 천이 감지 수단; 및 상기 천이 감지 신호 및 상기 출력 인에이블 신호에 응답하여, 상기 데이터가 하이 레벨에서 로우 레벨로 천이할 때 상기 제1 충·방전 수단으로부터 방전되는 전하를 충전하고, 상기 데이터가 로우 레벨에서 하이 레벨로 천이할 때 상기 충전된 전하를 상기 제1 충·방전 수단으로 방전하는 제2 충·방전 수단을 포함하여 이루어지는 출력 버퍼.
  2. 제1항에 있어서, 상기 천이 감지 수단은 상기 입력 데이터의 로우 레벨에서 하이 레벨로의 천이를 감지하는 제1 감지 수단; 및 상기 입력 데이터의 하이 레벨에서 로우 레벨로의 천이를 감지하는 제2 감지 수단을 포함하여 이루어지는 출력 버퍼.
  3. 제1항에 있어서, 상기 제2 충 ·방전 수단은, 상기 출력 인에이블 신호 및 상기 천이 감지 신호를 입력 받아 부정논리곱하는 부정논리곱 수단; 커패시터; 및 상기 부정논리곱 수단으로부터 출력되는 신호 및 그의 반전된 신호에 응답하여 상기 커패시터에 저장된 전하를 상기 공통 출력 노드로 방전하거나 상기 커패시터에 전하를 충전하도록 스위칭하는 패스트랜지스터를 포함하여 이루어지는 출력 버퍼.
  4. 제1항에 있어서, 상기 제어 수단은 상기 데이터를 입력 받아 일정 시간 지연하는 지연 수단; 상기 지연 수단으로부터 출력되는 지연된 데이터 및 상기 출력 인에이블 신호를 입력받아 부정논리곱하여 상기 제1 제어 신호를 출력하는 제1 부정논리곱 수단; 및 상기 지연 수단으로부터 출력되는 지연된 데이터 및 상기 출력 인에이블 신호를 입력받아 부정논리합하여 상기 제2 제어 신호를 출력하는 부정논리합 수단을 포함하는 출력 버퍼.
KR2019950024512U 1995-09-12 1995-09-12 전력 소모를 감소시킨 출력 버퍼 KR0132021Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950024512U KR0132021Y1 (ko) 1995-09-12 1995-09-12 전력 소모를 감소시킨 출력 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950024512U KR0132021Y1 (ko) 1995-09-12 1995-09-12 전력 소모를 감소시킨 출력 버퍼

Publications (2)

Publication Number Publication Date
KR970015483U KR970015483U (ko) 1997-04-28
KR0132021Y1 true KR0132021Y1 (ko) 1999-03-20

Family

ID=19423130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950024512U KR0132021Y1 (ko) 1995-09-12 1995-09-12 전력 소모를 감소시킨 출력 버퍼

Country Status (1)

Country Link
KR (1) KR0132021Y1 (ko)

Also Published As

Publication number Publication date
KR970015483U (ko) 1997-04-28

Similar Documents

Publication Publication Date Title
US4982116A (en) Clock selection circuit
US7521978B2 (en) Clock driver
KR920010348B1 (ko) 반도체 집적회로 장치
US4920282A (en) Dynamic latch circuit for preventing short-circuit current from flowing during absence of clock pulses when under test
US4379974A (en) Delay stage for a clock generator
KR970055504A (ko) 고속 저잡음 출력 버퍼
US20050110522A1 (en) Multistage dynamic domino circuit with internally generated delay reset clock
KR20040010215A (ko) 버퍼 회로, 버퍼 트리 및 반도체 장치
KR100518127B1 (ko) 스탠바이 모드 동안 회로의 서브스레스홀드 누설을 감소시키는 방법
US4894559A (en) Buffer circuit operable with reduced power consumption
US5508639A (en) CMOS clock drivers with inductive coupling
US5210449A (en) Edge triggered tri-state output buffer
US4736119A (en) Dynamic CMOS current surge control
KR950035091A (ko) 반도체집적회로
US4129793A (en) High speed true/complement driver
US20050007152A1 (en) Integrated logic and latch design with clock gating at static input signals
US5047673A (en) High speed output structure suitable for wired-OR structure
KR0132021Y1 (ko) 전력 소모를 감소시킨 출력 버퍼
US5406506A (en) Domino adder circuit having MOS transistors in the carry evaluating paths
US4701888A (en) Data bus discharging circuit
US6452441B1 (en) Low threshold voltage device with charge pump for reducing standby current in an integrated circuit having reduced supply voltage
JP2937814B2 (ja) 出力回路
JPH02236178A (ja) 半導体装置
KR100369362B1 (ko) 저주파 대역 감지를 위한 주파수 디텍터
KR100303768B1 (ko) 프로그램 가능한 논리 어레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19950912

UA0201 Request for examination

Patent event date: 19950912

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19980327

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19980622

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19980922

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19980922

UG1601 Publication of registration
UR1001 Payment of annual fee

Payment date: 20010817

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 20020820

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 20030814

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 20040820

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 20050824

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 20060822

Start annual number: 9

End annual number: 9

UR1001 Payment of annual fee

Payment date: 20070821

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20080818

Year of fee payment: 11

UR1001 Payment of annual fee

Payment date: 20080818

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee