KR0129245B1 - 씨디-롬 드라이브의 스핀들 모터 제어 회로 및 그 방법 - Google Patents

Abstract

본 발명은 씨디-롬 드라이브의 스핀들 모터 제어 회로 및 그 방법에 관한 것으로, 일반적인 씨디-롬 드라이브에서 빠른 액세스 시간을 달성하기 위하여 실험을 통하여 얻은 가감속 시간 데이타를 바탕으로 탐색 동안에 스핀들 모터의 가속 또는 감속 제어를 할 수 있으나 씨디-롬 디스크가 변경되거나 씨디-롬 디스크의 무게 편차가 클 경우에는 실험으로 얻은 데이타가 부정확하게 되어 적절하게 스핀들 모터의 회전을 제어할 수 없다. 이러한 점을 개선하기 위하여 본 발명은 스핀들 모터의 가감속 제어를 위한 제어 회로를 부가하여 탐색 동작을 반복함에 따라 스핀들 모터의 제어 상태를 판별하여 초기에 읽어들인 탐색 구간의 실험치를 변경시키므로써 동일한 구간을 다시 탐색할 때 스핀들 모터를 최적 제어하도록 창안한 것으로, 본 발명은 씨디-롬 디스크를 변경하는 경우에도 실험으로 구간 스핀들 모터의 가속 및 감속 시간을 기준으로 탐색 동작을 반복함에 따라 스핀들 모터를 최적 제어할 수 있으므로 빠른 액세스 시간을 얻을 수 있어 씨디-롬 드라이브의 성능 향상을 도모할 수 있는 효과가 있다.

Description

씨디-롬 드라이브의 스핀들 모터 제어 회로 및 그 방법

제1도는 일반적인 씨디-롬 드라이브의 구성도.

제2도는 스핀들 모터 제어신호의 파형을 보인 예시도.

제3도는 탐색시 구동 전압과 프레임 동기신호의 상태도.

제4도는 본 발명 씨디-롬 드라이브의 스핀들 모터 제어 회로의 블럭도.

제5도는 씨디-롬 디스크의 데이타 영역 분할을 보인 예시도.

제6도는 제5도에 있어서, 가감속 제어부의 회로도.

제7도는 제6도에 있어서, 피엘에이의 동작 논리표.

제8도는 제6도에 있어서, 제1펄스 발생기의 상세 회로도.

제9도는 제8도에 있어서, 동작 파형도.

제10도는 제6도에 있어서, 각부의 파형도.

제11도는 본 발명의 초기화시 신호 흐름도.

제12도는 본 발명에서의 탐색 동작을 위한 신호 흐름도.

* 도면의 주요부분에 대한 부호의 설명

1 : 픽업 2 : 고주파 증폭 및 픽업 서보 블럭

3 : 디지탈 신호 처리 및 선속 서보 블럭 4 : 마이크로 컴퓨터

5 : 에러 정정 블럭 6 : 스핀들 모터

7 : 스핀들 모터 구동 블럭 8 : 가감산 제어 블럭

10 : 어드레스 발생부 11,19 : 펄스 발생기

12,16 : 래치 13 : 수치 연산부

14,22,23 : 멀티플렉서 15 : 레지스터 파일

17 : 피엘에이(PLA) 18 : 앤드게이트

20 : 계수기 21 : 비교기

본 발명은 씨디-롬(CD-ROM) 드라이브의 스핀들 모터 제어 기술에 관한 것으로 특히, 디지탈 방식으로 구현한 회로에서 탐색 동작시 스핀들 모터를 최적 제어하는 씨디-롬 드라이브의 스핀들 모터 제어 회로 및 그 방법에 관한 것이다.

일반적인 씨디-롬 드라이브는 제1도에 도시된 바와 같이, 스핀들 모터(6)에 의해 회전하는 씨디-롬 디스크에 레이저 광을 주사하여 기록 데이타를 검출하는 픽업(1)과 이 픽업(1)의 고주파 출력을 증폭함과 동시에 그 픽업(1) 내부에 장착된 렌즈의 위치 제어를 위한 서보 동작을 수행하는 고주파 증폭 및 픽업 서보블럭(2)과, 이 고주파 증폭 및 픽업 서보 블럭(2)에서 증폭된 고주파를 디지탈 처리를 통해 본래의 정보로 디코딩함과 아울러 가감산 제어 신호(DIR-CLV) 및 구동량 제어 신호(PWM-CLV)를 출력하는 디지탈 신호 처리 및 선속 서보 블럭(3)과, 이 디지탈 신호 처리 및 선속 서보 블럭(3)에서 출력된 디코딩된 신호를 에러 정정하여 중간주파 처리한 후 컴퓨터에 출력하는 에러 정정 블럭(5)과, 상기 디지탈 신호 처리 및 선속 서보 블럭(3)의 가감산 제어 신호(DIR-CLV) 및 구동량 제어 신호(PWM-CLV)를 연산하여 상기 스핀들 모터(6)에 구동 전압(DM)을 출력하는 스핀들 모터 구동 블럭(7)과, 상기 각 부를 제어하는 마이크로 컴퓨터(4)로 구성된다.

이와 같은 일반적인 씨디-롬 드라이브의 동작 과정을 제2도 및 제3도를 참조하여 설명하면 다음과 같다.

먼저, 픽업(1)의 스핀들 모터(6)에 의해 회전하는 씨디-롬 디스크에 레이져 광을 주사하여 기록 정보를 읽어 내면 고주파 증폭 및 픽업 서보 블럭(2)은 상기 픽업(10에 출력된 고주파를 소정 레벨 증폭하고 동시에 그 픽업(1)에 장착된 렌즈의 위치를 제어하기 위한 서보 동작을 수행하게 된다.

이 때, 디지탈 신호 처리 및 선속 서보 블럭(3)이 고주파 증폭 및 픽업 서보 블럭(2)에서 출력된 고주파 증폭 신호를 디지탈 신호 처리를 통해 원래의 정보를 디코딩하면 에러 정정 블럭(5)은 씨디-롬 특유의 에러 정정 알고리즘을 수행하여 에러를 정정하고 그 에러가 정정된 신호를 중간주파 처리하여 컴퓨터에 전송하게 된다.

그리고, 고주파 증폭 및 픽업 서보 블럭(2)의 출력을 연산한 디지탈 신호 처리 및 선속 서보 블럭(3)은 스핀들 모터(6)의 구동 방향과 구동량을 제어하기 위하여 가감산 제어 신호(DIR-CLV) 및 구동량 제어 신호(PWM-CLV)를 출력하게 된다.

즉, 스핀들 모터(6)의 제어는 구동부의 효율과 열 발생을 줄이기 위하여 펄스폭 변조(PWM; Pulse Width Modulation) 방식을 사용하는데, 제2도(a)와 같은 가감산 제어 신호(DIR-CLV)는 상기 스핀들 모터(6)를 가속할 것인지 또는 감속할 것인지 제어하는 신호로서 고전위 상태일 때 가속, 저전위 상태일 때 감속을 주행하게 되고, 제2도(b)와 같은 구동량 제어 신호(PWM-CLV)는 펄스폭 변조 캐리어의 주기마다 고전위 상태가 되어 구동하려는 양에 따른 신호로서 이 구동량에 비례하는 시간만큼 고전위 상태를 유지하게 된다.

따라서, 구동량 제어 신호(PWM-CLV)가 고전위로 유지되는 시간이 길수록 가감산 제어 신호(PWM-CLV)에 의한 방향에 따른 가속 또는 감속되는 양이 커지게 된다.

그리고, 상기와 같은 동작이 수행될 때 마이크로 컴퓨터(4)는 각 부를 제어하게 된다.

한편, 씨디-롬 디스크의 특정 영역에서 다른 위치로 픽업(1)을 이동시키는 탐색 동작이 필요한 경우 마이크로 컴퓨터(4)는 원하는 위치까지 상기 픽업(1)을 옮기기 위하여 슬라이드를 이동시켜야 하며 이와 동시에 씨디-롬 디스크의 회전 특성인 정선 속도(CLV)를 만족시키기 위하여 외주에서 내주로 들어올 때는 스핀들 모터(6)의 회전을 가속시키고 내주에서 외주로 나갈 때는 상기 스핀들 모터(6)의 회전을 감속시켜야한다.

이 때, 픽업(1)에서 추출되는 신호 중에서 특정 부분(대개의 경우 프레임 동기 : FRAME SYNC라고 칭함)을 이용하여 스핀들 모터(6)의 회전을 제어하는 방법을 적용하게 되며 이 경우 슬라이드의 이동 시간 후에 정선 속도를 서보 제어하여도 빠른 시간내에 정상적인 회전 속도에 도달하지 못하기 때문에 보다 빠르게 정상 회전 속도를 얻기 위해서는 강제로 상기 스핀들 모터(6)를 가속 또는 감속을 수행하게 된다.

상기와 같은 동작을 제3도인 탐색을 수행할 때 스핀들 모터(6)의 구동 전압과 프레임 동기신호(GFS)의 상태도를 참조하여 설명하면, 상기 프레임 동기신호(GSF)는 고주파 증폭 및 픽업 서보 블럭(2)의 출력을 처리한 디지탈 신호 처리 및 선속 서보 블럭(3)에서 출력되는 신호로서 이 프레임 동기신호(GFS)가 고전위 상태이면 상기 스핀들 모터(6)가 정상적인 속도로 회전하고 있음을 나타내고 저전위이면 정상적인 속도보다 빠르거나 느린 경우를 나타낸다.

즉, 제3도에서 (a) 내지 (c)는 외주에서 내주로 탐색할 때 스핀들 모터(6)를 가속하는 경우를 나타내고 (d) 내지 (f)가 내주에서 외주로 탐색할 때 상기 스핀들 모터(6)를 감속하는 경우를 나타낸다.

여기서, 제3도(a)(d)는 탐색 기간(TK 또는 TB)동안 적절히 가속 또는 감속이 되어 탐색이 종료된 후 프레임 동기신호(GFS)가 바로 고전위가 된 경우이고, 제3도(b)는 가속이 부족한 경우이며, 제3도(c)는 가속이 과다한 경우이고, 제3도(e)는 감속이 부족한 경우이며, 제3도(f)는 감속이 과다한 경우를 각기 나타낸다.

그러나, 탐색이 종료되어도 프레임 동기신호(GSF)가 바로 고전위가 되지 않고 부족한 양 또는 초과한 양을 보상하는 스핀들 모터(6)의 구동이 수행된 후 상기 프레임 동기신호(GSF)가 고전위 상태가 된다.

따라서, 종래에는 적절한 가속 또는 감속 동작이 수행되지 않으면 탐색이 종료된 후에 프레임 동기신호(GSF)가 고전위로 되는 시간이 지연되므로 씨디-롬 드라이브에서 중요한 기능인 탐색 동작을 빠른 시간에 수행할 수 없는 문제점이 있었다.

즉, 일반적인 씨디-롬 드라이브에서 빠른 액세스 시간을 달성하기 위하여 실험을 통하여 얻은 데이타(가속 또는 감속 시간)를 바탕으로 탐색 동안에 스핀들 모터를 가속 또는 감속하므로써 제어를 할 수 있으나 씨디-롬 디스크가 변경되거나 씨디-롬 디스크의 무게 편차가 클 경우에는 실험으로 얻은 데이타가 부정확하게 되어 적절하게 스핀들 모터의 회전을 제어할 수 없다.

본 발명은 상기와 같은 종래의 문제점을 개선하기 위하여 스핀들 모터의 가감속 제어를 위한 킥/브레이크(Kick/Brake) 제어 회로를 부가하고 탐색 동작을 반복함에 따라 스핀들 모터의 제어 상태를 판별하여 초기에 읽어들인 실험치를 변경시키므로써 디스크의 변경 등에도 스핀들 모터를 최적 제어하는 씨디-롬 드라이브의 스핀들 모터 제어 회로 및 그 방법을 창안한 것이다.

본 발명은 상기의 목적을 달성하기 위하여 씨디-롬 디스크의 정보 영역을 N개의 구간으로 분할하여 각 구간 별로 탐색 동작을 실험하고 그 때의 스핀들 모터의 가감속 제어 시간을 측정하여 그 평균값을 마이크로 컴퓨터에 저장하고, 시스템의 초기화 때에 상기 마이크로 컴퓨터의 내부 메모리에 저장된 평균값을 읽어들인 후 탐색 동작이 수행될 때마다 그 때의 스핀들 모터의 제어 상태를 자동으로 판별하여 그 실험치인 평균값을 변경하는 동작을 반복하므로써 탐색 동작이 종료된 후 빠른 시간 내에 프레임 동기신호(GSF)가 고전위가 되도록 하여 현재 재생중인 씨디-롬 디스크에 가장 적절한 스핀들 모터의 제어를 수행함을 특징으로 한다.

또한, 본 발명은 상기와 같은 목적을 달성하기 위하여 스핀들 모터의 상태에 따라 가감속 시간이 데이타를 수정하는 가감속 제어 블럭을 부가한 것으로, 상기 가감속 제어 블럭은 래치 인에이블 신호(WL)가 입력된 후 마이크로 컴퓨터로부터의 데이타(DATA)를 홀딩하는 제1래치와, 가감산 모드에 따라 상기 제1래치의 출력을 가산수 또는 감산수로 하여 다른 입력인 피가산수 또는 피감산수와 가감 연산을 수행하는 수치 연산 수단과, 디지탈 신호 처리 및 선속 서보 블럭의 가감속 제어 신호(PWM-CLV) 및 프레임 동기신호(GFS)와 마이크로 컴퓨터의 구동 방향 판별 신호(M-DIR)를 연산하여 상기 수치 연산 수단의 가감산 모드를 설정하는 피엘에이와, 선택 신호(SEL)에 따라 상기 수치 연산 수단의 출력과 상기 마이크로 컴퓨터의 데이타(DATA) 중 하나를 선택 출력하는 제1멀티플렉서와, 클럭 신호(CLK)에 따라 라이트 신호(WR)를 입력받아 라이트 인에이블 신호(WE)를 출력하는 제2펄스 발생 수단과, 현재 구간 번호와 목표 구간 번호를 입력받아 데이타 저장을 위한 어드레스를 발생시키는 어드레스 발생 수단과, 상기 제2펄스 발생 수단의 출력에 인에이블되어 상기 제1멀티플렉서의 출력을 상기 어드레스 발생 수단의 출력이 지정하는 영역에 저장하는 레지스터 파일과, 클럭(CLK)에 따라 상기 레지스터 파일의 출력을 홀딩하여 상기 수치 연산 수단에 피가산수 또는 피감산수로 인가하는 제2래치와, 탐색 신호(SRH) 및 클럭 신호(CLK)를 논리곱하는 앤드게이트와, 탐색 신호와 클럭 신호(CLK)에 따라 탐색 신호(SRH)를 입력으로 하여 리세트 신호(RST)를 발생시키는 펄스 발생 수단과, 이 펄스 발생 수단의 출력에 리세트되어 상기 앤드게이트의 출력을 계수하는 계수 수단과, 이 계수 수단의 출력과 상기 레지스터 파일의 출력을 비교하여 상기 레지스터 파일의 출력이 상기 계수 수단의 출력과 같거나 클 경우 고전위인 비교신호를 출력하는 비교 수단과, 탐색 신호(SRH)에 따라 디지탈 신호 처리 및 선속 서보 블럭의 구동량 제어 신호(PWM-CLV)와 상기 비교 수단의 출력 중 하나를 선택하여 구동 신호(PWM-CONT)로 출력하는 제2멀티플렉서와, 탐색 신호(SRH)에 따라 상기 마이크로 컴퓨터의 구동 방향 판별 신호(M-DIR)와 디지탈 신호 처리 및 선속 서보 블럭의 가감산 제어 신호(DIR-CLV) 중 하나를 선택하여 구동 방향 신호(DIR-CONT)로 출력하는 제3멀티플렉서로 구성한 것을 특징으로 한다.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.

제4도 및 제6도는 본 발명의 실시예로서 이에 도시한 바와 같이, 픽업(1), 고주파 증폭 및 픽업 서보 블럭(2), 디지탈 신호 처리 및 선속 서보 블럭(3), 마이크로 컴퓨터(4), 에러 정정 블럭(5) 및 스핀들 모터 구동 블럭(7)으로 이루어진 씨디-롬 드라이브에 있어서, 상기 디지탈 신호 처리 및 선속 서보 블럭(3)의 출력(DIR-CLV)(PWM-CLV)(GFS)과 마이크로 컴퓨터(4)의 제어 신호를 연산 처리하여 상기 스핀들 모터 구동 블럭(7)에 구동 신호(PWM-CONT)와 구동 방향 신호(DIR-CONT)를 출력하는 가감속 제어 블럭(8)을 포함하여 구성한다.

상기 가감속 제어 블럭(8)은 클럭 신호(CLK)에 따라 라이트 신호(WR)를 입력받아 라이트 인에이블 신호(WE)를 출력하는 제2펄스 발생기(11)와, 현재 구간 번호와 목표 구간 번호를 입력받아 데이타 저장을 위한 어드레스를 발생시키는 어드레스 발생부(10)와, 래치 인에이블 신호(WL)가 입력된 후 마이크로 컴퓨터(4)로부터의 데이타(DATA)를 홀딩하는 제1래치(12)와, 가감산 모드에 따라 상기 제1래치(12)의 출력을 가산수 또는 감산수로 하여 다른 입력인 피가산수 또는 피감산수와 가감 연산을 수행하는 수치 연산부(13)와, 디지탈 신호 처리 및 선속 제어 서보(3)의 가감산 제어 신호(DIR-CLV) 및 프레임 동기신호(CFS)와 마이크로 컴퓨터(4)의 구동 방향 판별 신호(M-DIR)를 연산하여 상기 수치 연산부(13)의 가감산 모드를 설정하는 피엘에이(17)와, 선택 신호(SEL)에 따라 상기 수치 연산부(13)의 출력과 상기 마이크로 컴퓨터(4)의 데이타(DATA) 중 하나를 선택 출력하는 제1멀티플렉서(14)와, 상기 제2펄스 발생기(11)의 출력에 인에이블되어 상기 제1멀티플렉서(19)의 출력을 상기 어드레스 발생부(10)의 출력이 지정하는 영역에 저장하는 레지스터 파일(15)과, 클럭(CLK)에 따라 상기 레지스터 파일(15)의 출력을 홀딩하여 상기 수치 연산부(13)에 피가산수 또는 피감산수로 인가하는 제2래치(16)와, 탐색 신호(SRH) 및 클럭 신호(CLK)를 논리곱하는 앤드게이트(18)와, 클럭 신호(CLK)에 따라 탐색 신호(SRH)를 입력으로 하여 리세트 신호(RST)를 발생시키는 제1펄스 발생기(19)와, 이 제1펄스 발생부(19)의 출력에 리세트되어 상기 앤드게이트(18)의 출력을 계수하는 계수기(20)와, 이 계수기(20)의 출력과 상기 레지스터 파일(15)의 출력을 비교하여 상기 레지스터 파일(15)의 출력이 상기 계수기(20)의 출력과 같거나 클 경우 고전위인 비교신호를 출력하는 비교기(21)와, 탐색 신호(SRH)에 따라 디지탈 신호 처리 및 선속 제어 서보(3)의 구동량 제어 신호(PWM-CLV)와 상기 비교기(21)의 출력 중 하나를 선택하여 구동 신호(PWM-CONT)로 출력하는 제2멀티플렉서(22)와, 탐색 신호(SRH)에 따라 상기 마이크로 컴퓨터(4)의 구동 방향 판별 신호(M-DIR)와 디지탈 신호 처리 및 선속 서보 블럭(3)의 가감속 제어 신호(DIR-CLV) 중 하나를 선택하여 구동 방향 신호(DIR-CONT)로 출력하는 제3멀티플렉서(23)로 구성한다.

상기 제1, 제2펄스 발생기(19)(11)는 제8도와 같이 구성한다.

상기 제1펄스 발생기(19)는 클럭(CLK)에 따라 탐색 신호(SRH)를 래치시키는 플립플롭(31)과, 클럭에 따라 상기 플립플롭(3)의 비반전 출력을 래치시키는 플립플롭(32)과, 이 플립플롭(32)의 반전 출력과 상기 플립플롭(31)의 비반전 출력을 논리곱하여 리세트 신호(RST)로 출력하는 앤드게이트(33)로 구성한다.

상기 제2펄스 발생기(11)는 클럭(CLK)을 반전시키는 반전기(34)와, 이 반전기(34)의 출력에 따라 라이트 신호(WR)를 래치시키는 플립플롭(35)과, 클럭(CLK)에 따라 상기 플립플롭(35)의 비반전 출력을 래치시키는 플립플롭(36)과, 이 플립플롭(36)의 반전 출력과 상기 플립플롭(34)의 비반전 출력을 논리곱하여 라이트 인에이블 신호(WE)로 출력하는 앤드게이트(37)로 구성한다.

이와 같이 구성한 본 발명의 동작 및 작용 효과를 제5도, 제7도, 제9도 내지 제12도를 참조로 하여 상세히 설명하면 다음과 같다.

본 발명에서 탐색을 위한 씨디-롬 디스크의 정보 영역은 제5도에 도시한 바와 같이 N개의 영역으로 분할되며, 마이크로 컴퓨터(4)는 픽업(1), 고주파 증폭 및 픽업 서보 블럭(2), 디지탈 신호 처리 및 선속 서보 블럭(3), 에러 정정 블럭(5), 스핀들 모터 구동 블럭(7) 그리고, 가감산 제어 블럭(8)을 제어함에 의해 각 구간 별로 탐색 동작을 실험하여 그 때의 스핀들 모터의 가감속 제어 시간을 측정하여 그 평균값을 내부 메모리에 저장하고, 시스템 초기화 때 그 내부 메모리에 저장된 평균값을 읽어 상기 가감속 제어 블럭(8)으로 입력시킨 후 탐색 동작이 수행될 때마다 그 때의 스핀들 모터(6)의 제어 상태를 자동으로 판별하여 탐색 동작이 종료되면 빠른 시간내에 프레임 동기신호(GSF)를 고전위로 하여 그 실험치인 평균값을 변경하는 동작을 반복하므로써 현재 재생중인 씨디-롬 디스크에 가장 적절하게 상기 스핀들 모터(6)를 제어하게 된다.

먼저, 초기화를 수행하면 가감속 제어 블럭(8)은 클럭(CLK)에 따라 라이트 신호(WR)를 입력받은 제2펄스 발생기(11)가 라이트 인에이블 신호(WE)를 출력할 때 선택 신호(SEL)에 의해 제1멀티플렉서(14)가 입력(A)을 선택하도록 설정되고 현재 구간 번호와 목표 구간 번호가 1로 설정됨에 의해 어드레스 발생부(10)는 데이타를 저장하기 위한 해당 어드레스(Addr)를 레지스터 파일(15)에 발생시키게 된다.

이 때, 마이크로 컴퓨터(4)에서 출력된 데이타(DATA)가 제1멀티플렉서(14)를 통해 레지스터 파일(15)에 입력될 때 라이트 신호(WR)가 토글 펄스 형태로 입력되면 제2펄스 발생기(11)가 클럭(CLK)에 동기된 라이트 인에이블 신호(WE)를 발생시키면 상기 레지스터 파일(15)이 라이트 모드로 설정되어 상기 제1멀티플렉서(14)를 통해 입력된 데이타를 어드레스 발생부(10)의 어드레스(Addr)가 지정하는 영역에 저장하고 목표 구간 번호를 1 증가시킨 후 목표 구간 번호가 N보다 큰지 판별하여 크지 않으면 상기 동작을 반복함에 의해 마이크로 컴퓨터(4)의 데이타를 현재 구간 번호와 목표 구간 번호에 따른 어드레스 영역에 저장하는 동작을 반복하게 된다.

이에 따라, 목표 구간 번호가 N보다 크면 현재 구간 번호를 1 증가시킨 후 현재 구간 번호가 N보다 큰지 판별하여 크지 않으면 목표 구간 번호와 현재 구간 번호에 따른 어드레스 영역에 마이크로 컴퓨터(4)의 데이타를 저장하는 동작을 반복하게 된다.

그리고, 현재 구간 번호가 N보다 크면 레지스터 파일(15)의 데이타에 대한 변경을 위하여 래치 인에이블 신호(WL)가 토글될 때 제1래치(12)가 마이크로 컴퓨터(4)의 데이타(DATA)를 가산수 또는 감산수로 홀딩시켜 수치 연산부(13)의 한 입력에 출력시키므로써 초기화를 종료하게 된다.

즉, 제1멀티플렉서(18)의 선택 입력을 마이크로 컴퓨터(4)의 데이타를 선택하도록 한 다음 해당 실험치를 레지스터 파일(5)의 해당 기억 장소에 기억시키기 위해 라이트 신호(WR)를 토글 형태로 제어하는데, 현재 구간을 설정한 후 목표 구간을 1에서 N까지 증가시키는 동작을 반복하면서 실험으로 얻어 낸 스핀들 모터(6)의 구간별 가감속 평균치를 미리 레지스터 파일(15)에 저장하는 동작을 반복하게 된다.

또한, 가산 또는 감산을 위한 가산수 또는 감산수를 미리 기억시켜 놓기 위하여 마이크로 컴퓨터(4)의 가감산 데이타(DATA)를 제1래치(12)에 입력시키고 래치 인에이블 신호(WL)가 토글 펄스 형태로 출력되면 수치 연산부(13)에 입력시키므로써 레지스터 파일(17)의 데이타에 대한 변경을 위한 동작을 완료한 후 초기화를 종료하게 된다.

상기와 같은 동작에 따라 초기화가 종료된 후 선속 제어 모드로서 스핀들 모터(6)가 제어될 경우 탐색 신호(SRH)가 저전위 상태이므로 디지탈 신호 처리 및 선속 서보 블럭(3)에서 출력된 구동량 제어 신호(PWM-CLV)와 가감속 제어 신호(DIR-CLV)는 제2, 제3멀티플렉서(22)(23)의 입력단자(A)에 각기 인가되어 구동 신호(PWM-CONT)와 구동 방향 신호(DIR-CONT)로 각기 출력하게 된다.

이 때, 탐색 동작이 필요하게 되면 마이크로 컴퓨터(4)는 제1멀티플렉서(18)가 수치연산부(22)의 연산 출력을 선택하도록 선택 신호(SEL)를 출력한 후 탐색 영역에 관계된 현재 구간 번호와 실험 구간 번호를 출력하고 동시에 현재 구간 번호가 목표 구간 번호보다 큰지 비교하여 탐색 방향을 판별함에 의해 현재 구간 번호가 목표 구간 번호보다 작아 탐색 방향이 내주에서 외주로 나가는 경우 구동 방향 판별 신호(M-DIR)를 저전위 상태로 제어하며 반대로, 현재 구간 번호가 목표 구간 번호보다 커서 외주에서 내주로 들어오는 경우 구동 방향 판별 신호(M-DIR)를 고전위 상태로 제어한다.

그리고, 마이크로 컴퓨터(4)는 슬라이드 이동 시간 동안 탐색 신호(SRH)를 고전위 상태로 제어하여 제2, 제3멀티플렉서(22)(23)가 입력(B)을 선택하도록 하므로써 탐색에 필요한 스핀들 모터(6)의 제어를 위한 준비를 완료하게 된다.

이에 따라, 어드레스 발생부(10)가 현재 구간 번호와 실험 구간 번호에 따른 어드레스(Addr)를 발생시키면 레지스터 파일(15)은 상기 어드레스(Addr)가 지정하는 저장 영역의 데이타를 제2래치(16)와 비교기(12)에 출력하게 되고 계수기(20)의 계수 동작을 수행하게 된다.

즉, 제1펄스 발생기(19)가 클럭(CLK)에 따라 탐색 신호(SRH)를 입력으로 하여 리세트 신호(RST)를 출력하고, 앤드게이트(18)가 클럭(CLK)과 탐색 신호(SRH)를 논리곱함에 따라 상기 제1펄스 발생기(19)의 출력(RST)에 리세트된 계수기(20)는 상기 앤드게이트(18)의 출력을 0부터 계수하기 시작하므로 비교기(21)는 레지스터 파일(15)의 출력과 상기 앤드게이트(18)의 출력을 비교하여 상기 레지스터 파일(15)의 출력이 상기 앤드게이트(18)의 출력과 같거나 보다 크면 고전위를 출력하게 된다.

이 때, 멀티플렉서(22)가 비교기(21)의 고전위 출력을 선택하여 구동 신호(PWM-CONT)로 출력하므로 스핀들 모터 구동 블럭(7)이 스핀들 모터(6)를 가속 또는 감속시키게 된다.

그리고, 계수기(20)가 앤드게이트(18)를 통한 클럭(CLK)을 계속 계수함에 의해 레지스터 파일(15)의 출력이 상기 계수기(20)의 출력보다 작으면 비교기(21)가 저전위를 출력하므로 멀티플렉서(22)가 저전위인 구동 신호(PWM-CONT)를 출력함에 의해 스핀들 모터(6)의 가속 또는 감속도 중지되어진다.

이에 따라, 슬라이드 이동이 종료되면 마이크로 컴퓨터(4)가 저전위인 탐색 신호(SRH)를 출력하므로 제2, 제3멀티플렉서(22)(23)는 입력 선택을 절환함에 의해 구동량 제어 신호(PWM-CLV)와 가감속 제어 신호(DIR-CLV)가 스핀들 모터 구동 블럭(7)에 출력되어 스핀들 모터(6)가 선속 제어 모드로 절환되고 동시에 앤드게이트(18)의 출력이 0이 됨에 의해 계수기(20)는 계수 동작을 종료하게 된다.

그리고, 레지스터 파일(15)의 출력이 제2래치(16)를 통해 홀딩될 때 피엘에이(17)가 마이크로 컴퓨터(4)의 구동 방향 판별 신호(M-DIR)와 디지탈 신호 처리 및 선속 서보 블럭(3)의 가감속 제어 신호(DIR-CLV) 및 프레임 동기 신호(GFS)를 연산하여 수지 연산부(20)에 가감속 모드신호를 출력하므로 수치 연산부(13)는 제1, 제2래치(12)(16)의 출력을 가감속 모드에 따라 가산 또는 감산을 수행하여 그 연산 결과를 레지스터 파일(15)에 출력하게 된다.

따라서, 마이크로 컴퓨터(4)가 라이트 신호(WR)를 토글 펄스 형태로 출력할 때 제1펄스 발생기(11)가 클럭(CLK)에 동기된 라이트 인에이블 신호(WE)를 출력하게 되므로 수치 연산부(13)의 출력이 제1멀티플렉서(14)를 통해 레지스터 파일(15)에 입력되어 현재 탐색 구간에 따른 새로운 스핀들 모터 가감속 데이타로 저장되어진다.

여기서, 피엘에이(17)의 동작을 제7도에서 설명하면, 피엘에이(17)는 디지탈 신호 처리 및 선속 서보 블럭(3)과 마이크로 컴퓨터(4)에서의 입력 신호(DIR-CLV)(GFS)(M-DIR)를 연산하여 탐색 후의 스핀들 모터(6)의 상태를 판별하게 되는데, 상기 피엘에이(20)의 출력은 탐색 동작을 수행할 때 상기 스핀들 모터(6)의 제어에 있어서 감속(brake)의 과다나 부족 또는 가속(kick)의 과다나 부족을 의미하게 된다.

예를 들어 제3도의 (f)와 같은 경우 씨디-롬 디스크를 내주에서 외주로 탐색을 할 때 스핀들 모터(6)의 감속이 과대하게 되었다면 탐색이 종료된 후 선속 제어 모드에서 과다했던 감속을 보충하는 방향으로 스핀들 모터(6)를 가속하는 경우이다.

이 때, 탐색 직후에는 프레임 동기신호(GSF)가 저전위 상태이고 선속 제어 모드에서 스핀들 모터(6)가 가속되므로 구동 방향 제어 신호(DIR-CLV)가 1되어 탐색 중에 마이크로 컴퓨터(4)가 제어했던 상기 스핀들 모터(6)의 회전 방향을 감속하여야 함에 의해 구동 방향 판별 신호(M-DIR)는 0이 되어야 한다.

따라서, 레지스터 파일(17)에 기억되어 있는 해당 구간에 따른 스핀들 감속 시간이 큰 경우임을 알 수 있으므로 기억되었던 값을 감소시켜야 함을 알 수 있고 이를 위해 수치 연산부(22)의 동작 모드를 감산 모드(F=A-B)로 설정하게 된다.

한편, 탐색 후 프레임 동기신호(GFS)가 바로 고전위 상태가 되면 적절한 스핀들 모터(6)의 제어가 이루어진 것이므로 이 때는 가감산 동작이 필요없게 되어 입력 데이타를 통과시키는 모드(F=A)로 수치 연산부(13)의 동작 모드를 제어하게 된다.

이와 같이 수치 연산부(22)에서 수정된 가속 및 감속 시간 정보는 탐색 후 마이크로 컴퓨터(4)에서 라이트 신호(WR)가 토글될 때 다시 레지스터 파일(17)에 저장한 후 같은 구간의 탐색 동작이 반복될 때마다 수정된 가감속 시간을 이용하여 스핀들 모터(6)의 구동을 제어하게 된다.

상기와 같은 동작은 제10도와 같은 타이밍에 따라 수행되어진다.

즉, 탐색 동작을 수행할 때 같은 구간의 탐색 동작이 반복될 때마다 가감산 제어 블럭(8)에서 수정된 가감산 시간 정보를 스핀들 모터 구동 블럭(7)에 출력하여 스핀들 모터(6)의 구동을 제어함에 따라 씨디-롬 디스크의 기록 정보 검출이 빠른 시간에 이루어질 수 있다.

상기에서 상세히 설명한 바와 같이 본 발명은 씨디-롬 디스크를 변경하는 경우에도 실험으로 구한 스핀들 모터의 가속 및 감속 시간을 기준으로 탐색 동작을 반복함에 따라 스핀들 모터를 최적 제어할 수 있으므로 빠른 액세스 시간을 얻을 수 있어 씨디-롬 드라이브의 성능 향상을 도모할 수 있는 효과가 있다.

Claims (7)

1. 픽업에서 검출한 씨디롬 디스크의 기록 정보를 증폭하는 고주파 증폭 및 픽업 서보 블럭과, 이 고주파 증폭 및 픽업 서보 블럭에서 증폭된 신호를 디코딩하여 원래의 정보로 복호하는 디지탈 신호 처리 및 선속 제어 서보 블럭과, 상기 고주파 증폭 및 픽업 서보 블럭 및 디지탈 신호 처리 및 선속 제어 서보 블럭의 출력 신호에 혼입된 에러를 정정하는 에러 정정 블럭과, 스핀들 모터의 구동을 제어하는 스핀들 모터 구동 블럭과, 상기 각 블럭을 제어하며 실험에 의한 스핀들 모터의 가감속 시간 데이타를 저장하는 마이크로 컴퓨터와, 시스템 초기화시 상기 마이크로 컴퓨터로부터의 탐색 구간 정보인 가감속 시간 데이터를 저장하고 그 가감속 시간 데이터를 이용하여 스핀들 모터 구동 블럭을 통해 상기 스핀들 모터를 가감속시킨 후 그 때의 스핀들 모터의 제어 상태에 따라 가감속 시간 데이터를 수정하는 가감속 제어 블럭을 포함하여 구성한 것을 특징으로 하는 씨디-롬 드라이브의 스핀들 모터 제어 회로.
2. 제1항에 있어서, 가감산 제어 블럭은 클럭 신호(CLK)에 따라 라이트 신호(WR)를 입력받아 라이트 인에이블 신호(WE)를 출력하는 제2펄스 발생 수단과, 현재 구간 번호와 목표 구간 번호를 입력받아 데이타 저장을 위한 어드레스를 발생시키는 어드레스 발생 수단과, 상기 제2펄스 발생 수단의 출력에 인에이블 되어 상기 어드레스 발생 수단의 출력이 지정하는 영역에 마이크로 컴퓨터의 내부 메모리에서 읽어 낸 스핀들 모터의 가감속 데이타를 저장함은 물론 상기 스핀들 모터의 제어 상태에 따라 수정된 가감속 시간 데이타를 저장하는 레지스터 파일과, 래치 인에이블 신호(WL)에 인에이블되어 상기 마이크로 컴퓨터의 가감산 시간 데이타(DATA)를 가산수 또는 감산수로 홀딩하는 제1래치와, 클럭(CLK)에 인에이블되어 상기 레지스터 파일의 출력을 피가산수 또는 피감산수로 홀딩하는 제2래치와, 디지탈 신호 처리 및 선속 제어 서보의 가감산 제어 신호(DIR-CLV) 및 프레임 동기신호(GFS)와 마이크로 컴퓨터의 구동 방향 판별 신호(M-DIR)를 연산하여 가감산 모드 신호를 출력하는 피엘에이(PLA)와, 이 피엘에이(PLA)의 가감산 모드 신호에 따라 상기 제1, 제2래치의 출력을 가감산 연산하는 수치 연산수단과, 선택 신호(SEL)에 따라 상기 수치 연산 수단의 출력과 상기 마이크로 컴퓨터의 데이타(DATA) 중 하나를 선택하여 상기 레지스터 파일에 출력하는 제1멀티플렉서와, 탐색 신호(SRH) 및 클럭 신호(CLK)를 논리곱하는 앤드게이트와, 탐색 신호와 클럭 신호(CLK)에 따라 탐색 신호(SRH)를 입력으로 하여 리세트 신호(RST)를 발생시키는 제1펄스 발생 수단과, 이 펄스 발생 수단의 출력에 리세트되어 상기 앤드게이트의 출력을 계수하는 계수 수단과, 이 계수 수단의 출력과 상기 레지스터 파일의 출력을 비교하여 상기 레지스터 파일의 출력이 상기 계수 수단의 출력과 같거나 클 경우 고전위인 비교신호를 출력하는 비교 수단과, 탐색 신호(SRH)에 따라 디지탈 신호 처리 및 선속 제어 서보의 구동량 제어 신호(PWM-CLV)와 상기 비교 수단의 출력 중 하나를 선택하여 구동 신호(PWM-CONT)로 출력하는 제2멀티플렉서와, 탐색 신호(SRH)에 따라 상기 마이크로 컴퓨터의 구동 방향 판별 신호(M-DIR)와 디지탈 신호 처리 및 선속 서보 블럭의 가감속 제어 신호(DIR-CLV) 중 하나를 선택하여 구동 방향 신호(DIR-CONT)로 출력하는 제3멀티플렉서로 구성한 것을 특징으로 하는 씨디-롬 드라이브의 스핀들 모터 제어 회로.
3. 제2항에 있어서, 제1펄스 발생 수단은 클럭(CLK)에 따라 탐색 신호(SRH)를 래치시키는 제1플립플롭과, 클럭에 따라 상기 제1플립플롭의 비반전 출력을 래치시키는 제2플립플롭과, 이 제2플립플롭의 반전 출력과 상기 제1플립플롭의 비반전 출력을 논리곱하여 리세트 신호(RST)로 출력하는 앤드게이트로 구성한 것을 특징으로 하는 씨디-롬 드라이브의 스핀들 모터 제어 회로.
4. 제2항에 있어서, 제2펄스 발생 수단은 클럭(CLK)을 반전시키는 반전기와, 이 반전기의 출력에 따라 라이트 신호(WR)를 래치시키는 제1플립플롭과, 클럭(CLK)에 따라 상기 제1플립플롭의 비반전 출력을 래치시키는 제2플립플롭과, 이 제2플립플롭의 반전 출력과 상기 제1플립플롭의 비반전 출력을 논리곱하여 라이트 인에이블 신호(WE)로 출력하는 앤드게이트로 구성한 것을 특징으로 하는 씨디-롬 드라이브의 스핀들 모터 제어 회로.
5. 씨디-롬 디스크이 정보 영역은 N개의 영역으로 분할하여 각 구간별로 탐색 동작을 실험하고 이 때 측정한 스핀들 모터의 가감속 제어 시간을 평균하여 그 평균값을 저장하는 실험치 산출 단계와, 상기 실험치 산출 단계에서 저장된 각 구간의 가감속 시간 평균값을 순차적으로 읽어 해당 영역에 저장하는 초기화 단계와, 탐색 동작이 수행될 때마다 스핀들 모터의 제어 상태를 판별하여 상기 초기화 단계에서 읽어들인 해당 탐색 구간의 평균값을 수정하는 실험치 수정 단계로 이루어진 것을 특징으로 하는 씨디-롬 드라이브의 스핀들 모터 제어 방법.
6. 제5항에 있어서, 초기화 단계는 마이크로 컴퓨터의 데이타를 입력시키도록 선택 신호(SEL)를 세팅하고 현재 구간 번호 및 목표 구간 번호를 1로 설정하는 제1과정과, 상기 제1과정에서 설정된 현재 구간 번호와 및 목표 구간 번호에 따른 데이타인 실험치를 저장하고 목표 구간 번호를 1 증가시켜 해당 실험치를 저장하는 동작을 반복함과 아울러 상기 목표 구간 번호가 N이 되는지 판별하는 제2과정과, 상기 제2과정에서 목표 구간 번호가 N이 되면 현재 구간 번호를 1증가 시킴에 의해 상기 제2과정을 반복하고 현재 구간 번호가 N이 되면 초기화 동작을 종료하는 제3과정으로 이루어진 것을 특징으로 하는 씨디-롬 드라이브의 스핀들 모터 제어 방법.
7. 제5항에 있어서, 실험치 수정 단계는 수치 연산 수단의 출력을 선택하도록 선택 신호(SEL)를 세팅하는 탐색 영역에 따른 현재 구간 번호와 목표 구간 번호를 설정한 후 현재 구간 번호가 목표 구간 번호보다 큰지 판별하는 제1과정과, 상기 제1과정에서 현재 구간 번호가 목표 구간 번호보다 크면 외주에서 내주로의 탐색으로 판별하고 작으면 내주에서 외주로의 탐색으로 판별하는 제2과정과, 상기 제2과정에서 탐색 방향을 판별하면 슬라이드 이동시간동안 스핀들 모터를 가속 또는 감속시킴과 아울러 스핀들 모터의 제어 상태를 판별하고 슬라이드 이동시간이 종료되는지 판별하는 제3과정과, 상기 제3과정에서 슬라이드 이동시간이 종료되면 스핀들 모터의 제어 상태에 따라 가감속 시간 데이타를 수정하고 다음 탐색 동작시 수정된 가감속 시간 데이타로 스핀들 모터를 제어하는 제4과정으로 이루어진 것을 특징으로 하는 씨디-롬 드라이브의 스핀들 모터 제어 방법.