[go: up one dir, main page]

KR0129118B1 - 부식이 감소된 리드 프레임 및 이의 제조 방법 - Google Patents

부식이 감소된 리드 프레임 및 이의 제조 방법

Info

Publication number
KR0129118B1
KR0129118B1 KR1019890003825A KR890003825A KR0129118B1 KR 0129118 B1 KR0129118 B1 KR 0129118B1 KR 1019890003825 A KR1019890003825 A KR 1019890003825A KR 890003825 A KR890003825 A KR 890003825A KR 0129118 B1 KR0129118 B1 KR 0129118B1
Authority
KR
South Korea
Prior art keywords
layer
standard reduction
palladium
reduction potential
lead frame
Prior art date
Application number
KR1019890003825A
Other languages
English (en)
Other versions
KR890015394A (ko
Inventor
씨. 애보트 도날드
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR890015394A publication Critical patent/KR890015394A/ko
Application granted granted Critical
Publication of KR0129118B1 publication Critical patent/KR0129118B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9265—Special properties
    • Y10S428/929—Electrical contact feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12875—Platinum group metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

내용 없음

Description

부식이 감소된 리드 프레임 및 이의 제조 방법
제 1 도는 리드 프레임의 평면도.
제 2 도는 종래 기술의 리드 프레임의 측단면도.
제 3 도는 본 발명의 리드 프레임의 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10,24,34 : 리드 프레임 12 : 반도체 회로
14 : 플랫폼 16 : 외부 리드
18 : 미세 선 20 : 댐 바
22 : 스트립 26 : 팩키징 물질
28 : 모재 30,40 : 중간층
32,42 : 상부층 36 : 스트라이크층
38 : 팔라듐/니켈 합금.
본 발명은 일반적으로 직접 회로에 관한 것으로, 특히 부식 생성물의 갈바니이동(galvanic migration)이 감소된 집적 회로 장치에 관한 것이다.
집적 회로 장치의 구성시에, 리드 프레임(lead frame)은 반도체 회로에 전기적 상호접속을 제공하기 위해 사용된다. 전형적으로, 리드 프레임의 모재(base metal)는 구리인데, 그 이유는 구리의 높은 열 전도도 때문이다. 다른 모재는 스테인레스 강철 및 42% 니켈과 58% 철의 합금인 합금 42를 포함한다. 소정의 경우에는 리드 프레임의 표면으로의 구리의 온도 구동 확산을 방지하기 위해 100마이크로인치(2.54×10-4cm) 정도의 니켈층이 모재 상부에 형성된다. 구리 황화물 및 구리 산화물과 같은, 구리 확산에 의해 형성된 부식 생성물은 리드 프레임의 납땜 능력을 저하시키고 최종 생성물의 저장 수명(shelf life)을 감소시키게 된다.
그러나, 니켈층은 부식 생성물이 이동할 수 있는 기공(pore)을 포함한다. 니켈층을 통과하는 연속 통로가 구리 이동에 유용되지 않게 하기 위해서는 적어도 400마이크로인치(1.016×10-3cm)의 니켈층 두께가 필요하게 된다. 불행하게도, 니켈층이 이 정도의 두께를 갖게 되면 도선이 듀얼 인라인 팩키지(dual inine package, DIP) 또는 표면 장착 집적 회로(surface mount integrated circuit, SMIC)를 형성하기 위해 만곡될 때 균열되게 된다.
팔라듐(palladium, Pd)층이 니켈층 상부에 형성될 수 있다. 팔라듐 상부표면은 금선(gold wire)에 열음파적으로 접착될 수 있어, 은 도선 단부(silver lead end)로 얻을 수 있는 것보다 강한 접착력을 제공한다. 또한, 팔라듐은 공기중에서 변색되거나 또는 산화되지 않으므로, 깨끗한 접착 표면을 영구히 보유하게 된다. 그러나 팔라듐층은 이 팔라듐층과 구리 모재 사이에 갈바니 전위(galvanic potential)를 발생시키어, 구리 이온을 표면으로 끌어당기게 된다. 이 갈바니 결합은 팔라듐 도금 리드 프레임 내의 기공 부식을 가속화시키어, 그 결과 산화물과 황화물 및 그외의 다른 구리의 반응 생성물이 리드 프레임 표면 상에 생성된다. 산화물과 황화물 및 그외의 다른 부식물은 리드 프레임의 표면을 변색시키고 표면의 납땜 능력을 저하시키게 된다.
그러므로, 표면 부식을 방지하기 위해 감소된 갈바니 전위를 갖는 집적 회로 리드 프레임을 제공하는 것이 필요하다.
본 발면에 따르면, 종래의 리드 프레임에 관련된 결점 및 문제점을 거의 제거하거나 방지하는 리드 프레임이 제공된다.
본 발명의 리드 프레임은 팔라듐 상부 표면과 모재 사이의 갈바니 전위에 의한 상부 표면의 오염없이, 구리 모재, 또는 그외의 다른 모재에 사용될 수 있는 팔라듐 도금 리드 프레임을 제공한다. 팔라듐/니켈 합금층은 상부 표면으로의 모재 원자의 열 확산을 방지하는데 사용되는 니켈 중간층으로부터 모재를 분리시킨다. 팔라듐/니켈 합금층은 니켈 중간층 양단의 갈바니 전위를 최소화시킴으로써, 상부 표면으로의 모재 이온의 이동을 방지하게 된다. 팔라듐/니켈 합금층과 모재 사이의 전위에 기인하는 팔라듐/니켈 합금층 내에 형성된 부식 생성물은 중성 및 불용성(insoluble)으로 되므로, 이 부식 생성물은 니켈 중간층을 통하여 상부 표면으로 이동하지 못한다.
본 발명의 이 특징은 모재 이온이 표면으로 이동하여 부식 생성을 형성하게 하는 갈바니 전위력에 의해 부식되지 않는 팔라듐 도금 리드 프레임의 기술적인 장점을 제공한다.
본 발명의 다른 특징으로, 니켈 스트라이크(strike)층이 팔라듐/니켈 합금층 ㅇ을 형성하기 위해 사용한 팔라듐/니켈 배스(bath)의 오염을 방지하기 위해 모재와 팔라듐/니켈 합금층 사이에 형성된다. 팔라듐/니켈층에 관련하여 니켈 스트라이크는 또한 모재와 팔라듐 상부층 사이에 있는 물질의 기공률(porosity)을 감소시킴으로써, 모재 이온이 이동할 수 있는 통로를 최소화시키는 기술적인 장점도 제공한다.
이제, 본 발명 및 본 발명의 장점을 보다 명확하게 하기 위해, 첨부 도면을 참조하여 상세히 설명하겠다.
본 발명의 양호한 실시예는 다수의 도면의 동일한 부분 및 대응 부분에 동일한 참조 부호를 붙인 제 1 도 내지 제 3 도를 참조함으로써 명백하게 알 수 있다.
제 1 도는 반도체 회로(12)를 지지하기 위해 사용되는 전형적인 리드 프레임(10)의 평면을 도시한 것이다. 리드 프레임(10)은 반도체 회로(12)가 접착되는 플랫폼(platform, 14)를 포함한다. 반도체 회로(12)는 전형적으로 금으로 제조된 미세 선(18)을 사용하여 외부 리드(16)에 접속된다. 댐 바(dam bar, 20)은 외부 리드(16)을 접속시키나, 팩키징 매체가 제공된 후에 후속적으로 제거된다. 제 1 도에 도시한 바와 같이, 리드 프레임(10)은 전형적으로 대량 생산을 위해 스트립(strip, 22)를 접속시킴으로써 서로 접속된다.
제 2 도는 팩키징 물질(26) 내에 봉입된 종래 기술의 리드 프레임(24)의 측 단면을 도시한 것이다. 플랫폼(14) 및 외부 리드(16)은 상부층(32)에 의해 덮혀진 중간층(30) 내에 봉입된 모재(28)로 구성된 것으로 도시되어 있다. 전형적으로, 모재(28)은 구리로 구성되고, 중간층(30)은 니켈로 구성되며, 상부층(32)는 팔라듐으로 구성된다. 금선(18)은 피복을 할 필요없이 팔라듐 상부층(32)에 직접 접속될 수 있다.
상부층(32)가 팔라듐(Pd)으로 되고 모재(28)이 구리(Cu)로 되었다고 가정하면, 이것들의 각각의 표준 환원 전위차에 의해 상부층(32)와 모재(28) 사이에 갈바니 전위가 존재하게 된다. 그러므로, 갈바니 셀이 발생되고, 니켈 중간층은 전해질로서 작용한다. 갈바니 전위는 구리 이온을 니켈층의 기공을 통하여 상부층(31)로 끌어 당긴다. 그러므로, 구리 이온은 니켈 중간층(30)을 통하여 팔라듐 상부층(32)로 끌어 당겨지게 되어, 팔라듐 상부층(32) 내의 기공 부식을 가속시키게 된다. 결과적으로, 산화물과 황화물 및 그외의 다른 구리의 반응 생성물이 상부층(32)의 표면 사이에 형성될 수 있으므로, 표면을 변색시키고 납땜 능력을 저하시키게 된다.
제 3 도는 본 발명의 리드 프레임(34)를 도시한 것이다. 전형적으로 구리로 된 모재(28)은 전형적으로 니켈 스트라이크로 된 스트라이크층(36)에 의해 덮혀진다. 니켈 스트라이크층(36)은 팔라듐/니켈 합금층(38)에 의해 덮혀진다. 합금층(38)은 전형적으로 니켈로 된 중간층(40)에 의해 덮혀진다. 중간층(40)은 전형적으로 팔라듐으로 구성된 상부층(42)에 의해 덮혀진다.
모재 상부에 형성된 니켈 스트라이크층(36)은 합금층(38)을 형성하기 위해 사용되는 후속 팔라듐/니켈 배스 오염을 방지하기 위해 제공된다. 니켈 스크라이크층(36)은 또한 중간층(40) 내에 통로가 형성될 수 있게 하는 기공의 수를 최소화시키는 데 도움을 준다. 전형적으로, 니켈 스트라이크층(36)은 5마이크로인치(1.27×10-5cm) 이하의 두께를 갖는다.
팔라듐/니켈 합금층(38)은 전형적으로 3마이크로인치(7.62×10-6cm) 이하의 두께를 갖는다. 팔라듐/니켈 합금층(38)의 목적은 구리 모재(28)과 팔라듐 상부층(42) 사이의 갈바니 전위를 감결합시키는 것이다. 팔라듐/니켈 합금층(38)에 의해, 팔라듐 상부층(42)의 갈바니 전위가 팔라듐/니켈 합금의 갈바니 전위와 동일하기 때문에, 니켈층(40) 양단의 전위는 거의 제로로 감소된다. 그러므로, 본 발명은 갈바니 전위력의 상태하에 상부층으로의 모재 이온의 이동을 방지시키는 기술적인 장점을 제공한다.
그러나, 팔라듐/ 니켈 합금층(38)과 구리 모재(28) 사이의 갈바니 전위로 인해, 부식 생성물을 팔라듐/니켈 합금층(38) 하부에 형성할 수 있다. 그러므로, 팔라듐/니켈 합금층(38) 상에서 구리 황화물 또는 구리 염화물 또는 그외의 다른 반응을 형성할 수 있다. 그러나, 이 화합물들은 전기적으로 중성 및 불용성이므로, 니켈 중간층(40)을 통하여 확산하지 못하게 된다.
갈바니 전위를 감소시키는 것 외에도, 니켈 스트라이크층(36) 및 팔라듐/니켈 합금층(38)은 중간 니켈층(40)의 기공률을 감소시킨다. 감소된 기공률은 오염물이 상부층(42)에 도달하는 가능성을 더욱 감소시키는 기술적인 장점을 제공한다.
감소된 기공률 및 감소된 갈바니 전위로 인해, 구리이온이 이동될 염려없이 더 얇아진 니켈 중간층(40)이 사용될 수 있다.
본 발명을 상세하게 기술하였으나, 특허 청구 범위에 정해진 본 발명의 원리와 범위를 벗어나지 않고서 본 발명 내에서 여러가지 변화, 대체 및 변경을 할 수 있다.

Claims (32)

  1. 집적 회로를 전기적으로 접촉시키기 위한 내부식성 리드 프레임에 있어서, 제 1표준 환원 전위를 갖는 모재층, 상기 모재층 상에 배치되고 상기 제 1표준 환원 전위보다 제 2 표준 환원 전위를 갖는 본리층, 상기 분리층 상에 배치되고 상기 제 1 및 제 2 표준 환원 전위보다 작은 제 3 표준 환원 전위를 갖는 금속 상부층을 포함하는 것을 특징으로 하는 집적 회로의 전기 접촉용 내부식성 리드 프레임.
  2. 제 1 항에 있어서, 상기 모재충이 구리 및 구리 합금을 이루어진 군으로부터 선택된 한 물질로 구성되는 것을 특징으로 하는 집적 회로의 전기 접촉용 내부식성 리드 프레임.
  3. 제 1 항에 있어서, 상기 분리층이 팔라듐 및 팔라듐 합금으로 이루어진 군으로부터 선택된 한 물질로 구성되는 것을 특징으로 하는 집적 회로의 전기 접촉용 내부식성 리드 프레임.
  4. 제 1 항에 있어서, 상기 분리층의 두께가 3 마이크로인치(7.62 마이크로미터) 이하인 것을 특징으로 하는 집적 회로의 전기 접촉용 내부식성 리드 프레임.
  5. 제 3 항에 있어서, 상기 중간층이 니켈 및 니켈 합금으로 이루어진 군으로부터 선택된 한 물질로 구성되는 것을 특징으로 하는 집적 회로의 전기 접촉용 내부식성 리드 프레임.
  6. 제 1 항에 있어서, 상기 금속 상부층이 팔라듐, 오스뮴(osmium), 루테늄(ruthenium), 이리듐(iridium)으로 이루어진 군으로부터 선택된 한 물질로 구성되는 것을 특징으로 하는 집적 회로의 전기 접촉용 내부식성 리드 프레임.
  7. 제 1 항에 있어서, 상기 금속 상부층이 팔라듐 및 팔라듐 합금으로 이루어진 군으로부터 선택된 금속으로 구성되는 것을 특징으로 하는 집적 회로의 전기 접촉용 내부식성 리드 프레임.
  8. 제 7 항에 있어서, 상기 금속 모재층이 구리인 것을 특징으로 하는 내부식겅 리드프레임.
  9. 제 1 표준 환원 전위를 갖는 모재층, 상기 모재층 상에 배치되고 상기 제 1 표준 환원 전위보다 작은 제 2 표준 환원 전위를 갖는 스트라이크층, 상기 스트라이크층 상에 배치되고 상기 제 1 표준 환원 전위보다 큰 제 3 표준 환원 전위를 갖는 분리층, 상기 분리층 상에 배치되고 상기 제 3 표준 환원 전위보다 작은 제 4 표준 환원 전위를 갖는 중간층, 및 상기 중간층 상에 배치되고 상기 제 3표준 환원 전위와 실제로 동일한 표준 환원 전위를 갖는 금속상부층을 포함하는 것을 특징으로 집접 회로용 내부시성 리드 프레임.
  10. 제 9 항에 있어서, 상기 모재층이 구리 및 구리 합금으로 이루어진 군으로부터 선택된 한 물질로 구성되는 것을 특징으로 하는 집적 회로용 내부식성 리드 프레임.
  11. 제10항에 있어서, 상기 분리층이 팔라듐 및 팔라듐 합금으로 이루어진 군으로부터 선택된 한 물질로 구성되는 것을 특징으로 하는 집적 회로용 내부식성 리드 프레임.
  12. 제11항에 있어서, 상기 중간층이 니켈 및 니켈 합금으로 이루어진 군으로부터 선택된 한 물질로 구성되는 것을 특징으로 하는 집적 회로용 내부식성 리드 프레임.
  13. 제12항에 있어서, 상기 금속 상부층이 팔라듐, 오스뮴, 루테늄 및 이리듐으로 이루어진 군으로부터 선택된 한 물질로 구성되는 것을 특징으로 하는 집적 회로용 내부식성 리드 프레임.
  14. 제 11항에 있어서, 상기 금속 상부층이 팔라듐으로 구성되는 것을 특징으로 하는 집적 회로용 내부식성 리드 프레임.
  15. 제 9 항에 있어서, 상기 금속 상부층이 팔라듐으로 구성되는 것을 특징으로 하는 집적 회로용 내부식성 리드 프레임.
  16. 제12항에 있어서, 상기 분리층이 두께가 3마이크로인치(7.62마이크로미터) 이하인 것을 특징으로 하는 집적 회로용 내부식성 리드 프레임.
  17. 제12항에 있어서, 상기 스트라이크층이 니켈 및 니켈합금으로 이루어진 군으로부터 선택된 한 물질로 구성되는 것을 특징으로 하는 집적 회로용 내부식성 리드 프레임.
  18. 제12항에 있어서, 상기 스트라이크층의 두께가 5마이크로인치(12.7마이크로미터) 이하인 것을 특징으로 하는 집적 회로용 내부식성 리드 프레임.
  19. 제15항에 있어서, 상기 스트라이크층의 두께가 5마이크로인치(12.7마이크로미터) 이하인 것을 특징으로 하는 집적 회로용 내부식성 리드 프레임.
  20. 제 1 표준 환원 전위를 갖는 모재층을 제공하는 단계, 상기 제 1 표준 환원 전위보다 큰 제 2표준 환원 전위를 갖는 분리층을 상기 모재층 상에 배치하는 단계, 상기 제 1 표준 환원 전위보다 작은 제 3 표준 환원 전위를 갖는 중간층을 상기 분리층 상에 배치하는 단계, 및 상기 제 2 표준 환원 전위와 실제로 동일한 표준 환원 전위를 갖는 금속 상부층을 상기 중간층 상에 배치하는 단계를 포함하는 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
  21. 제20항에 있어서, 상기 모재층을 제공하는 단계가 구리 및 구리 합금으로 이루어진 군으로부터 선택된 한 물질로 구성된 금속층을 제공하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
  22. 제21항에 있어서, 상기 분리층을 배치하는 단계가 팔라듐 및 팔라듐 합금으로 이루어진 군으로부터 선택된 한 물질을 제공하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
  23. 제22항에 있어서, 상기 중간층을 배치하는 단계가 니켈 및 니켈 합금으로 이루어진 군으로부터 선택된 한 물질을 제공하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
  24. 제23항에 있어서, 상기 금속 상부층을 배치하는 단계가 팔라듐 및 팔라듐 합금으로 이루어진 군으로부터 선택된 한 물질을 제공하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
  25. 제 1 표준 환원 전위를 갖는 모재층을 제공하는 단계, 상기 제 1 표준 환원 전위보다 작은 제 2 표준 환원 전위를 갖는 스트라이크층을 상기 모재층 상에 배치하는 단계, 상기 제 1 및 제 2 표준 환원 전위보다 큰 제 3표준 환원 전위를 갖는 분리층을 상기 스트라이크층 상에 배치하는 단계, 상기 제1 및 제3 표준 환원 전위보다 작은 제 4표준 환원 전위를 갖는 중간층을 상기 분리층 상에 배치하는 단계, 및 상기 전 3표준 환원 전위와 동일한 표준 환원 전위를 갖는 금속 상부층을 상기 중간층 상에 배치하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
  26. 제25항에 있어서, 상기 모재층을 제공하는 단계가 구리 및 구리 합금으로 이루어진 군으로부터 선택된 한 물질을 제공하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
  27. 제26항에 있어서, 상기 스트라이크층을 배치하는 단계가 니켈 및 니켈 합금으로 이루어진 군으로부터 선택된 한 물질을 제공하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
  28. 제27항에 있어서, 상기 분리층을 배치하는 단계가 팔라듐 및 팔라듐 합금으로 이루어진 군으로부터 선택된 한 물질을 제공하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
  29. 제28항에 있어서, 상기 중간층을 배치하는 단계가 니켈 및 니켈 합금으로 이루어진 군으로부터 선택된 한 물질을 제공하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
  30. 제29항에 있어서, 상기 금속 상부층을 배치하는 단계가 팔라듐 및 팔라듐 합금으로 이루어진 군으로부터 선택된 한 물질을 제공하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
  31. 제25항에 있어서, 상기 스트라이크층을 배치하는 단계가 두께가 5마이크로인치 이하인 층을 제공하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
  32. 제 25항에 있어서, 상기 분리층을 배치하는 단계가 3마이크로미터 이하인 층을 제공하는 단계를 포함하는 것을 특징으로 하는 집적 회로용 리드 프레임 생성 방법.
KR1019890003825A 1988-03-28 1989-03-27 부식이 감소된 리드 프레임 및 이의 제조 방법 KR0129118B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17406088A 1988-03-28 1988-03-28
US174060 1988-03-28
US174,060 1988-03-28

Publications (2)

Publication Number Publication Date
KR890015394A KR890015394A (ko) 1989-10-30
KR0129118B1 true KR0129118B1 (ko) 1998-04-06

Family

ID=22634643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890003825A KR0129118B1 (ko) 1988-03-28 1989-03-27 부식이 감소된 리드 프레임 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US6245448B1 (ko)
EP (1) EP0335608B1 (ko)
JP (1) JPH0242753A (ko)
KR (1) KR0129118B1 (ko)
DE (1) DE68923024T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419981B1 (ko) * 2001-04-04 2004-03-04 이규한 반도체 실장기판의 적층 구조

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570911B2 (ja) * 1990-02-26 1997-01-16 株式会社日立製作所 半導体パッケージ及びそれに用いるリードフレーム
EP0537982A2 (en) * 1991-10-14 1993-04-21 Fujitsu Limited Semiconductor device having improved leads
US5384155A (en) * 1992-06-04 1995-01-24 Texas Instruments Incorporated Silver spot/palladium plate lead frame finish
CH687019A5 (de) * 1993-03-09 1996-08-30 Alfatechnic Patent Ag Einteiliger Kunststoffschnappscharnierverschluss.
DE4311872C2 (de) * 1993-04-10 1998-07-02 Heraeus Gmbh W C Leiterrahmen für integrierte Schaltungen
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames
US5728285A (en) * 1993-12-27 1998-03-17 National Semiconductor Corporation Protective coating combination for lead frames
US5436082A (en) * 1993-12-27 1995-07-25 National Semiconductor Corporation Protective coating combination for lead frames
US5459103A (en) * 1994-04-18 1995-10-17 Texas Instruments Incorporated Method of forming lead frame with strengthened encapsulation adhesion
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
DE4431847C5 (de) * 1994-09-07 2011-01-27 Atotech Deutschland Gmbh Substrat mit bondfähiger Beschichtung
US5675177A (en) * 1995-06-26 1997-10-07 Lucent Technologies Inc. Ultra-thin noble metal coatings for electronic packaging
US5639018A (en) * 1995-08-31 1997-06-17 Combibloc, Inc. Push-tab hinge for a container closure apparatus
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US6521358B1 (en) 1997-03-04 2003-02-18 Matsushita Electric Industrial Co., Ltd. Lead frame for semiconductor device and method of producing same
CN1134839C (zh) * 1997-12-26 2004-01-14 三星航空产业株式会社 引线框架及涂敷引线框架的方法
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
US6376901B1 (en) * 1999-06-08 2002-04-23 Texas Instruments Incorporated Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication
KR100436512B1 (ko) * 1999-08-26 2004-06-16 주식회사 포스코 래들경동대를 이용하는 역립식 래들 자동보열장치
US6953986B2 (en) * 1999-12-10 2005-10-11 Texas Instruments Incorporated Leadframes for high adhesion semiconductor devices and method of fabrication
US6667629B2 (en) 2001-09-24 2003-12-23 Rika Electronics International, Inc. Electrical test probes and methods of making the same
US6706561B2 (en) 2002-02-11 2004-03-16 Texas Instruments Incorporated Method for fabricating preplated nickel/palladium and tin leadframes
US20040185287A1 (en) * 2003-03-19 2004-09-23 Reighard Tricia Susan Adhesive tie material containing an inorganic filler
EP1524693A1 (en) 2003-10-13 2005-04-20 Infineon Technologies AG Leadframe being protected against corrosion
DE10348715B4 (de) 2003-10-16 2006-05-04 Infineon Technologies Ag Verfahren zum Herstellen eines Flachleiterrahmens mit verbesserter Haftung zwischen diesem und Kunststoff sowie Flachleiterrahmen
US7268415B2 (en) * 2004-11-09 2007-09-11 Texas Instruments Incorporated Semiconductor device having post-mold nickel/palladium/gold plated leads
US7309909B2 (en) * 2005-09-21 2007-12-18 Texas Instruments Incorporated Leadframes for improved moisture reliability of semiconductor devices
JP4820616B2 (ja) * 2005-10-20 2011-11-24 パナソニック株式会社 リードフレーム
US7256481B2 (en) * 2005-11-30 2007-08-14 Texas Instruments Incorporated Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
JP4834022B2 (ja) * 2007-03-27 2011-12-07 古河電気工業株式会社 可動接点部品用銀被覆材およびその製造方法
US8737089B2 (en) * 2010-09-27 2014-05-27 Micro Stamping Corporation Lead frames for capacitors
KR101802850B1 (ko) * 2011-01-11 2017-11-29 해성디에스 주식회사 반도체 패키지
ITVI20110122A1 (it) 2011-05-13 2012-11-14 St Microelectronics Srl Metodo e apparato per la fabbricazione di lead frames
US9035440B2 (en) 2011-06-23 2015-05-19 Stats Chippac Ltd. Integrated circuit packaging system with a lead and method of manufacture thereof
KR102188500B1 (ko) 2014-07-28 2020-12-09 삼성전자주식회사 발광다이오드 패키지 및 이를 이용한 조명장치
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
JP6689294B2 (ja) 2015-06-30 2020-04-28 ハッチンソン テクノロジー インコーポレイテッドＨｕｔｃｈｉｎｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 金誘電体接合部の信頼性を向上させたディスクドライブヘッドサスペンション構造
US10796986B2 (en) * 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
CN110265376A (zh) * 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2886499A (en) * 1957-01-07 1959-05-12 Glenn R Schaer Protective metal coatings for molybdenum
US3684464A (en) * 1970-11-04 1972-08-15 Texas Instruments Inc Composite metal laminate material and lead frame
US4141029A (en) * 1977-12-30 1979-02-20 Texas Instruments Incorporated Integrated circuit device
JPS5596662A (en) * 1979-01-17 1980-07-23 Toshiba Corp Electronic component member
JPS5817649A (ja) * 1981-07-24 1983-02-01 Fujitsu Ltd 電子部品パツケ−ジ
JPS5882406A (ja) * 1981-10-15 1983-05-18 古河電気工業株式会社 銀又は銀合金被覆ダイオ−ドリ−ド線とその製造方法
JPS58152304A (ja) * 1982-03-05 1983-09-09 古河電気工業株式会社 銀被覆導電体
JPS5936954A (ja) * 1982-08-25 1984-02-29 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS5936953A (ja) * 1982-08-25 1984-02-29 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS59168659A (ja) * 1983-03-15 1984-09-22 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
JPS59180908A (ja) * 1983-03-30 1984-10-15 古河電気工業株式会社 銀被覆導体とその製造方法
US4529667A (en) * 1983-04-06 1985-07-16 The Furukawa Electric Company, Ltd. Silver-coated electric composite materials
DE3312713A1 (de) * 1983-04-08 1984-10-11 The Furukawa Electric Co., Ltd., Tokio/Tokyo Silberbeschichtete elektrische materialien und verfahren zu ihrer herstellung
JPS59222596A (ja) * 1983-06-02 1984-12-14 Furukawa Electric Co Ltd:The Ａｇ被覆Ｃｕ系材料とその製造方法
JPS59228311A (ja) * 1983-06-08 1984-12-21 古河電気工業株式会社 Ａｇ被覆電気材料とその製造方法
JPS607157A (ja) * 1983-06-25 1985-01-14 Masami Kobayashi Ｉｃ用リ−ドフレ−ム
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JPS60143636A (ja) * 1984-07-09 1985-07-29 Hitachi Ltd 電子部品
US4666796A (en) * 1984-09-26 1987-05-19 Allied Corporation Plated parts and their production
US4601958A (en) * 1984-09-26 1986-07-22 Allied Corporation Plated parts and their production
JPS6196088A (ja) 1984-10-16 1986-05-14 Masami Kobayashi Ｎｉ−Ｆｅ合金ＩＣ用リ−ドフレ−ムの製造法
EP0250146A1 (en) * 1986-06-16 1987-12-23 Texas Instruments Incorporated Palladium plated lead frame for integrated circuit
US4835067A (en) * 1988-01-21 1989-05-30 Electro Alloys Corp. Corrosion resistant electroplating process, and plated article
US4895771A (en) * 1988-06-14 1990-01-23 Ab Electronic Components Limited Electrical contact surface coating

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419981B1 (ko) * 2001-04-04 2004-03-04 이규한 반도체 실장기판의 적층 구조

Also Published As

Publication number Publication date
EP0335608A2 (en) 1989-10-04
KR890015394A (ko) 1989-10-30
EP0335608B1 (en) 1995-06-14
JPH0242753A (ja) 1990-02-13
US6245448B1 (en) 2001-06-12
EP0335608A3 (en) 1991-10-30
DE68923024T2 (de) 1995-11-02
DE68923024D1 (de) 1995-07-20

Similar Documents

Publication Publication Date Title
KR0129118B1 (ko) 부식이 감소된 리드 프레임 및 이의 제조 방법
US5454929A (en) Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
KR100286151B1 (ko) 집적 회로 패키지, 리드 프레임, 및 그 제조물
KR960002495B1 (ko) 개량된 리드를 갖는 반도체장치
KR0183645B1 (ko) 다층 구조의 도금층을 구비한 반도체 리드 프레임
US4707724A (en) Semiconductor device and method of manufacturing thereof
US5675177A (en) Ultra-thin noble metal coatings for electronic packaging
US5436082A (en) Protective coating combination for lead frames
US20070243665A1 (en) Palladium-Spot Leadframes for High Adhesion Semiconductor Devices and Method of Fabrication
EP0935286A4 (en) COPPER CIRCUIT CONNECTING SUBSTRATE AND ITS MANUFACTURE
JPS632358A (ja) リ−ドフレ−ムとそのめっき方法
US6127205A (en) Process for manufacturing a molded electronic component having pre-plated lead terminals
US4590672A (en) Package for electronic device and method for producing same
US4883774A (en) Silver flashing process on semiconductor leadframes
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
JPS647542A (en) Formation of bump
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100209264B1 (ko) 반도체 리드 프레임
KR100203334B1 (ko) 다층도금 리드프레임
KR100189818B1 (ko) 반도체 리드 프레임
KR100203333B1 (ko) 다층 도금 리드프레임
KR100548011B1 (ko) 반도체 리드 프레임
JPH03218657A (ja) 半導体集積回路装置
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19890327

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940328

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19890327

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970726

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19971107

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19971107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20001019

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20011023

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20021021

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20031015

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20041011

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20051007

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20061013

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20071005

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20081007

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20091012

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20101029

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20101029

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20121009