KR0122005B1 - Multi-frequency Modulation Phase-locked Loop Detector - Google Patents
Multi-frequency Modulation Phase-locked Loop DetectorInfo
- Publication number
- KR0122005B1 KR0122005B1 KR1019950000977A KR19950000977A KR0122005B1 KR 0122005 B1 KR0122005 B1 KR 0122005B1 KR 1019950000977 A KR1019950000977 A KR 1019950000977A KR 19950000977 A KR19950000977 A KR 19950000977A KR 0122005 B1 KR0122005 B1 KR 0122005B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- signal
- frequency
- terminal
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
이 발명은 다중 주파수변조 위상동기 루프 검파장치에 관한 것으로, 주파수변된 입력신호를 넓은 포착구간으로 포착하여 발진주파수와 위상을 동기시켜 신호를 출력하는 제1위상동기수단과, 상기 제1위상동기수단으로부터 입력되는 신호를 여파하여 출력하는 신호여파수단과, 주파수변조된 입력신호를 좁은 포착구간으로 포착하여 상기 신호여파수단으로부터 입력되는 신호에 따라 발진주파수와 위상을 동기시켜 신호를 출력하여 제2위상동기수단으로 이루어져 있으며, 원하는 주파수에 일정하게 발진하는 신호를 얻기 위한 위상 동기루프에 있어서, 입력되는 주파수변조 신호의 반송파를 추적하는 위상동기수단과 주파수변조에 있어서, 입력되는 주파수변조 신호의 반송파를 추적하는 위상동기수단과 주파수변조 신호를 검파하는 위상동기수단 등 여러 개의 위상동기루프를 사용하여 발진주파수를 추출함으로써 무조정으로 최적 상태에서 동작하여 좁은 포착구간을 설정할 수 있고, 그에 따라 잡음에 강하여 신호대잡음비를 향상할 수 있는 다중 주파수변조 위상동기루프 검파장치에 관한 것이다.The present invention relates to a multi-frequency modulated phase-locked loop detection device, comprising: first phase synchronizer means for capturing a frequency-changed input signal in a wider capture interval and synchronizing an oscillation frequency and phase to output a signal; A signal filtering means for filtering and outputting a signal input from the means, and a frequency-modulated input signal with a narrow capture interval, and synchronizing the oscillation frequency and phase according to the signal input from the signal filtering means to output a signal. A phase synchronizing loop comprising a phase synchronizing means for obtaining a signal oscillating at a desired frequency, the phase synchronizing means for tracking a carrier of an input frequency modulation signal and a carrier of the input frequency modulation signal in frequency modulation Phase synchronization means for tracking a signal and phase synchronization means for detecting a frequency modulated signal, etc. By extracting the oscillation frequency using multiple phase-locked loops, it is possible to set up a narrow capture interval by operating in an optimal state with no adjustment, and accordingly to a multi-frequency modulated phase-locked loop detector that can improve the signal-to-noise ratio by being strong against noise. It is about.
Description
제1도는 종래 기술의 주파수변조 위상동기 루프 검파장치를 적용한 회로도,1 is a circuit diagram to which a frequency modulation phase locked loop detector of the prior art is applied.
제2도는 이 발명의 제1실시예에 따른 다중 주파수변조 위상동기 루프 검파장치를 적용한 블럭도,2 is a block diagram to which the multi-frequency modulation phase locked loop detection device according to the first embodiment of the present invention is applied;
제3도는 이 발명의 제2실시예에 다중 주파수변조 위상동기 루프 검파장치를 적용한 블럭도이다.3 is a block diagram in which a multi-frequency modulation phase locked loop detection device is applied to a second embodiment of the present invention.
본 발명은 다중 주파수변조 위상동기 루프(PLL, phase-locked loop) 검파장치에 관한 것으로서, 더 상세히 말하자면, 원하는 주파수에서 일정하게 발진하는 신호를 얻기 위한 위상동기 루프에 있어서, 입력되는 주파수변조 신호의 반송파를 추적하는 위상동기수단과 주파수변조 신호를 검파하는 위상동기수단 등 여러개의 위상동기 루프를 사용하여 발진주파수를 추출함으로써 무조정으로 최적 상태에서 동작할 수 있는 다중 주파수변조 위상동기 루프 검파장치에 관한 것이다.The present invention relates to a multiple frequency modulated phase-locked loop (PLL) detection device, and more specifically, to a phase-locked loop for obtaining a signal oscillating at a desired frequency. Multiple frequency-modulated phase-locked loop detectors that can operate in an optimal state by extracting oscillation frequencies using multiple phase-locked loops, such as phase-locked means for tracking carriers and phase-locked means for detecting frequency-modulated signals. It is about.
제1도는 종래 기술의 주파수변조 위상동기 루프 검파장치를 적용한 회로도이다.1 is a circuit diagram to which a frequency modulated phase locked loop detector of the prior art is applied.
종래 기술의 주파수변조 위상동기 루프 검파장치는 제1도에서 도산 바와 같이, 주파수변조된 신호가 입력단자로 입력되는 위상 검출기(10)와, 상기 위상검출기(10)의 출력단자가 일측단자에 연결되어 연결되어있고 공급 전원이 타측단자에 연결되어 있는 저항(R1)과, 상기 위상검출기(10)의 출력단자가 일측단자에 연결되어 있고 타측단자가 접지되어 있는 커패시터(capacitor, C1)와, 상기 위상검출기(10)의 출력단자(10)의 출력단자가 입력단자로 연결되어 있고 출력단자가 상기 위상검출기(10)에 연결되어 있는 전압제어 발진기(20)로 이루어져 있다.In the prior art frequency modulated phase-locked loop detector, as illustrated in FIG. 1, a phase detector 10 into which a frequency-modulated signal is input as an input terminal, and an output terminal of the phase detector 10 are connected to one terminal. A resistor (R1) connected and a supply power source connected to the other terminal, a capacitor (C1) having an output terminal of the phase detector 10 connected to one terminal and the other terminal grounded, and the phase detector An output terminal of the output terminal 10 of (10) is connected to the input terminal and the output terminal is composed of a voltage controlled oscillator 20 connected to the phase detector (10).
상기 회로가 최적의 위상동기 루프 동작을 하기 위해서는, 상기 전압제어발진기(20)의 발진주파수(fvco)가 주파수변조된 신호(Vfm)의 주파수와 일치할 수 있도록 전압제어 발진기(20)를 설계해야 한다.In order for the circuit to perform an optimal phase locked loop operation, the voltage controlled oscillator 20 must be designed such that the oscillation frequency fvco of the voltage controlled oscillator 20 matches the frequency of the frequency modulated signal Vfm. do.
그러나, 반도체 회로의 공정에 있어서 발생되는 제반 매개 변수들의 변동으로 인하여, 요구되는 주파수 특성이 설계된 값과 차이를 보이는 문제가 빈번히 발생한다.However, due to variations in all parameters generated in the process of semiconductor circuits, a problem frequently arises in that the required frequency characteristic differs from the designed value.
상기에서는 포착구간을 넓게 설계함으로써, 전압제어 발진기(20)의 자체 발진주파수(fvco)가 주파수변조되어 입력되는 신호(Vfm)의 주파수와 일치하지 않고, 차이가 나더라도 검파를 할 수 있도록 하고 있다.In the above design, the wider acquisition period is designed so that the self oscillation frequency fvco of the voltage controlled oscillator 20 is frequency modulated and does not match the frequency of the input signal Vfm. .
그러나, 상기와 같이 할 경우, 실질적으로 주파수변조되어 입력되는 신호(Vfm)의 주파수와 전압제어 발진기(20)의 발진주파수(fvco)가 일치하지 않기 때문에, 상기 전압제어 발진기(20)의 선형성 등의 문제로 인해 상기 위상동기 루프가 최적의 상태로 동작하지 않게 된다.However, in this case, since the frequency of the signal Vfm substantially frequency-modulated and the oscillation frequency fvco of the voltage-controlled oscillator 20 do not coincide, the linearity of the voltage-controlled oscillator 20, etc. Due to the problem, the phase locked loop does not operate optimally.
상기의 결과로, 검파 후의 신호의 왜율특성 등이 나빠지며, 포착구간을 넓게 구획함으로 인하여 높은 신호대잡음비를 기대하기 어려워지고, 입력에 잡음이 인가되었을 경우, 상기 인가된 잡음 성분 중 포착구간내에 존재하는 성분이 검파되므로, 검파 후의 잡음을 출력하게 되는 문제점이 있다.As a result of this, the distortion characteristic of the signal after detection becomes worse, and it is difficult to expect a high signal-to-noise ratio due to the wide division of the capture section, and when noise is applied to the input, it exists in the capture section among the applied noise components. Since the component to be detected is detected, there is a problem that the noise after detection is output.
따라서, 이 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 원하는 주파수에서 일정하게 발진하는 신호를 얻기 위한 위상동기루프에 있어서, 입력되는 주파수변조 신호의 반송파를 추적하는 위상동기수단과 주파수변조 신호를 검파하는 위상동기수단 등 여러 개의 위상동기 루프를 사용하여 발진주파수를 추출함으로써 무조정으로 최적 상태에서 동작할 수 있는 다중 주파수변조 위상동기 루프 검파장치를 제공하는 데에 있다.Accordingly, an object of the present invention is to solve the conventional problems as described above, and in a phase locked loop for obtaining a signal oscillating at a desired frequency, the phase locked means for tracking a carrier of an input frequency modulated signal; An object of the present invention is to provide a multi-frequency modulated phase-locked loop detector capable of operating in an optimal state without adjustment by extracting an oscillation frequency using a plurality of phase-locked loops such as a phase-locked means for detecting a frequency modulated signal.
상기의 목적을 달성하기 위한 이 발명의 구성은, 주파수변조된 입력신호를 넓은 포착구간으로 포착하여 발진주파수와 위상을 동기시켜 신호를 출력하는 제1위상동기수단과; 상기 제1위상동기수단으로부터 입력되는 신호를 여파하여 출력하는 신호여파수단과; 주파수변조된 입력신호를 좁은 포착구간으로 포착하여 상기 신호여파수단으로부터 입력되는 신호에 따라 발진주파수와 위상을 동기시켜 신호를 출력하는 제2위상동기수단으로 이루어져 있다.A configuration of the present invention for achieving the above object comprises: a first phase synchronizing means for capturing a frequency-modulated input signal in a wider capture interval and synchronizing the oscillation frequency and phase to output the signal; Signal filtering means for filtering and outputting a signal input from said first phase synchronizer means; And a second phase synchronizing means for capturing the frequency-modulated input signal in a narrow capture section and outputting the signal by synchronizing the oscillation frequency and phase according to the signal input from the signal filtering means.
이하, 첨부된 도면을 참고로 하여 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described the most preferred embodiment that can be easily carried out this invention.
제2도는 이 발명의 제1실시예에 따른 다중 주파수변조 위상동기 루프 검파장치를 적용한 블럭도이다.2 is a block diagram to which a multi-frequency modulation phase locked loop detection device according to a first embodiment of the present invention is applied.
제2도에 도시되어 있듯이 이 발명의 제1실시예에 따른 다중 주파수변조 위상 동기 루프 검파장치의 구성은, 주파수변조된 입력신호를 넓은 포착구간으로 포착하여 발진주파수와 위상을 동기시켜 신호를 출력하는 제1위상동기부(100)와; 상기 제1위상동기부(100)로부터 입력되는 신호를 여파하여 출력하는 신호여파부(200)와; 주파수변조된 입력신호를 좁은 포착구간으로 포착하여 상기 신호여파부(200)로부터 입력되는 신호에 따라 발진주파수와 위상을 동기시켜 신호를 출력하는 제2위상동기부(300)로 이루어져 있다.As shown in FIG. 2, the configuration of the multi-frequency modulated phase-locked loop detector according to the first embodiment of the present invention outputs a signal by synchronizing an oscillation frequency and a phase by capturing a frequency-modulated input signal with a wide acquisition interval. A first phase synchronizing unit (100); A signal filter unit 200 for filtering and outputting a signal input from the first phase synchronizer unit 100; The second phase synchronizer 300 captures a frequency-modulated input signal in a narrow capture section and outputs a signal by synchronizing an oscillation frequency and a phase according to a signal input from the signal filter 200.
상기 제1위상동기부(100)는, 주파수변조된 신호가 입력단자로 입력되는 제1위상 검출기(110)와, 상기 제1위상 검출기(110)의 출력단자가 일측단자에 연결되어 있고 공급전원(Vr)이 타측단자에 연결되어 있는 저항(R11)과, 상기 위상검출기(110)의 출력단자가 일측단자에 연결되어 있고 타측단자가 접지되어 있는 커패시터(C11)와, 상기 제1위상 검출기(110)의 출력단자가 입력단자로 연결되어 있고 출력단자가 상기 위상검출기(110)에 연결되어 있는 제1전압제어 발진기(120)로 이루어져 있다.The first phase synchronizer 100 has a first phase detector 110 through which a frequency-modulated signal is input to an input terminal, and an output terminal of the first phase detector 110 is connected to one side terminal, and a power supply ( A resistor R11 having Vr connected to the other terminal, a capacitor C11 having an output terminal of the phase detector 110 connected to one terminal and the other terminal grounded, and the first phase detector 110. The output terminal of is connected to the input terminal and the output terminal is composed of a first voltage controlled oscillator 120 is connected to the phase detector (110).
상기 신호여파부(200)는, 상기 제1위상동기부(100)의 출력단자가 입력단자로 연결되어 있는 버퍼(buffer,210)와, 상기 버퍼(210)의 출력단자가 입력단자로 연결되어 있는 저역통과필터(220)로 이루어져 있다.The signal filter 200 may include a buffer 210 in which an output terminal of the first phase synchronizer 100 is connected to an input terminal, and a low band in which an output terminal of the buffer 210 is connected to an input terminal. It consists of a pass filter 220.
상기 제2위상동기부(300)는, 주파수변조된 신호가 입력단자로 입력되는 제2위상 검출기(210)와, 상기 제2위상 검출기(210)의 출력단자가 일측단자에 연결되어 있고, 상기 신호여파기(200)의 저역통과필터(220)의 출력단자가 타측단자에 연결되어 있는 저항(R21)과, 상기 제2위상검출기(210)의 출력단자가 일측단자에 연결되어 있고 타측단자가 접지되어 있는 커패시터(C21)와, 상기 제2위상검출기(210)의 출력단자가 접지되어 있고 출력단자가 상기 위상검출기(210)에 연결되어 있는 제1전압제어 발진기(220)로 이루어져 있다.The second phase synchronizer 300 includes a second phase detector 210 in which a frequency-modulated signal is input to an input terminal, and an output terminal of the second phase detector 210 is connected to one side terminal. Resistor R21 having the output terminal of the low pass filter 220 of the filter 200 connected to the other terminal, and a capacitor having the output terminal of the second phase detector 210 connected to one terminal and the other terminal being grounded. C21 and the first voltage controlled oscillator 220 having the output terminal of the second phase detector 210 connected to the ground and the output terminal of the second phase detector 210 connected to the phase detector 210.
상기와같이 이루어져 있는 이 발명의 제1실시예에 따른 다중 주파수변조 위상동기 루프 검파장치의 동작은 다음과 같다.The operation of the multi-frequency modulation phase locked loop detection device according to the first embodiment of the present invention is as follows.
일정한 기준자파수(fc)를 발진하도록 설계된 상기 제1위상동기부(100)에서, 반도체 회로의 공정에 있어서 발생되는 제반 매개 변수들의 변동으로 인하여 요구되는 주파수 특성이 설계된 값과 일정 차이값(△f)를 나타내는 경우가 있다.In the first phase synchronizer 100 designed to oscillate a constant reference frequency fc, the required frequency characteristic due to the variation of the various parameters generated in the process of the semiconductor circuit has a predetermined difference from the designed value (Δ). f) may be shown.
상기와 같은 경우, 상기 제1위상동기부(100)의 포착구간이 일정 차이값(△f)의 최대값보다 크도록 설계되었다면, 변조신호(Vfm) 인가시 포착구간이 넓은 상기 제1위상동기부(100)의 발진주파수(fvco)는 기준주파수(fc)로 고정되어 발진하지만, 변조신호가 인가되지 않을 경우에는 일정 차이값(△f)을 가지고 자체 발진하게되어 신호가 들어올때와 들어오지 않을 때의 발진주파수(fvco)가 다르게 된다.In this case, if the capture section of the first phase synchronizer 100 is designed to be larger than the maximum value of the predetermined difference value Δf, the first phase homology with a wide capture section when the modulation signal Vfm is applied. The oscillation frequency fvco of the base 100 is oscillated fixed at the reference frequency fc, but when the modulation signal is not applied, it oscillates with a certain difference value? When the oscillation frequency fvco is different.
그런데, 자체 발진기의 출력전압(Vr')은 아래의 식 (1)과 같이 되어 공급전원(Vr)이 되고, 변조신호가 입력되어 발진할 때의 출력저압(Vr')은 아래의 식 (2)와 같이 된다.By the way, the output voltage Vr 'of the self-oscillator becomes the supply voltage Vr as shown in the following equation (1), and the output low voltage Vr' when the modulated signal is inputted and oscillated is expressed by the following equation (2). )
Vr'=Vr ……………………………………………………(1)Vr '= Vr... … … … … … … … … … … … … … … … … … … … (One)
Vr'=Vr+△f/Gvco+음성신호 …………………………(2)Vr '= Vr + Δf / Gvco + voice signal. … … … … … … … … … (2)
여기서, Gvco :제1전압제어 발진기의 이득Where Gvco: gain of the first voltage controlled oscillator
상기 출력전압(Vr')의 신호를 상기 신호여파부(200)의 저역통과필터(200)를 통하여 검파된 음성신호를 제거하면 아래의 식 (3)과 같이 된다.When the signal of the output voltage Vr 'is removed through the low pass filter 200 of the signal filtering unit 200, the speech signal is removed as shown in Equation (3) below.
Vx=Vr+△f/Gvco ………………………………………(3)Vx = Vr + Δf / Gvco... … … … … … … … … … … … … … … (3)
제2위상동기부(300)의 전압제어 발진기(620)의 자체 발진주파수(fvco)는 상기 입력전압(Vx)에 의하여 결정되는데, 상기 제1위상동기부(100)와 상기 제2위상동기부(300)의 전압제어 발진기(320)는 동일하고, 상기 제1위상동기부(100)의 전압제어 발진기(120)는 출력전압(Vr')이 아래의 식(4)와 같을때에 기주주파수(fc)의 값으로 발진하게 된다.The self-oscillating frequency fvco of the voltage controlled oscillator 620 of the second phase synchronizer 300 is determined by the input voltage Vx, and the first phase synchronizer 100 and the second phase synchronizer The voltage controlled oscillator 320 of 300 is the same, and the voltage controlled oscillator 120 of the first phase synchronizer 100 has a host frequency when the output voltage Vr 'is equal to Equation (4) below. It will oscillate with the value of (fc).
Vr'=Vr-△f/Gvco………………………………………(4)Vr '= Vr-? F / Gvco... … … … … … … … … … … … … … … (4)
따라서, 상기 제2위상동기부(300)의 자체 발진주파수(fvco)는 상기 기준주파수(fc)가 된다.Accordingly, the self oscillation frequency fvco of the second phase synchronizer 300 becomes the reference frequency fc.
그런데, 상기 제2위상동기부(300)로 인가되는 입력신호 역시 기준주파수(fc)에서 발진하는 신호이므로, 상기 제2위상동기부(300)는 정확하게 입력 반송주파수와 전압제어 발진기 자체 발진주파수(fvco)가 일치하는 상태에서 동작하게 된다.However, since the input signal applied to the second phase synchronizer 300 is also a signal oscillating at a reference frequency fc, the second phase synchronizer 300 accurately input oscillation frequency and the voltage controlled oscillator itself oscillation frequency ( fvco) will operate in a matched state.
따라서, 포착구간을 필요한 만큼 좁게 설정할 수 있게 된다.Therefore, the capture section can be set as narrow as necessary.
상기에서, 검파출력은 제2위상동기부(300)의 출력인데, 상기 제2위상동기부(300)는 전압제어 발진기(320)의 자체 발진주파수(fvco)와 입력되는 반송주파수가 완전히 일치하므로, 상기 전압제어 발진기(320)는 가장 좋은 선형성을 가진 점에서 동작하여 왜곡 특성 등의 향상을 꾀할 수 있고 포착구간을 좁게 설정할 수 있으므로 그만큼 잡음에 강하여 신호대잡음비가 크게 향상된다.In the above, the detection output is the output of the second phase synchronizer 300, since the second phase synchronizer 300 is completely matched with the self-oscillating frequency fvco of the voltage controlled oscillator 320 and the input carrier frequency. In addition, the voltage controlled oscillator 320 operates at the point having the best linearity, thereby improving distortion characteristics, etc., and since the capture section can be set narrowly, the signal-to-noise ratio is greatly improved due to the noise.
제3도는 이 발명의 제2실시예에 따른 다중 주파수변조 위상동기 루프검파장치를 적용한 블럭도이다.3 is a block diagram to which the multi-frequency modulation phase locked loop detection device according to the second embodiment of the present invention is applied.
제3도에 도시되어 있듯이 이 발명의 제2실시예에 따른 다중 주파수변조 위상동기 루프 검파장치의 구성은, 주파수변조된 입력신호를 넓은 포착구간으로 포착하여 발진주파수와 위상을 동기시켜 신호를 출력하는 제1위상동기부(400)와; 상기 제1위상동기부(400)로부터 입력되는 신호를 여파하여 출력하는 신호여파부(500)와; 상기 제1위상동기부(400)로부터 입력되는 신호를 좁은 포착구간으로 포착하여 상기 신호여파부(500)로부터 입력되는 신호에 따라 발진주파수와 위상을 동기시켜 신호를 출력하는 제2위상동기부(600)로 이루어져 있다.As shown in FIG. 3, the configuration of the multi-frequency modulated phase-locked loop detector according to the second embodiment of the present invention outputs a signal by synchronizing the oscillation frequency and phase by capturing a frequency-modulated input signal with a wide acquisition interval. A first phase synchronizing unit 400; A signal filter 500 for filtering and outputting a signal input from the first phase synchronizer 400; A second phase synchronizer for capturing a signal input from the first phase synchronizer 400 in a narrow capture period and outputting a signal by synchronizing an oscillation frequency and a phase according to a signal input from the signal filter 500 ( 600).
상기 신호여파부(500)의 구성은 상기 제1실시예의 신호여파부(200)와 같으므로 생략한다.Since the configuration of the signal filter 500 is the same as the signal filter 200 of the first embodiment, it is omitted.
상기 제2위상동기부(600)는, 상기 제1위상동기부(400)의 제1전압제어발진기(420)의 출력단자가 입력단자로 입력되는 제2위상검출기(610)와, 상기 제2위상검출기(620)의 출력단자가 일측단자에 연결되어 있고 상기 신호여파기(500)의 저역통과필터(520)의 출력단자가 타측단자에 연결되어 있는 저항(R61)과, 상기 제2위상검출기(610)의 출력단자가 일측단자에 연결되어 있고 타측단자가 접지되어 있는 커패시터(C61)와, 상기 제2위상검출기(610)의 출력단자가 입력단자로 연결되어 있고 출력단자가 상기 위상검출기(610)에 연결되어 있는 제1전압제어 발진기(620)로 이루어져 있다.The second phase synchronizer 600 includes a second phase detector 610 in which an output terminal of the first voltage controlled oscillator 420 of the first phase synchronizer 400 is input as an input terminal, and the second phase A resistor R61 having an output terminal of the detector 620 connected to one terminal and an output terminal of the low pass filter 520 of the signal filter 500 connected to the other terminal, and the second phase detector 610 of the second phase detector 610. A capacitor C61 having an output terminal connected to one terminal and the other terminal grounded, an output terminal of the second phase detector 610 connected to an input terminal, and an output terminal connected to the phase detector 610 It consists of one voltage controlled oscillator 620.
상기와 같이 이루어져 있는 이 발명의 제2실시예에 따른 다중 주파수 변조위상 동기 루프 검파장치의 동작은 다음과 같다.The operation of the multi-frequency modulated phase locked loop detection device according to the second embodiment of the present invention as described above is as follows.
상기 제1실시예에서와 같이, 제1위상동기부(400)에서 요구되는 주파수 특성이 설게된 값과 차이값(△f)을 나타내는 경우, 상기 제1위상동기부(400)의 포착구간이 일정 차이값(△f)의 최대값보다 크도록 설계되어 변조신호(Vfm)인가시 포착구간이 넓은 상기 제1위상동기부(100)의 발진주파수(fvco)는 기준주파수(fc)로 고정되어 발진하지만, 변조신호가 인가되지 않을 경우에는 일정 차이값(△f)을 가지고 자체 발진하게 되어 신호가 들어올 때와 들어오지 않을 때의 발진주파수(fvco)가 다르게 된다.As in the first embodiment, when the frequency characteristic required by the first phase synchronizer 400 indicates a value and a difference value Δf, the capture interval of the first phase synchronizer 400 is The oscillation frequency fvco of the first phase synchronizer 100, which is designed to be larger than the maximum value of the predetermined difference value Δf and has a wide acquisition interval when the modulation signal Vfm is applied, is fixed at the reference frequency fc. When oscillation is performed, but the modulation signal is not applied, the oscillation oscillates itself with a predetermined difference value? F so that the oscillation frequency fvco when the signal is coming in and when it is not coming in is different.
그런데 입력에 캐리어(Carrier)가 없을 때, 즉 잡음이 인가된 제1실시예의 경우, 제2위상동기부(300)의 입력신호가 제1위상동기부(100)의 입력신호와 같이 잡음이 그대로 인가되는데, 제2실시예에서는 제1위상동기부(400)의 전압제어 발진기(420)의 출력신호가 제2위상동기부(600)의 위상 검출기(610)로 입력됨으로써, 잡음을 제거한 효과를 거쳐 신호를 받게 된다.However, when there is no carrier in the input, that is, in the first embodiment where noise is applied, the input signal of the second phase synchronizer 300 is the same as the input signal of the first phase synchronizer 100. In the second embodiment, the output signal of the voltage controlled oscillator 420 of the first phase synchronizer 400 is input to the phase detector 610 of the second phase synchronizer 600, thereby removing noise. You will receive a signal.
따라서, 상기 제2위상동기부(600)의 입력은 상기 제1실시예의 경우보다 잡음량이 줄어들게 된다.Accordingly, the input of the second phase synchronizer 600 reduces the amount of noise than in the case of the first embodiment.
따라서, 상기와 같이 동작하는 이 발명의 효과는, 원하는 주파수에서 일정하게 발진하는 신호를 얻기 위한 위상동기 루프에 있어서, 입력되는 주파수변조 신호의 반송파를 추적하는 위상동기수단과 주파수변조 신호를 검파하는 위상동기수단 등 여러 개의 위상동기 루프를 사용하여 발진주파수를 추출함으로써 무조정으로 최적 상태에서 동작하여 좁은 포착구간을 설정할 수 있고, 그에 따라 잡음에 강하여 신호대잡음비를 향상할 수 있는 다중 주파수변조 위상동기 루프 검파장치를 제공하도록 한 것이다.Therefore, the effect of the present invention operating as described above is that in the phase-locked loop for obtaining a signal oscillating at a desired frequency, the phase-locked means for tracking the carrier of the input frequency-modulated signal and the frequency-modulated signal are detected. By using multiple phase-locked loops such as phase-locked means, the oscillation frequency can be extracted to operate in an optimal state with no adjustments to set a narrow acquisition range. It is to provide a loop detector.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000977A KR0122005B1 (en) | 1995-01-20 | 1995-01-20 | Multi-frequency Modulation Phase-locked Loop Detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000977A KR0122005B1 (en) | 1995-01-20 | 1995-01-20 | Multi-frequency Modulation Phase-locked Loop Detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960030552A KR960030552A (en) | 1996-08-17 |
| KR0122005B1 true KR0122005B1 (en) | 1997-12-05 |
Family
ID=19407023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950000977A KR0122005B1 (en) | 1995-01-20 | 1995-01-20 | Multi-frequency Modulation Phase-locked Loop Detector |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0122005B1 (en) |
-
1995
- 1995-01-20 KR KR1019950000977A patent/KR0122005B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960030552A (en) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2729028B2 (en) | Method and circuit for demodulating FM carrier | |
| US6211925B1 (en) | Video intermediate-frequency signal processing device capable of receiving FM broadcasts | |
| KR0122005B1 (en) | Multi-frequency Modulation Phase-locked Loop Detector | |
| US6008693A (en) | FM-sound demodulator for TV sound signals and method of detecting sound carriers | |
| US5621349A (en) | Device for controlling an output level of an FM detecting circuit using phase locked loop | |
| US7449945B2 (en) | Phase demodulator and portable telephone apparatus | |
| JP2002509684A (en) | Phase frequency detector with instantaneous phase difference output | |
| JPH0879013A (en) | Switched capacitor band-pass filter for pilotsignal detection | |
| JP2514940B2 (en) | Video intermediate frequency signal processing circuit | |
| JP3712141B2 (en) | Phase-locked loop device | |
| JP4126782B2 (en) | Phase synchronization circuit and electronic apparatus equipped with the same | |
| KR19990069624A (en) | Switched capacitor filter system | |
| KR100293272B1 (en) | Phaser high frequency tuning circuit | |
| KR100247588B1 (en) | Time constant control circuit | |
| JPH0756544Y2 (en) | Video synchronous detection circuit | |
| KR830001120B1 (en) | Television receiver with synchronous detection and automatic fine tuning | |
| JP2810580B2 (en) | PLL detection circuit | |
| KR0138904Y1 (en) | Wideband phase lock loop | |
| KR0163900B1 (en) | Plltype fm detecting circuit including amplification stage | |
| KR200157538Y1 (en) | Phase locked loop circuit with not-controlling vco | |
| KR100450658B1 (en) | Switched Capacitor Filter Controls and Methods | |
| JPH1056379A (en) | Local oscillator circuit | |
| KR950008438Y1 (en) | Voltage feedback phase synchronisation loop system | |
| JPS609204A (en) | Detection circuit of television signal | |
| JPH09148960A (en) | Pll synthesizer circuit and frequency control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19950120 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19950120 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19970731 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19970901 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19970901 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20000814 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20010807 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20020807 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20020807 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20040610 |