KR0121173B1

KR0121173B1 - Channel selector

Info

Publication number: KR0121173B1
Application number: KR1019910000542A
Authority: KR
Inventors: 박병학
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1991-01-15
Filing date: 1991-01-15
Publication date: 1997-11-18
Also published as: KR920015893A

Abstract

본 발명은 전계강도가 가장 높은 채널을 선택하는 기술에 관한 것으로, 튜너(11)에서 출력되는 현재채널의 방송신호 전압을 현재채널신호 저장부(12A)에 저장하고, 현재/이전채널신호 비교부(12B)는 상기 현재채널신호 저장부(12A)의 출력신호가 기 저장된 채널신호 전압보다 큰지를 비교하여 클 때마다 자신의 출력신호를 변환하고 중앙처리장치(13)는 상기 튜너(11)를 제어하여 현재채널을 변환시켜 가면서 상기 현재/이전 채널신호 비교부(12B)의 출력신호를 스캔하여 그 출력신호가 변화되는 시점의 채널을 선택하여 최고의 전계강도를 갖는 채널을 인지할 수 있게 하였다.The present invention relates to a technique for selecting a channel having the highest electric field strength, and stores a broadcast signal voltage of a current channel output from the tuner 11 in a current channel signal storage unit 12A, and compares a current / previous channel signal comparison unit. 12B converts its output signal whenever the output signal of the current channel signal storage unit 12A is greater than the previously stored channel signal voltage, and the central processing unit 13 switches the tuner 11. By controlling the current channel by controlling the current signal, the output signal of the current / previous channel signal comparator 12B is scanned to select a channel at the point where the output signal changes to recognize the channel having the highest electric field strength.

Description

Channel selector

제1도는 일반적인 채널 선택장치의 블록도.1 is a block diagram of a general channel selector.

제2도는 일반적인 채널 선택장치의 신호 흐름도.2 is a signal flow diagram of a general channel selector.

제3도는 본 발명의 채널 선택장치에 대한 일실시 예시 블록도.Figure 3 is an exemplary block diagram of a channel selection apparatus of the present invention.

제4도는 제3도에서 채널신호에 대한 충전레벨을 보인 파형도.4 is a waveform diagram showing a charging level for a channel signal in FIG.

제5도는 본 발명에 의한 채널 선택과정의 신호흐름도.5 is a signal flow diagram of a channel selection process according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 튜너 12A : 현재채널신호 저장부11: Tuner 12A: Current Channel Signal Storage

12B : 현재/이전채널신호 비교부 13 : 중앙처리장치12B: current / previous channel signal comparator 13: central processing unit

OP1 : 연산증폭기 CP1 : 비교기OP1: Operational Amplifier CP1: Comparator

R1 : 저항 C1,C2 : 콘덴서R1: Resistor C1, C2: Capacitor

본 발명은 여러 개의 채널 중에서 신호세력이 가장 강한 채널을 선택하는 기술에 관한 것으로, 특히 원가를 절감하고 처리속도를 향상시키는데 적당하도록 한 채널 선택장치에 관한 것이다.The present invention relates to a technique for selecting a channel having the strongest signal force among a plurality of channels, and more particularly, to a channel selector adapted to reduce cost and improve processing speed.

제1도는 일반적인 채널 선택장치의 블록도로서 이에 도시한 바와 같이, 지정된 채널에 동조되어 해당신호를 출력하는 튜너(1)의 출력신호를 아날로그 신호로 변환함과 아울러 메모리 기능을 갖는 아날로그/디지탈(D)변환기(2)와 ; 상기 튜너(1)에 튜닝제어신호를 출력하고, 상기 A/D변환기(2)에 리드/라이트신호(R/W)를 출력한 후 그 A/D변환기(2)로부터 입력되는 신호데이타를 판별하여 신호의 강도가 제일 큰 채널을 선택하는 중앙처리장치(3)로 구성된 것으로, 이의 작용을 제2도를 참조하여 설명하면 다음과 같다.FIG. 1 is a block diagram of a general channel selector, which converts an output signal of a tuner 1 that is tuned to a specified channel and outputs a corresponding signal to an analog signal, and has an analog / digital function having a memory function. D) the converter 2; Outputs a tuning control signal to the tuner 1, outputs a read / write signal R / W to the A / D converter 2, and then determines signal data input from the A / D converter 2; In this case, the central processing unit 3 selects a channel having the largest signal strength. The operation thereof will be described with reference to FIG.

중앙처리장치(3)는 튜너(1)에 채널을 변경하기 위한 튜닝제어신호를 출력하여 그 튜너(1)가 채널을 순차적으로 변경시켜 가면서 그 때마다 동조된 채널의 신호를 출력하게 되며, 이렇게 출력되는 아날로그 신호는 A/D변환기(2)를 통해 디지탈신호로 변환되어 출력된다.The central processing unit 3 outputs a tuning control signal for changing a channel to the tuner 1 so that the tuner 1 sequentially changes the channel and outputs a signal of the tuned channel each time. The output analog signal is converted into a digital signal through the A / D converter 2 and output.

이와 같이 상기 중앙처리장치(3)는 상기 튜너(1)의 튜닝동작을 제어하여 채널을 선택하고, 이 때 A/D변환기(2)를 통해 채널의 신호 세력크기를 읽어들인 후, 이 신호의 크기가 기 저장된 이전채널의 신호보다 큰 값인지를 비교하게 되는데, 여기서 현재 채널의 신호세력이 기 저장된 채널의 그것보다 작은 값이면 그대로 다음 채널로 넘어가고, 현재 채널의 신호세력이 기 저장된 채널의 그것보다 큰 값이면 현재 채널과 그 신호 세력의 값을 저장시킨 후 다음 채널로 넘어가 최종 채널에 도달할 때까지 상기의 과정을 반복적으로 수행하게 된다.In this way, the CPU 3 selects a channel by controlling the tuning operation of the tuner 1, and at this time, reads the magnitude of the signal force of the channel through the A / D converter 2, and then It is compared whether the magnitude is greater than the pre-stored signal. If the signal strength of the current channel is smaller than that of the pre-stored channel, the signal is transferred to the next channel. If the value is larger than that, the current channel and its signal forces are stored, and then the above process is repeated until the next channel is reached and the final channel is reached.

따라서, 상기와 같은 튜닝과정에 의해 선택가능한 채널 중에서 신호 세력이 가장 강한 채널을 인지할 수 있게 되며, 그 채널을 최종적으로 선택하여 저장하게 된다.Accordingly, the channel having the strongest signal power can be recognized among the selectable channels by the above tuning process, and the channel is finally selected and stored.

그러나, 이와 같은 종래의 채널 선택장치에 있어서는 하드웨어 상에서 A/D변환기를 이용하게 되므로 원가가 높을 뿐만 아니라 원하는 채널을 선택하는데 시간이 많이 소요되는 결함이 있었다.However, in the conventional channel selector, since the A / D converter is used on hardware, the cost is high and there is a defect that takes a long time to select a desired channel.

본 발명은 이와 같은 종래의 결함을 해결하기 위하여 간단한 회로구성으로 원가를 절감하고 최단시간 내에 신호의 세력이 가장 높은 채널을 선택할 수 있게 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.The present invention has been devised to reduce the cost with a simple circuit configuration and to select the channel with the highest signal power in the shortest time in order to solve such a conventional defect, which will be described in detail with reference to the accompanying drawings.

제3도는 본 발명의 채널 선택장치에 대한 일실시 예시 블록도로서 이에 도시한 바와 같이, 지정되는 채널에 동조되어 해당 채널의 신호를 출력하는 튜너(11)와 ; 연산증폭기(OP1), 다이오드(D1) 및 콘덴서(C1)로 구성되어 상기 튜너(11)에서 출력되는 신호전압을 소정 레벨로 증폭함과 아울러 그 전압을 저장하는 현재채널신호 저장부(12A)와 ; 비교기(CP1),저항(R1) 및 콘덴서(C2)로 구성되어 상기 현재 채널신호저장부(12A)의 출력신호를 이전 채널의 출력신호와 비교하는 현재/이전채널신호 비교부(12B)와 ; 상기 튜너(11)에 튜닝제어신호를 출력하여 채널을 변화시켜 가면서 최고의 전계강도를 갖는 채널을 선택하기 위해 상기 현재/이전채널신호 비교부(12B)의 출력신호가 변화될 때마다 그 시점에서의 채널번호를 선택하기 위한 중앙처리장치(13)로 구성한 것으로, 이와 같이 구성된 본 발명의 작용 및 효과를 제4도 및 제5도를 참조하여 상세히 설명하면 다음과 같다.3 is a block diagram of an exemplary embodiment of the channel selector of the present invention, as shown therein, a tuner 11 which is tuned to a designated channel and outputs a signal of the corresponding channel; A current channel signal storage unit 12A including an operational amplifier OP1, a diode D1, and a capacitor C1 to amplify the signal voltage output from the tuner 11 to a predetermined level and to store the voltage; ; A current / previous channel signal comparator 12B, which is composed of a comparator CP1, a resistor R1, and a capacitor C2, and compares the output signal of the current channel signal storage 12A with the output signal of the previous channel; Whenever the output signal of the current / previous channel signal comparator 12B is changed to output the tuning control signal to the tuner 11 to select the channel having the highest electric field intensity while changing the channel, With the central processing unit 13 for selecting a channel number, the operation and effect of the present invention configured as described above will be described in detail with reference to FIGS. 4 and 5.

중앙처리장치(13)에 의해 튜너(11)에서 선정된 초기 채널이 제1채널(CH1)이고 이 때, 그 초기채널(CH1)에 출력되는 신호가 제4도의 구간(T1)과 같다면, 그 출력신호가 연산증폭기(OP1)를 통해 소정 레벨로 증폭된 다음 콘덴서(C1)에 충전됨과 아울러 그 충전전압이 저항(R1)을 통해 비교기(CP1)의 비반전입력단자에 공급된다.If the initial channel selected by the central processing unit 13 in the tuner 11 is the first channel CH1 and the signal output to the initial channel CH1 is equal to the section T1 of FIG. The output signal is amplified to a predetermined level through the operational amplifier OP1 and then charged in the capacitor C1, and the charging voltage is supplied to the non-inverting input terminal of the comparator CP1 through the resistor R1.

이 때, 상기 비교기(CP1)의 반전입력단자에 접속된 콘덴서(C2)에는 기 충전된 전압이 없으므로 그 비교기(CP1)에 고전위가 출력되고, 상기 중앙처리장치(13)는 이와 같이 비교기(CP1)에서 고전위가 출력될 때, 현재 채널번호를 기억하게 된다. 이 때, 상기 콘덴서(C1)의 충전전압은 시정수(T=R.C2)로 콘덴서(C2)에 충전된다.At this time, since the capacitor C2 connected to the inverting input terminal of the comparator CP1 does not have a pre-charged voltage, a high potential is output to the comparator CP1, and the central processing unit 13 thus performs a comparator ( When the high potential is output from CP1), the current channel number is stored. At this time, the charging voltage of the capacitor C1 is charged to the capacitor C2 with a time constant T = R.C2.

그런데, 현재 채널의 출력신호가 이전 채널의 출력신호보다 낮은 경우 콘덴서(C2)의 충전전압이 상기 연산증폭기(OP1)의 출력전압보다 높게 되고, 이로 인하여 다이오드(D1)가 역방향으로 바이어스되어 그가 오프된다. 따라서, 상기 콘덴서(C2)에는 현재까지의 출력신호 세력 중 가장 진폭이 큰 신호가 저장된다.However, when the output signal of the current channel is lower than the output signal of the previous channel, the charging voltage of the capacitor C2 is higher than the output voltage of the operational amplifier OP1, which causes the diode D1 to be biased in the reverse direction, thereby turning it off. do. Therefore, the capacitor C2 stores the signal having the largest amplitude among the output signal forces to date.

상기 중앙처리장치(13)는 현재의 채널을 1 증가시키기 위해 상기 튜너(11)에 튜닝제어신호를 출력하게 되며, 이로 인하여 그 튜너(11)는 제2채널(CH2)에 동조된다. 이 때, 그 튜너(11) 및 연산증폭기(OP1)를 통해 제4도의 구간(T2)에서와 같이 이전 채널의 신호 진폭보다 높은 신호가 출력되는 경우, 상기 다이오드(D1)가 순방향으로 바이어스되므로 상기 연산증폭기(OP1)에 출력되는 신호전압이 그 다이오드(D1)를 통해 상기 콘덴서(C1)에 충전됨과 아울러 그 충전전압이 한편으로는 상기 비교기(CP1)의 비반전입력단자에 공급되고, 저항(R1)을 통해서는 시정수(T=R1.C2)만큼 지연시간을 갖은 후 상기 콘덴서(C2)에 충전된다.The central processing unit 13 outputs a tuning control signal to the tuner 11 to increase the current channel by one, whereby the tuner 11 is tuned to the second channel CH2. At this time, when a signal higher than the signal amplitude of the previous channel is output through the tuner 11 and the operational amplifier OP1 as shown in the section T2 of FIG. 4, the diode D1 is biased in the forward direction. The signal voltage output to the operational amplifier OP1 is charged to the capacitor C1 through the diode D1, and the charging voltage is supplied to the non-inverting input terminal of the comparator CP1 on the one hand, and the resistance ( Through R1), the capacitor C2 is charged after having a delay time equal to the time constant T = R1.C2.

이에 따라, 현재채널(CH2)에서 상기 비교기(CP1)의 출력단자에 고전위가 출력되고, 상기 중앙처리장치(13)는 이를 스캔하여 이전 채널(CH1) 번호를 소거하고 현재채널(CH2)을 새롭게 기억하게 된다.Accordingly, the high potential is output from the current channel CH2 to the output terminal of the comparator CP1, and the CPU 13 scans it to erase the previous channel CH1 number and erases the current channel CH2. You will remember it anew.

이와 같은 과정에 의해 제3채널(CH3)을 선택하게 되면, 제4도의 구간(T3)에서와 같이 현재 채널(CH3)의 신호진폭이 이전채널(CH2)의 신호진폭 보다 낮으므로 상기 다이오드(D1)가 역방향으로 바이어스되어 그가 오프되고, 이에 따라 상기 비교비(CP1)에 저전위가 출력되므로 상기 중앙처리장치(13)는 기 저장하고 있던 이전채널(CH2) 번호를 계속 저장하게 된다.When the third channel CH3 is selected by the above process, as shown in the section T3 of FIG. 4, the signal amplitude of the current channel CH3 is lower than that of the previous channel CH2. ) Is biased in the reverse direction, so that the low potential is output to the comparison ratio CP1, so that the CPU 13 continues to store the previous channel CH2 number previously stored.

이 후, 제4채널(CH4)을 선택하여 그 채널(CH4)의 출력신호가 제4도의 제4구간(T4)에서와 같은 경우 상기 다이오드(D1)가 다시 순방향으로 바이어스되고, 이 때, 상기 비교기(CP1)의 비반전입력단자에 공급되는 전압이 반전입력단자에 공급되는 전압보다 높으므로 그의 출력단자에 고전위가 출력된다. 따라서, 상기 중앙처리장치(13)는 그 고전위를 스캔하여 기 저장되었던 이전 채널(CH2)호를 소거하고 현재채널(CH4)번호를 새롭게 저장한다.Thereafter, when the fourth channel CH4 is selected and the output signal of the channel CH4 is the same as in the fourth section T4 of FIG. 4, the diode D1 is biased in the forward direction again. Since the voltage supplied to the non-inverting input terminal of the comparator CP1 is higher than the voltage supplied to the inverting input terminal, a high potential is output to the output terminal thereof. Therefore, the CPU 13 scans the high potential to erase the previous channel CH2 number previously stored and newly stores the current channel CH4 number.

이 후에도 상기와 같은 동작을 반복적으로 수행하여 최종채널을 선택하였을 때 저장된 채널번호를 최종적으로 선택함으로써 전계강도가 가장 높은 채널을 선택할 수 있게 된다.Thereafter, the above operation is repeatedly performed to select the channel having the highest electric field strength by finally selecting the stored channel number when the final channel is selected.

이상에서 상세히 설명한 바와 같이 본 발명은 A/D변환기를 사용하지 않고 약간의 하드웨어를 보강하여 전계강도가 가장 높은 채널을 선택할 수 있게 함으로서 원가를 절감할 수 있을 뿐더러 보다 신속하게 채널 선택동작을 완료할 수 있는 이점이 있다.As described in detail above, the present invention enables to select a channel having the highest field strength by reinforcing some hardware without using an A / D converter, thereby reducing costs and completing channel selection operations more quickly. There is an advantage to this.

Claims

A current channel signal storage unit for storing a signal of a current channel output from the tuner 11; A current / previous channel signal comparison unit for comparing the output signal of the current channel signal storage unit with an output signal of a previous channel; A central processing unit for selecting the channel number at that time whenever the output signal of the current / previous channel signal comparator is changed to select the channel having the highest electric field intensity while controlling the tuning operation of the tuner to change the channel. Channel selector, characterized in that configured to.