KR0119917B1 - Loop Filter with Gain Control - Google Patents
Loop Filter with Gain ControlInfo
- Publication number
- KR0119917B1 KR0119917B1 KR1019940034025A KR19940034025A KR0119917B1 KR 0119917 B1 KR0119917 B1 KR 0119917B1 KR 1019940034025 A KR1019940034025 A KR 1019940034025A KR 19940034025 A KR19940034025 A KR 19940034025A KR 0119917 B1 KR0119917 B1 KR 0119917B1
- Authority
- KR
- South Korea
- Prior art keywords
- loop
- output
- gain control
- loop filter
- frequency
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0455—Multiple integrator loop feedback filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 광대역 주파수 합성기에 사용되는 루프 필터에 관한 것으로, 차동 증폭기와 전압비 제어 회로를 일반적인 능동 루프 필터에 첨가하여 전압 제어 발진기의 비선형 특성과 분주기의 분주비에 따라 제어하여 광대역주파수 합성기의 특성을 출력 주파수와 무관하게 일정하게 유지하는 루프 필터(Loop Filter)를 제공하기 위하여, 외부로부터 위상차에 해당하는 펄스를 입력받아 차동 증폭하느 차동 증폭 수단(1) : 상기 차동 증폭 수단(1)의 출력을 입력받아 외부로부터 입력되는 이득 제어 명령에 의해서 스위치를 제어하여 전압비를 조절하는 루프 이득 제어 수단(2) : 및 상기 루프 이득 제어 수단(2)의 출력을 입력받아 적분하여 고주파 성분을 제거한 후에 외부로 출력하는 저역 통과 필터링 수단(3)을 구비하여 위상 동기 루프 주파수 합성기의 루프 안정도 및 출력의 위상 잡음을 전대역에 대하여 일정하게 유지시키는 효과가 있다.The present invention relates to a loop filter used in a wideband frequency synthesizer, and adds a differential amplifier and a voltage ratio control circuit to a general active loop filter to control the nonlinear characteristics of the voltage controlled oscillator and the division ratio of the frequency divider to provide characteristics of the wideband frequency synthesizer. Differential amplifying means (1) for receiving a pulse corresponding to a phase difference from the outside to differentially amplify the loop filter to maintain a constant regardless of the output frequency, the output of the differential amplifying means (1) A loop gain control means (2) for controlling a switch by controlling a switch by a gain control command inputted from the outside and receiving an output of the loop gain control means (2); Loop of the phase locked loop frequency synthesizer having a low pass filtering means (3) for outputting There is the phase noise of the output and the degree of effect that remain constant in the full-band.
Description
제1도는 종래의 능동 루프 필터의 회로도.1 is a circuit diagram of a conventional active loop filter.
제2도는 본 발명에 따른 루프 필터의 회로도.2 is a circuit diagram of a loop filter according to the present invention.
* 도면의 주요부분에 대하 부호의 설명* Explanation of symbols for the main parts of the drawings
1 : 차동증폭기 2 : 루프 이득 제어기1: differential amplifier 2: loop gain controller
3 : 저역 통과 필터3: low pass filter
본 발명은 위성통신 시스템과 같은 광대역 주파수 합성기에서 전압 제어 발전기의 비선형성과 분주기의 분주비 변화에 의한 특성의 변화를 줄이기 위하여 사용되는 루프 필터에 관한 것이다.The present invention relates to a loop filter used to reduce the variation of characteristics caused by the nonlinearity of a voltage controlled generator and the division ratio of a divider in a wideband frequency synthesizer such as a satellite communication system.
위성통신 송신 지구국 시스템에서 반송파 신호를 상향링크 위성 주파수로 변환시키고, 수신 지구국 시스템에서 위성으로부터의 하향링크 주파수를 중간 주파수로 변환시키기 이하여 사용되는 초고주파 주파수 합성기는 쿠 밴드(Ku-band)의 경우 500MHz 스텝(step)으로 구성된다.In the case of Ku-band, the ultra-high frequency synthesizer used for converting the carrier signal to the uplink satellite frequency in the satellite communication transmitting earth station system and converting the downlink frequency from the satellite to the intermediate frequency in the receiving earth station system It consists of 500MHz steps.
따라서 이러한 광대역 주파수 합성기에는 전압 제어 발전기의 비선형성과 분주기의 분주비 변화 때문에 부궤한 위상 동기 루프의 안정도 및 루프 대역폭이 주파수에 따라 변환되는 문제점이 있었다.Therefore, such a wideband frequency synthesizer has a problem in that the stability and loop bandwidth of the phase locked loop are converted according to frequency due to the nonlinearity of the voltage controlled generator and the division ratio of the divider.
상기 문제점을 해결하기 위하여 루프 필터의 입력 저항을 변화시키거나 전압 제어 발진기의 제어 입력단에 비선형 이득 회로를 사용하여 발진기의 이득을 보상하는 방법이사용되고 있다. 이때, 루프 필터의 입력 저항을 변화시키는 루프 필터는 루프 필터가 2차일 경우에만 가능하고 그 앞단에 위치한 위상 비교기의 출력이 2개인 에지 트리거된(edge-triggerd) 디지털 주파수/위상 비교기가 사용될 경우 구현하는 회로가 복잡해진다. 전압 제어 발진기의 제어 입력단에 비선형 이득 회로를 사용하여 발진기의 이득을 보상하는 루프 필터는 전압 제어 발진기의 특성만을 보상하므로 분주비의 변화는 보상할 수 없으며 능동 소자를 사용하므로 부가적인 극점에 의해서 회로를 불안정하는 문제점이 있었다.In order to solve the above problem, a method of compensating the gain of an oscillator is used by changing an input resistance of a loop filter or using a nonlinear gain circuit at a control input terminal of a voltage controlled oscillator. In this case, a loop filter that changes the input resistance of the loop filter is possible only when the loop filter is secondary and implemented when an edge-triggerd digital frequency / phase comparator having two outputs of the phase comparator located in front of the loop filter is used. The circuit becomes complicated. The loop filter that compensates the gain of the oscillator by using the nonlinear gain circuit at the control input of the voltage-controlled oscillator compensates only the characteristics of the voltage-controlled oscillator. There was an unstable problem.
제1도는 종래의 능동 루프 필터의 구성도이다.1 is a block diagram of a conventional active loop filter.
도면에서 (1＋ST2)/ST1의 특성을 갖는 전통적인 루프 필터를 고려하면 출력 신호 위상과 입력 신호 위상의 위상비인 전달함수는 다음의 식(1)과 같다.Considering the conventional loop filter having the characteristic of (1 + ST 2 ) / ST 1 in the figure, the transfer function, which is the phase ratio of the output signal phase and the input signal phase, is expressed by the following equation (1).
여기서,wn,ζ는 궤한 루프의 내츄얼 주파수(natural frequecy)와 댐핑 비율(damping ratio)이며 다음의 식(2)와 같다.Here, w n , ζ is the natural frequency (frequecy) and the damping ratio (damping ratio) of the closed loop is expressed by the following equation (2).
여기서 T1=R1C, T2=R2C이다.Where T 1 = R 1 C, T 2 = R 2 C.
식(2)에서 궤한 루프의 wn와 ζ는 광대역 주파수 합성기에서 N의 변화가 크고, kv가 비선형 특성을 가지기 때문에 선택한 주파수에 따라 달라지게 되어 결과적으로 위상 잡음 특성이 출력 주파수에 따라 변화하는 문제점이 있었다. 또한, N과 kv의 변화로 루프의 이득이 변하게 되므로 궤한 루프가 불안정하게 되어 발진을 일으킬 수도 있으므로 최악의 경우를 대비하여 설계해야하는 문제점이 있었다.In the equation (2), w n and ζ of the loop are largely changed by N in the wideband frequency synthesizer, and k v has a nonlinear characteristic. Therefore, w n and ζ depend on the selected frequency. There was a problem. In addition, since the gain of the loop is changed by the change of N and k v, the loop may become unstable and may cause oscillation. Therefore, there is a problem of designing for the worst case.
상기 문제점을 해결하기 위하여 안출된 본 발명은 차동 증폭기와 전압비 제어 회로를 일반적인 능동 루프 필터에 첨가하여 전압 제어 발진기의 비선형 특성과 분주기의 분주비에 따라 제어하여 광대역 주파수 합성기의 특성을 출력 주파수와 무관하게 일정하게 유지하는 루프 필터(Loop Filter)를 제공하는데 그 목적이 있다.In order to solve the above problems, the present invention adds a differential amplifier and a voltage ratio control circuit to a general active loop filter and controls the characteristics of the wideband frequency synthesizer by controlling the nonlinear characteristics of the voltage controlled oscillator and the division ratio of the divider. The goal is to provide a loop filter that remains constant regardless.
상기의 목적을 달성하기 위하여 본 발명은, 외부로부터 위상차에 해당하는 펄스를 입력받아 차동 증폭하는 차동 증폭 수단 ; 상기 차동 증폭 수단의 출력을 입력받아 외부로부터 입력되는 이득 제어 명령에 의해서 스위치를 제어하여 전압비를 조절하는 루프 제어 이득 수단(Loop Gain Control Circuit) ; 및 상기 루프 이득 제어 수단의 출력을 입력받아 적분하여 고주파 성분을 제거한 후에 외부로 출력하는 저역 통과 필터링 수단을 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention, the differential amplification means for differentially amplifying a pulse corresponding to the phase difference from the outside; A loop gain control circuit for controlling a switch by controlling a switch by a gain control command input from an external unit, receiving an output of the differential amplifier; And a low pass filtering means for receiving the output of the loop gain control means, integrating the output to remove the high frequency components, and outputting the result to the outside.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment according to the present invention;
제2도는 본 발명에 따른 루프 필터의 세부 구성도이다.2 is a detailed block diagram of a loop filter according to the present invention.
도면에서 보는 바와 같이 차동 증폭기(1)는 외부의 위상 비교기의 출력을 입력받아(V2-V1)을 Rb/Ra배로 증폭시켜 루프 이득 제어기(2)에 공급한다.As shown in the figure, the differential amplifier 1 receives the output of an external phase comparator (V 2 -V 1 ) and amplifies R b / R a times and supplies it to the loop gain controller 2.
루프 이득 제어기(2)는 아래의 [표1]에서 보는 바와 같이 사용된 전압 제어 발진기(VCO)의 특성과 나누어진 대역에 대응하는 분주비로부터 미리 결정된 이득값을 주파수를 선택하기 위해서 입력하는 명령과 동시에 별도의 이득 제어 명령을 입력해서 변화시킨다. 루프 이득 제어기(2)는 수개의 저항과 스위치로 이루어지며 이득 제어 명령에 의해서 Ry1에 Ry2나 Ry3를 병렬로 연결시킴으로서 전압비를 선택하는 주파수에 따라서 변화시키며, 여기서는 3개의 대역으로 나누었으나 VCO의 특성과 분주비의 변화량에 따라서 더 세분화시킬 수 있다.The loop gain controller 2 inputs a predetermined gain value to select a frequency from a frequency division ratio corresponding to a divided band and the characteristics of the voltage controlled oscillator (VCO) used as shown in Table 1 below. At the same time, a separate gain control command is input to change. The loop gain controller 2 is composed of several resistors and switches, and is changed according to the frequency of selecting the voltage ratio by connecting R y2 or R y3 to R y1 in parallel by a gain control command, which is divided into three bands. It can be further subdivided according to the characteristics of the VCO and the change in the dispensing ratio.
위 [표1]에서 K 는 주파수 대역을 구분하는 i에 의해서 결정되는 그 주파수 대역에서의 전압 제어 발진기의 이득 상수 [(red/s)/V]이고, N 는 주파수 대역을 구분하는 i에 의해서 결정되는 그 주파수 대역에서의 N의 중간값이고, B 는 주파수 대역을 구분하는 i에 의해서 결정되는 그 주파수 대역에서의 전압비이다.K in Table 1 above Is the gain constant [(red / s) / V] of the voltage-controlled oscillator in that frequency band, determined by i, which distinguishes the frequency band, and N Is the median of N in that frequency band, determined by i, which separates the frequency bands, and B Is the voltage ratio in the frequency band determined by i for dividing the frequency band.
저역 통과 필터(3)는 입력되는 위상 오차 펄스를 적분하여 고주파 성분을 제거하고 직류(DC) 성분만을 외부로 출력하여 전압 제어 발진기에 공급한다. 저역 통과 필터(3)의 전달 특성은 (1＋SRC)/(SRC)이며, R=R· (R/R)가 성립한다면 연산 증폭기의 입력 저항이 크고 출력 저항이 작으므로 루프 이득 제어기(2)를 분리할 수 있기 때문에 차동 증폭기(1)와 저역 통과 필터(3)를 합한 특성은 전통적인 루프 필터를 사용하는 경우와 같아지게 된다. 제2도에서 출력 신호 위상과 입력 신호 위상의 위상비인 전담함수는 아래의 식(3)와 같다.The low pass filter 3 integrates an input phase error pulse to remove the high frequency component, outputs only a DC component to the outside, and supplies it to the voltage controlled oscillator. The transfer characteristic of the low pass filter 3 is (1 + SRC) / (SRC), and if R = R · (R / R), the input gain of the operational amplifier is large and the output resistance is small. Because of the separation, the sum of the differential amplifier 1 and the low pass filter 3 is the same as using a conventional loop filter. In FIG. 2, the dedicated function which is the phase ratio of the output signal phase and the input signal phase is expressed by Equation (3) below.
여기서, wn,ζ는 루프 이득 제어기(2)를 갖는 궤한 제어 루프의 내츄얼 주파수(natural frequency)와 댐핑 비율(damping ratio)이며, 아래의 식(4)와 같다.Here, w n , ζ is a natural frequency and a damping ratio of the feedback control loop having the loop gain controller 2, and are represented by Equation (4) below.
여기서,Kv (1),Nm (1)및 B(1)는 [표 1]에서 보는 바와 같이 출력 주파수 대역에 의해서 결정되는 상수이다.Here, K v (1) , N m (1) and B (1) are constants determined by the output frequency band as shown in [Table 1].
(4)식으로부터 위상 동기 루프(PLL)의 루프 대역폭이 루프 이득 제어기(2)의 B(1)에 의해서 Kv와 N의 변화와 무관하게 일정하게 유지되므로 500MHz의 대역에 대하여 일정한 위상 잡음 특성을 얻을 수 있다. 또한 Kv와 N의 변화와 관계없이 루프 이득이 일정하게 유지되기 때문에 위상 동기 루프(PLL)의 루프 안정도가 전 대역에 대하여 일정하고 원하는 위상 여유(Phase Margin)를 갖는 위상 동기 루프(PLL)을 설계할 수 있게 된다.Since the loop bandwidth of the phase locked loop (PLL) is kept constant regardless of the change of K v and N by B (1) of the loop gain controller 2 from the equation (4), the constant phase noise characteristic for the band of 500 MHz Can be obtained. In addition, the loop gain remains constant regardless of the change in K v and N, so that the loop stability of the phase locked loop (PLL) is constant over the entire band and a phase locked loop (PLL) having a desired phase margin is obtained. You can design.
상기와 같은 본 발명은 광대역 주파수 합성기에서의 문제점인 전압 제어 발진기의 비선형성과 분주기의 큰 변화를 이득 제어 기능을 갖는 루프 필터 회로를 사용하여 보상함으로서 위상 동기 루프 주파수 합성기의 안정도 및 출력의 위상 잡음을 전대역에 대하여 일정하게 유지시키는 효과가 있다.As described above, the present invention compensates the nonlinearity of the voltage controlled oscillator and the large change in the frequency divider, which are problems in the wideband frequency synthesizer, by using a loop filter circuit having a gain control function. It is effective to keep it constant over the entire band.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034025A KR0119917B1 (en) | 1994-12-13 | 1994-12-13 | Loop Filter with Gain Control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034025A KR0119917B1 (en) | 1994-12-13 | 1994-12-13 | Loop Filter with Gain Control |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960027267A KR960027267A (en) | 1996-07-22 |
| KR0119917B1 true KR0119917B1 (en) | 1997-10-30 |
Family
ID=19401340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940034025A KR0119917B1 (en) | 1994-12-13 | 1994-12-13 | Loop Filter with Gain Control |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0119917B1 (en) |
-
1994
- 1994-12-13 KR KR1019940034025A patent/KR0119917B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960027267A (en) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6223061B1 (en) | Apparatus for low power radio communications | |
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US5625325A (en) | System and method for phase lock loop gain stabilization | |
| DE19954255B4 (en) | Phase Lock Loop and related procedure | |
| US5737694A (en) | Highly stable frequency synthesizer loop with feedforward | |
| US7053727B2 (en) | Trimming of a two point phase modulator | |
| US5036298A (en) | Clock recovery circuit without jitter peaking | |
| EP0196697B1 (en) | Am receiver | |
| US4737968A (en) | QPSK transmission system having phaselocked tracking filter for spectrum shaping | |
| JPS5917727A (en) | Bandwidth control circuit of phase locked loop | |
| US6703878B2 (en) | Input jitter attenuation in a phase-locked loop | |
| US4977613A (en) | Fine tuning frequency synthesizer with feedback loop for frequency control systems | |
| US4514705A (en) | Low-noise digitally tunable phase-locked loop frequency generator | |
| US5281930A (en) | Frequency modulator | |
| US3993952A (en) | Transmission system for pulse signals of fixed clock frequency | |
| KR0119917B1 (en) | Loop Filter with Gain Control | |
| KR970008805B1 (en) | Pll frequency synthesizer | |
| US4816782A (en) | Modulation sensitivity correction circuit for voltage-controlled oscillator | |
| US7391840B2 (en) | Phase locked loop circuit, electronic device including a phase locked loop circuit and method for generating a periodic signal | |
| US20050156676A1 (en) | Synthesizer and calibrating method for the same | |
| US20030038682A1 (en) | System and method for wide dynamic range clock recovery | |
| WO1981003250A1 (en) | Arrangement for angle modulating a phase-locked loop frequency synthesizer | |
| US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
| US6628172B1 (en) | Frequency synthesizer including PLL with fractional division | |
| US20240250640A1 (en) | Circuit comprising a current mirror circuit and method for operating a circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19941213 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19941213 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 19970415 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19970728 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19970808 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19970808 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20000731 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20010724 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20020730 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030728 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040730 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050801 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060728 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070730 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080807 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090803 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100802 Start annual number: 14 End annual number: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110801 Start annual number: 15 End annual number: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120801 Start annual number: 16 End annual number: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 17 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130801 Start annual number: 17 End annual number: 17 |
|
| EXPY | Expiration of term | ||
| PC1801 | Expiration of term |
Termination date: 20150613 Termination category: Expiration of duration |