[go: up one dir, main page]

KR0118760B1 - 절연에 의한 데이타 전송회로 - Google Patents

절연에 의한 데이타 전송회로

Info

Publication number
KR0118760B1
KR0118760B1 KR1019940024787A KR19940024787A KR0118760B1 KR 0118760 B1 KR0118760 B1 KR 0118760B1 KR 1019940024787 A KR1019940024787 A KR 1019940024787A KR 19940024787 A KR19940024787 A KR 19940024787A KR 0118760 B1 KR0118760 B1 KR 0118760B1
Authority
KR
South Korea
Prior art keywords
microprocessor
address
write
read
signal
Prior art date
Application number
KR1019940024787A
Other languages
English (en)
Other versions
KR960011676A (ko
Inventor
손보형
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019940024787A priority Critical patent/KR0118760B1/ko
Publication of KR960011676A publication Critical patent/KR960011676A/ko
Application granted granted Critical
Publication of KR0118760B1 publication Critical patent/KR0118760B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optical Communication System (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 라이트, 리드, 어드레스, 데이타 신호를 전송하여 주변기기나 보조 마이크로 프로세서의 동작을 제어하는 마이크로 프로세서에 관한 것으로서, 더욱 상세하게는 마이크로 프로세서로부터 주변기기나 보조 마이크로 프로세서로 전송되는 라이트, 리드, 어드레스, 데이타 신호가 전송되는 전송선로에 외부로부터 노이즈 신호가 혼입되거나 마이크로 프로세서와 주변기기의 접지 레벨이 달라 임피이던스 매칭이 이루어지지 않아 주변기기나 보조 마이크로 프로세서가 오동작하는 것을 방지하도록 한 절연에 의한 데이타 전송회로에 관한 것으로, 종래에는 마이크로 프로세서와 주변기기(보조 마이크로 프로세서)간에 연결된 전송선로에 노이즈가 혼입되거나 마이크로 프로세서와 주변기기(보조 마이크로 프로세서)간에 임피이던스 매칭이 이루어지지 않아 노이즈가 함유된 데이타 신호가 전송되어 주변기기나 보조 마이크로 프로세서가 오동작하는 결점을 가지고 있었다.
본 발명은 예시도면 제3도에서와 같이 전송하고자 하는 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하고, 상기 완충증폭된 리드, 라이트, 어드레스, 데이타 신호를 무선 전송(광전송)하며, 상기 무선 전송된 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하여 주변기기에 인가하되, 상기 완충증폭 동작이 마이크로 프로세서로부터 출력되는 리드, 라이트, 어드레스 신호를 기초로 생성된 인에이블 신호에 의하여 인에이블되도록 하는 데이타 전송회로(400)로 구성된 것이다.

Description

절연에 의한 데이타 전송회로
제1도는 마이크로 프로세서의 일반적인 데이타 전송회로를 나타낸 블록도.
제2도는 마이크로 프로세서의 데이타 전송회로를 통한 데이타 전송작용을 설명하기 위한 타임차트.
제3도는 본 발명에 따른 마이크로 프로세서의 절연형 데이타 전송회로를 나타낸 블록도.
제4도는 본 발명에 따른 마이크로 프로세서의 절연형 데이타 전송회로의 상세 회로도.
제5도는 예시도면 제4도의 포토 카플러의 일실시예를 나타낸 상세 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 마이크로 프로세서 200 : 어드레스 디코우더
300 : 주변기기 400 : 데이타 전송회로
410,420,430,440,460,470,480,490 : 버퍼 450 : 시간지연 제어신호 발생부
500 : 시간지연 제어신호 발생회로 600 : 어드레스 디코우더
PC,PC1PC2: 포토 카플러 PT : 포토 트랜지스터
G1,G2,G3,G4: 오아 게이트 D0-D7: D플립/플롭
LED : 발광다이오드 R : 저항
본 발명은 라이트, 리드, 어드레스, 데이타 신호를 전송하여 주변기기나 보조 마이크로 프로세서의 동작을 제어하는 마이크로 프로세서에 관한 것으로서, 더욱 상세하게는 마이크로 프로세서로부터 주변기기나 보조 마이크로 프로세서로 전송되는 라이트, 리드, 어드레스, 데이타 신호가 전송되는 전송선로에 외부로부터 노이즈 신호가 흔입되거나 마이크로 프로세서와 주변기기의 접지 레벨 차이로 임피이던스 매칭이 이루어지지 않아 주변기기나 보조 마이크로 프로세서가 오동작하는 것을 방지하도록 한 절연에 의한 데이타 전송회로에 관한 것이다.
수요자의 욕구를 충족시키기 위하여 전자기기의 구조가 복잡해지고 기능이 다양해짐에 따라 이에 대응하여 전자기기를 이루는 구성 부품들이 다수로 증가하였으나 기계적인 제어방식에 의해 다수개의 부품으로 구성된 전자기기를 제어하는데 한계가 있어 이를 극복하기 위하여 전자기기 내부에 구성된 다수 부품들의 동작을 일괄 제어할 수 있는 마이크로 프로세서에 각 부품들을 연결하면 마이크로 프로세서에서는 미도시된 키 패드의 입력이나 전자기기 및 보조 마이크로 프로세서로부터 인가된 전자기기 동작상태를 인식하여 전자기기의 동작을 제어하도록 하고 있다.
이와 같이 전자기기 내부에 마이크로 프로세서를 내장하여 전자기기를 제어하는 종래 전자기기의 개략적인 내부 구조를 보면 예시도면 제1도와 같이 구성되어 있다.
미도시된 키 패드나 전자기기 및 보조 마이크로 프로세서를 포함하는 주변기기의 마이크로 프로세서로부터 전자기기의 동작상태 데이타가 인가되는 마이크로 프로세서(100)에는 주변기기(300:보조 마이크로 프로세서를 포함하는 것으로 이하 주변기기라 한다)의 동작을 제어하기 위한 어드레스(Addess), 라이트(Write), 리드(Read), 데이타(Data) 신호를 출력하는 출력 포트(Port)가 구성되어 있고, 상기 출력포트에 연장하는 전송선로(L1-L2)에는 어드레스 신호와 라이트 신호 출력으로 주변기기(300)의 번지를 지정하는 어드레스 디코우더(200)가 구성되어 있으며, 상기 어드레스 디코우더(200)의 출력으로 선택적으로 동작하여 마이크로 프로세서(100)의 데이타 신호를 주변기기(300)에 전송하는 D플립/플롭(D0-D7)과 마이크로 프로세서(100) 사이와, 마이크로 프로세서(100)의 접지와 주변기기(300)의 접지 사이에도 전송선로(L3-L4)가 구성되어 있다.
전술한 바와 같이 구성된 종래의 마이크로 프로세서에 의한 주변기기 제어회로에서 전자기기의 내부에 내장된 마이크로 프로세서(100)는 미도시된 키 패드의 조작이나 주변기기 및 전자기기의 동작상태 데이타를 기초로 전자기기의 동작상태를 인식하여 전자기기와 주변기기의 동작을 제어하기 위한 어드레스 신호, 리드 신호, 라이트 신호를 전송선로(L1-L2)를 거쳐 어드레스 디코우더(200)로 출력하고, 데이타 신호를 전송선로(L3)를 통하여 D플립/플롭(D0-D7)의 D단자로 출력한다.
어드레스 신호와 라이트 신호 및 리드 신호(도면에서 미도시함)가 인가된 어드레스 디코우더(200)에서는 어드레스 신호와 라이트 신호 및 리드 신호를 해독하여 칩 셀렉터 신호를 생성하여 D플립/플릅(D0-D7)의 각 클럭단자(Clock)에 D플립/플롭(D0-D7)의 구동신호로 인가한다.
즉 마이크로 프로세서(100)로부터 예시도면 제2도의 (A)와 같이 D플립/플릅(D0-D7)의 구동을 선택하기 위한 어드레스 신호가 어드레스 디코우더(200)에 인가되는 중에 예시도면 제2도의 (C)와 같은 라이트 신호가 인가되면 어드레스 디코우더(200)에서는 어드레스 신호를 해독하여 예시도면 제2도의 (D)와 같은 칩 셀랙터 신호를 생성하여 D플립/플롭(D0-D7)의 각 클럭단자(Clock)에 인가하여 D플립/플롭(D0-D7)중 생성된 칩 셀랙터 신호에 의해 지정된 D플립/플롭을 선택한다.
따라서 D플립/플롭(D0-D7)의 D단자에 마이크로 프로세서(100)로부터 예시도면 제2도의 (B)와 같이 데이타 신호가 인가중인 D-플립/플롭(D0-D7)에서는 데이타 신호를 일정시간 지연시킨후 예시도면 제2도의 (E)와 같이 데이타 신호를 주변기기(300)의 입력포트(P0-P7)에 출력하므로 주변기기(300)가 인가된 데이타 신호에 대응하는 동작을 수행한다.
그러나 상기한 바와 같이 마이크로 프로세서를 내장하여 전자기기나 보조 마이크로 프로세서를 내장한 주변기기의 동작을 제어하는 전자기기의 범위가 확대되면서 마이크로 프로세서와 주변기기간의 거리가 멀어지고 마이크로 프로세서와 주변기기 사이에 강전계를 가지는 다수의 부품들이 구성되어 전자기기의 동작을 제어하기 위하여 마이크로 프로세서와 주변기기 사이에 가설된 전송선로 내부로 전송되는 데이타에 외부로부터 노이즈 신호가 혼입되어 정확한 데이타 전송이 이루어지지 않아 마이크로 프로세서의 제어로 구동하는 전자기기나 보조 마이크로 프로세서를 포함하는 주변기기가 오동작하는 경우가 발생하였다.
즉 전송선로에 근접하게 설치된 강전계소자로부터 발생한 강전계나 인접한 전송신호에서 발생한 노이즈가 다른 전송선로 내부로 전송되는 데이타에 흔입되는 경우 마이크로 프로세서로부터 출력된 어드레스 신호나 라이트 신호에 기초하지 않은 칩 셀렉터 신호를 생성하는 D플립/플릅에 인가하거나 마이크로 프로세서로부터 D플립/플릅을 통해 주변기기에 인가되는 데이타 신호에 노이즈 신호가 혼입되어 노이즈 신호와 함께 주변기기에 인가되어 비정상적으로 칩을 선택하거나 비정상적인 데이타 신호를 주변기기에 출력하여 주변기기가 오동작하는 문제점이 있었다.
또한 마이크로 프로세서와 주변기기의 접지단자가 각각 접지와 연결되어 있는데 마이크로 프로세서의 접지단자와 주변기기의 접지단자의 전위가 일치하지 못하여 마이크로 프로세서와 주변기기의 접지사이에 임피이던스 매칭이 이루어지지 못함은 물론이고 리드, 라이트, 어드레스, 데이타 신호가 전송되는 전송선로간에도 임피이던스가 내재되어 있어 마이크로 프로세서와 주변기기 간에 임피이던스 매칭이 이루어지지 않으므로 정화한 데이타 전송이 이루어지지 못하는 결점을 가지고 있었다.
특히 이와 같이 노이즈 신호의 혼입에 의해 마이크로 프로세서에서 출력되는 어드레스 신호나 라이트 신호 및 데이타 신호가 비정상적으로 주변기기에 출력되는 마이크로 프로세서를 공장이나 건설현장 등의 산업 전자기기에 적용하여 사용하는 경우 산업전자기기가 오동작하여 재산상의 피해는 물론이고, 인명을 해치는 치명적인 결과를 가져올 수도 있는 문제점을 가지고 있었다.
본 발명은 상기한 바와 같은 종래의 제반 문제점을 해소하기 위하여 안출된 것으로, 마이크로 프로세서의 출력포트로부터 출력된 전송하고자 하는 데이타 신호를 일정레벨로 완충 증폭시키고 이를 무선으로 전송한후 주변기기에 매칭되는 레벨로 완충증폭하여 주변기기에 인가함으로서 주변기기의 동작을 제어하도록한 절연에 의한 데이타 전송회로를 제공함에 그 목적이 있다.
또한 본 발명의 다른 목적은 마이크로 프로세서로 입/출력되는 데이타를 무선 전송에 필요한 시간만큼 지연하여 인식할 수 있도록 하는데 있다.
상기한 바와 같은 목적을 실현하기 위한 본 발명 절연에 의한 데이타 전송회로는 전자기기의 내부에 리드, 라이트, 어드레스, 데이타 신호를 출력하는 마이크로 프로세서를 내장하여 마이크로 프로세서에 연결된 주변기기의 동작을 재어하는 시스템에 있어서, 전송하고자 하는 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하는 버퍼를 구성하고, 상기 완충증폭된 리드, 라이트, 어드레스, 데이타 신호를 무선으로 전송(광전송)하는 포토 카플러를 구성하며, 상기 무선으로 전송된 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하여 주변기기에 인가하는 버퍼를 구성하되, 상기 버퍼는 마이크로 프로세서로부터 출력되는 리드, 라이트, 어드레스 신호를 기초로 생성된 인에이블 신호에 의하여 인에이블되도록 한 것이다.
또한 본 발명의 절연에 의한 데이타 전송회로는 전자기기의 내부에 리드, 라이트, 어드레스, 데이타 신호를 무선 전송함에 따른 시간지연을 감안하여 입/출력되는 리드, 라이트, 어드레스, 데이타 신호를 일정시간 지연시켜 인식할 수 있도록 리드, 라이트, 어드레스, 데이타 신호를 기초로 마이크로 프로세서에 시간지연 제어신호를 생성하여 출력하도록 한 것이다.
이하 본 발명의 구성을 첨부된 예시도면과 함께 보다 상세히 설명하면 다음과 같다
본 발명의 절연에 의한 데이타 전송회로는 예시도면 제3도에서와 같이 전자기기의 내부에 구성되며 전자기기나 주변기기의 동작을 제어하기 위한 리드, 라이트, 어드레스, 데이타 신호를 출력하는 마이크로 프로세서(100)와 상기 마이크로 프로세서(100)의 리드, 라이트, 어드레스, 데이타 신호로 동작하는 다수의 주변기기(300)를 내장하는 전자기기 시스템에 있어서, 전송하고자 하는 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하고, 상기 완충증폭된 리드, 라이트, 어드레스, 데이타 신호를 무선 전송(광전송)하며, 상기 무선 전송된 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하여 주변기기에 인가하되, 상기 완충증폭 동작이 마이크로 프로세서로부터 출력되는 리드, 라이트, 어드레스 신호를 기초로 생성된 인에이를 신호에 의하여 인에이블되도록 하는 데이타 전송회로(400)를 포함하여 구성된다.
데이타 전송회로(400)는 예시도면 제4도에서와 같이 전송하고자 하는 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하는 버퍼(410)(420)(430)(440)(450)와, 상기 완충증폭된 리드, 라이트, 어드레스, 데이타 신호를 무선 전송(광전송)하는 포토 카플러(PC)와, 상기 무선 전송된 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하여 주변기기(300)에 인가하는 버퍼(460)(470)(480)(490)와, 마이크로 프로세서(100)로부터 출력되는 리드, 라이트 신호와 어드레스 신호를 해독한 어드레스 디코우더(600)의 출력을 조합하는 오아 게이트(G1)(G2)와, 상기 조합된 인에이블 신호를 상기 버퍼(420)(460)에 무선 전송하는 포토 카플러(PC1),(PC2)로 구 성 된다.
또한 본 발명 절연에 의한 데이타 전송회로는 리드. 라이트, 어드레스, 데이타 신호를 기초로 마이크로 프로세서에 시간지연 제어신호를 생성하여 출력하도록 하는 마이크로 프로세서(100)의 어드레스 신호를 해독하여 마이크로 프로세서(100)에서 제어하고자 하는 주변기기의 지정여부를 판단하는 어드레스 디코우더(600)와, 상기 버퍼(490)의 리드, 라이트 신호를 논리합한 후 반전한 오아 게이트(G4)의 출력과 상기 어드레스 디코우더(600)의 출력을 조합하여 반전시키는 오아 게이트(G3)와, 삼기 오아 게이트(G3)의 출력을 기초로 마이크로 프로세서(100)에 시간지연 제어신호를 출력하는 시간지연 제어신호 발생부(450)로 구성된다.
예시도면 제5도는 본 발명에 따른 포토 카플러의 일실시예를 도시한 상세회로도로서, 버퍼(410)(470)(430)(440)나 오아 게이트(Gl)(G2)의 출력단자에 캐소드측이 연결된 발광다이오드(LED)의 애노드측에는 저항(R)을 매개하여 전원(B+)을 연결하고, 버퍼(460)(420)(480)(490)의 입력단자에는 에미터측이 접지된 포토 트랜지스터(PT)의 콜랙터측을 연결하되, 상기 콜렉터측에는 저항(R)을 매개하여 전원(B+)을 연결한다.
여기서, 어드레스 신호를 해독하는 어드레스 디코우더(600)는 마이크로 프로세서(100)로부터 각종 데이타를 무선 전송(광전송)하기 위한 어드레스 신호가 송출되면 로우 레벨을, 유선전송하기 위한 어드레스 신호가 송출되면 하이 레벨을 오아 게이트(G1)(G2)(G3)의 입력단자에 출력하도록 한 것이다.
이하 본 발명의 동작효과를 설명하면 다음과 같다.
마이크로 프로세서(100)에서는 예시도면 제2도에서와 같이 전자기기 및 마이크로 프로세서(100)에 연결된 주변기기(300)의 동작을 제어하기 위한 리드 신호, 라이트 신호, 데이타 신호를 제어하고자 하는 전자기기나 주변기기가 가깝게 설치되어 마이크로 프로세서(100)와 전자기기 및 주변기기간에 연결된 전송선로로 노이즈 혼입이 없을 경우에는 종래의 방식을 채용하여 어드레스 신호에 의하여 상기한 전자기기나 주변기기를 제어하기 위한 리드 신호, 라이트 신호, 데이타 신호를 선로를 매개로 하여 전자기기나 주변기기에 직접 전송하고, 전송선로가 길거나 주변에 노이즈 발생 소자가 구성되어 있는 경우에는 어드레스 신호에 의하여 상기한 전자기기나 주변기기를 선택하여 직접 전자기기나 주변기기에 리드 신호, 라이트 신호, 데이타 신호를 직접 전송하지 않고 버퍼(410)(430)(440)를 매개로 리드 신호, 라이트 신호, 데이타 신호를 완충증폭하여 포토 카플러(PC)의 발광다이오드(LED)에 인가하며, 포토 카플러(PC)의 발광다이오드(LED)에 인가된 리드 신호, 라이트 신호, 데이타 신호는 포토 카플러(PC)의 포토 트랜지스터(PT)를 구동시키면서 버퍼(460)(480)(490)에 인가되어 완충증폭된 후 주변기기(300)에 공급되어 주변기기(300)를 동작시킨다.
이때 어드레스 디코우더(600)에서는 어드레스 신호를 해독하여 마이크로 프로세서(100)에서 제어하고자하는 주변기기에 리드 신호, 라이트 신호, 어드레스 신호, 데이타 신호를 무선 전송할 때에는 로우 레벨의 어드레스 디코우더(600)의 출력이 오아 게이트(G3)의 입력단자에 인가되고, 로우 레벨의 라이트 신호가 오아 게이트(G3)의 입력단자에 인가되므로 오아 게이트(G3)의 출력이 하이 레벨로 버퍼(460)에 인에이블 신호로 공급되어 주변기기(300)를 제어하기 위한 데이타 신호가 버퍼(410)와 포토 카플러(PC) 및 버퍼(46)를 매개로 하여 주변기기(300)에 무선 전송된다.
반면에 어드레스 디코우더(600)에서는 어드레스 신호를 해독하여 마이크로 프로세서(100)에서 제어하고자 하는 주변기기에 리드 신호, 라이트 신호, 어드레스 신호, 데이타 신호를 무선 전송할 때에는 로우 레벨의 어드레스 디코우더(600)의 출력이 오아 게이트(G2)의 입력단자에 인가되고, 로우 레벨의 리드 신호가 오아 게이트(G2)의 다른 입력단자에 인가되므로 오아 게이트(G2)의 출력이 로우 레벨로서 버퍼(420)에 인에이블 신호로 공급되어 주변기기(300)의 동작상태에 따른 데이타 신호가 버퍼(470)와 포토 카플러(PC) 및 버퍼(420)를 매개로 하여 마이크로 프로세서(100)로 무선 전송된다.
또한 어드레스 디코우더(600)에서는 어드레스 신호를 해독하여 마이크로 프로세서(100)에서 제어하고자 하는 주변기기에 리드 신호, 라이트 신호, 어드레스 신호, 데이타 신호를 무선 전송할 때에는 로우 레벨의 어드레스 디코우더(600)의 출력이 오아 게이트(G1)의 입력단자에 인가되고, 리드 신호와 라이트 신호가 오아 게이트(G4)에서 논리합되어진 후 반전되어 오아 게이트(G1)의 입력단자에 인가되면 시간지연 제어신호 발생부(450)에서 이를 판단하여 마이크로 프로세서(100)에 시간지연 제어신호를 송출함으로 마이크로 프로세서(100)는 이를 기초로 주변기기(300)의 동작을 제어하거나 주변기기(300)의 동작을 인식하는 시점을 무선 전송에 따른 시간만큼 지연하여 제어/인식하여 마이크로 프로세서(100)와 주변기기(300)간의 시간 차이를 제거한다.
따라서 마이크로 프로세서와 주변기기간에 전송선로가 길어도 데이타를 무선 전송(광전송)하기 때문에 강전계나 기타 소자로부터 발생한 노이즈가 전송선로에 혼입되지 않아 데이타를 정확하게 전송할 수 있음은 물론이고 데이타 전송선로의 임피이던스나 각각 별도로 연결되어 있는 마이크로 프로세서와 주변기기간에 접지의 임피이던스 매칭을 별도로 해야하는 번거로움을 제거한 것이다.
상술한 바와 같이 본 발명은 마이크로 프로세서와 주변기기간에 전송선로가 길어도 데이타를 무선 전송(광전송)하기 때문에 강전계나 기타 소자로부터 발생한 노이즈가 전송선로에 혼입되지 않아 데이타를 정확하게 전송할 수 있음은 물론이고 데이타 전송선로의 임피이던스나 각각 별도로 연결되어 있는 마이크로 프로세서와 주변기기간에 접지의 임피이던스 매칭을 별도로 해야하는 번거로움을 제거할 수 있는 효과가 있다.

Claims (3)

  1. 마이크로 프로세서(100)가 전송회로(400)를 매개로 리드, 라이트, 어드레스, 데이타 신호를 출력하여 다수의 주변기기(300)를 제어하도록 하는 전자기기 시스템에 있어서, 데이타 전송회로(400)는 전송하고자 하는 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하는 버퍼(410)(420)(430)(440)(450)와, 상기 완충증폭된 리드, 라이트, 어드레스, 데이타 신호를 무선 전송(광전송)하는 포토 카플러(PC)와, 상기 무선 전송된 리드, 라이트, 어드레스, 데이타 신호를 완충증폭하여 주변기기(300)에 인가하는 버퍼(460)(470)(480)(490)와, 마이크로 프로세서(100)로부터 출력되는 리드, 라이트 신호와 어드레스 신호를 해독한 어드레스 디코우더(600)의 출력을 조합하는 오아 게이트(G1)(G2)와, 상기 조합된 인에이블 신호를 상기 버퍼(420)(460)에 무선 전송하는 포토 카플러(PC1),(PC2)로 구성되어짐을 특징으로 하는 절연에 의한 데이타 전송회로.
  2. 제1항에 있어서, 리드, 라이트, 어드레스, 데이타 신호를 기초로 마이크로 프로세서에 시간지연 제어신호를 생성하여 출력하도록 하는 마이크로 프로세서(100)의 어드레스 신호를 해독하여 마이크로 프로세서(100)에서 제어하고자 하는 주변기기의 지정여부를 판단하는 어드레스 디코우더(600)와, 상기 버퍼(490)의 리드, 라이트 신호를 논리합한 후 반전한 오아 게이트(G4)의 출력과 상기 어드레스 디코우더(600)의 출력을 조합하여 반전시키는 오아 게이트(G3)와, 상기 오아 게이트(G3)의 출력을 기초로 마이크로 프로세서(100)에 시간지연 제어신호를 출력하는 시간지연 제어신호 발생부(450)를 포함하여 구성되어짐을 특징으로 하는 절연에 의한 데이타 전송회로.
  3. 제2항에 있어서, 어드레스 디코우더(600)는 마이크로 프로세서(100)가 각종 데이타를 무선 전송(광전송)하기 위한 어드레스 신호가 송출되면 로우 레벨을, 유선전송하기 위한 어드레스 신호가 송출되면 하이 레벨을 오아 게이트(G1)(G2)(G|3)의 입력단자에 출력하도록 함을 특징으로 하는 절연에 의한 데이타 전송회로.
KR1019940024787A 1994-09-29 1994-09-29 절연에 의한 데이타 전송회로 KR0118760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940024787A KR0118760B1 (ko) 1994-09-29 1994-09-29 절연에 의한 데이타 전송회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940024787A KR0118760B1 (ko) 1994-09-29 1994-09-29 절연에 의한 데이타 전송회로

Publications (2)

Publication Number Publication Date
KR960011676A KR960011676A (ko) 1996-04-20
KR0118760B1 true KR0118760B1 (ko) 1997-10-04

Family

ID=19393956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024787A KR0118760B1 (ko) 1994-09-29 1994-09-29 절연에 의한 데이타 전송회로

Country Status (1)

Country Link
KR (1) KR0118760B1 (ko)

Also Published As

Publication number Publication date
KR960011676A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
US4420841A (en) Optically coupled bidirectional transceiver
EP0195045B1 (en) Bidirectional repeater apparatus
US20080198273A1 (en) System and method for decoding infra-red (IR) signals
KR0118760B1 (ko) 절연에 의한 데이타 전송회로
KR100556002B1 (ko) 광 송신기
US5940199A (en) Interface unit and information processing apparatus having the interface unit
KR19990087501A (ko) 고전압 전자 엔코더에 유용한 전압 레귤레이터집적 회로
JPH06338778A (ja) 双方向光カプラ
US6323983B1 (en) Optical switch
KR100972121B1 (ko) 이산 신호의 입출력 회로
KR200306492Y1 (ko) 디지털 입력선 단선 체크회로
US6002821A (en) Optical data transmission apparatus
KR890001420Y1 (ko) 직렬통신 제어회로
US6653864B2 (en) Interface
US6229135B1 (en) Optoelectronic IC relay with observing hole
KR950008491Y1 (ko) 프로그램기능제어기의 출력용 유니트
KR100626519B1 (ko) 이동 통신 단말기에서 외부 디바이스 접속 장치
KR100358770B1 (ko) 시스템 연동검출 및 초기화회로
KR920004059Y1 (ko) 입력/출력 모우드 자동절환 및 경보회로
SU1210782A1 (ru) Радиоуправл емый переключатель имплантируемых устройств
KR20020095928A (ko) 컴퓨터 전원 노이즈로 인한 외부기기 파괴 방지회로
JP2006333208A (ja) 半導体装置、モジュールおよび携帯端末機器
JPH0115238B2 (ko)
Mings et al. Fiber Optic/Power Switch System for Multiplexed Automotive and Aircraft Wiring
JPS6380649A (ja) 携帯情報通信装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940929

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940929

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970409

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970719

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970723

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970723

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20010410