KR0113192Y1 - Echo selection circuit - Google Patents
Echo selection circuitInfo
- Publication number
- KR0113192Y1 KR0113192Y1 KR92006146U KR920006146U KR0113192Y1 KR 0113192 Y1 KR0113192 Y1 KR 0113192Y1 KR 92006146 U KR92006146 U KR 92006146U KR 920006146 U KR920006146 U KR 920006146U KR 0113192 Y1 KR0113192 Y1 KR 0113192Y1
- Authority
- KR
- South Korea
- Prior art keywords
- echo
- amplifier
- signal
- selection
- unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
Abstract
본 고안은 에코 선택 회로에 관한것으로, 종래에는 마이크 잭의 선택적 또는 삽입여하에 관계없이 에코의 조절은 가변저항에 의존하여 변화있는 에코 효과를 얻기위해 항상 가변저항을 내장해야하며 가변저항이 없는 상태로는 다양한 에코효과를 얻을수없이 성능을 저하시키는 문제점이 있었다.The present invention relates to an echo selection circuit. In the related art, regardless of whether the microphone jack is selected or inserted, the echo control is always dependent on the variable resistor to obtain a variable echo effect. The furnace has a problem of degrading performance without obtaining various echo effects.
본 고안은 상기와 같은 문제점을 감안하여 에코 조절부를 장착 마이크 잭의 선택여하에 따라 트랜지스터의 온,오프로 자동적으로 에코를 조절하여 가변저항에 의존하지 않고 사용자의 요구에 따라 에코를 조절하여 제품의 성능을 향상하는 효과가 있다.In consideration of the above problems, the present invention automatically adjusts the echo by turning on and off the transistor according to the choice of the microphone jack equipped with the echo control unit. This has the effect of improving performance.
Description
제1도는 종래의 에코 조절회로도.1 is a conventional echo control circuit diagram.
제2도는 본 고안의 에코 선택회로도.2 is an echo selection circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 2 : 선택스위치 3, 4 : 증폭부1, 2: selector switch 3, 4: amplifier
5 : 복합증폭부 6 : 지연회로부5: combined amplifier 6: delay circuit
7 : 에코조절부 8 : 출력부7: echo control unit 8: output unit
본 고안은 마이크 잭에 의한 에코 선택회로에 관한것으로, 특히 마이크 잭의 삽입 여하에 따라 서로 다른 에코음을 얻기에 적당하도록한 에코 선택회로에 관한 것이다.The present invention relates to an echo selection circuit by a microphone jack, and more particularly, to an echo selection circuit adapted to obtain different echo sounds depending on insertion of a microphone jack.
제 1 도는 종래의 에코 조절회로도로서 이에 도시된 바와 같이 입력단자(I1)는 저항(R1)과 증폭기(A1) 및 저항(R3)(R5)을 순차적으로 통해 증폭기(A2)의 입력단자에 접속되고 그 증폭기(A2)의 출력단자는 저항(R6)을 통해 지연회로(6-1)와 발진회로(6-2)로 구성된 지연회로부(6)의 지연회로6-1)에 접속되며, 그 지연회로부(6)는 가변저항(VR1)과 직렬접속된 저항(R7)에 접속됨과 아울러 저항(R8)을 통해 증폭기(A8)을 통해 증폭기(A3)에 접속되고, 상기 저항(R8)은 직접 상기 증폭기(A3)에 접속되며, 상기 가변저항(VR1)은 상기 증폭기(A2) 입력단자로 피드백되고 상기 증폭기(A2)의 출력단자는 스피커(SP)에 접속되며, 입력단자(I2)는 저항(R2)와 증폭기(A4) 및 저항(R4)을 순차적으로 통해 상기 저항(R3)에 접속되어 구성된다.First turning the input terminals as shown In a conventional echo control circuit diagram of the (I 1) is a resistance (R 1) and amplifier (A 1) and a resistor (R 3) (R 5) to the amplifier (A 2 through sequential Delay circuit 6 of the delay circuit section 6 , which is connected to the input terminal of the amplifier and the output terminal of the amplifier A 2 is composed of a delay circuit 6-1 and an oscillator circuit 6-2 through a resistor R 6 . 1) is connected to the delay circuit 6, the amplifier through the amplifier (a 8) with variable resistance (soon as connected to the VR 1) and a series connected resistor (R 7) as well as a resistance (R 8) (a 3 ) is connected to said resistor (R 8) is output directly coupled to the amplifier (a 3), said variable resistor (VR 1) is the amplifier (a 2) is fed back to the input terminal of the amplifier (a 2) The ruler is connected to the speaker SP, and the input terminal I 2 is configured to be connected to the resistor R 3 sequentially through a resistor R 2 , an amplifier A 4 , and a resistor R 4 .
이와같이 구성된 종래 에코 조절회로의 동작과정 및 문제점을 설명하면 다음과 같다.Referring to the operation process and problems of the conventional echo control circuit configured as described above are as follows.
마이크 잭(MJ1)이 입력단자(I1)에 접속되어 신호를 입력하면 저항(R1)과 증폭기(A1)에 의해 증폭된후 저항(R3)(R5)을 순차적으로 통해 증폭기(A2)에 입력된다.When the microphone jack (MJ 1 ) is connected to the input terminal (I 1 ) and inputs a signal, it is amplified by the resistor (R 1 ) and the amplifier (A 1 ) and then the amplifier (R 3 ) (R 5 ) is sequentially passed through the amplifier. It is input to (A 2 ).
그 증폭기(A2)에 의해 증폭된 신호는 저항(R6)을 통해 지연회로부(6)로 인가되어 발진회로(6-2)에 의해 발진된 주파수에 의해 지연회로(6-1)에서 지연된 신호로 출력되어 저항(R7) 및 가변저항(VR1)에 의해 에코 볼륨을 조절한후 저항(R8)을 통해 증폭기(A3)에 인가되는 동시에 상기 증폭기(A2)로 피드백된다.The signal amplified by the amplifier A 2 is applied to the delay circuit section 6 through the resistor R 6 and delayed in the delay circuit 6-1 by the frequency oscillated by the oscillator circuit 6-2. The signal is output as a signal, and the echo volume is adjusted by the resistor R 7 and the variable resistor VR 1 , and then applied to the amplifier A 3 through the resistor R8 and fed back to the amplifier A 2 .
한편 상기 증폭기(A1)와 저항(R3)을 통한 직접음은 가변저항(VR1)을 통해 볼륨 조절된 에코와 혼합되어 증폭기(A3)에 의해 증폭된 후 스피커(SP)를 통해 출력된다.Meanwhile, the direct sound through the amplifier A 1 and the resistor R 3 is mixed with the echo controlled by the volume resistor VR 1 , amplified by the amplifier A 3 , and then output through the speaker SP. do.
또한, 마이크 잭(MJ2)에 의해 신호가 입력되면 저항(R2)과 증폭기(A4) 및 저항(R4)을 통해 증폭된 후 저항(R) 및 증폭기(A5)에 입력되어 상기의 과정과 동일한 작용을 하며 마이크 잭(MJ2),(MJ1)이 각기 선택적 및 동시에 삽입하여 신호를 입력하여도 상기와 동일하게 동작한다.In addition, when a signal is input by the microphone jack (MJ 2 ) is amplified through the resistor (R 2 ), amplifier (A 4 ) and resistor (R 4 ) and then input to the resistor (R) and amplifier (A 5 ) to the The same operation as in the process of the microphone jack (MJ 2 ), (MJ 1 ) is the same as above, even if the respective input and input signal at the same time.
이상과 같이 동작하는 종래의 에코 조절회로는 마이크 잭이 선택적 또는 동시에 삽입되어도 에코가 변하지 않고 단지 가변저항으로만 조절이 가능하여 가변저항을 내장하여야 하며 그렇지 못할 경우 고정된 에코효과 이외에는 들을수없어 제품의 성능을 저하시키는 문제점이 있었다.In the conventional echo control circuit operating as described above, even when the microphone jack is selectively or simultaneously inserted, the echo does not change and only the variable resistor can be adjusted so that the variable resistor is built in. There was a problem of degrading performance.
본 고안은 상기와 같은 문제점을 감안하여 에코 조절부를 장착하여 마이크 잭이 선택적 또는 동시에 삽입됨에 따라 트린지스터의 온,오프로 그에 상응하는 에코 조절이 가능하도록 하여 성능을 향상하고자 한다.The present invention is to improve the performance by enabling the echo control corresponding to the on and off of the transistor as the microphone jack is selectively or simultaneously inserted in the echo control unit in view of the above problems.
제 2 도는 본 고안의 에코 선택회로도로서 이에 도시된 바와 같이 마이크 잭(MJ1),(MJ2)의 선택적 또는 동시 삽입등의 삽입에 의해 단자를 선택하는 선택스위치(1)(2)와, 상기 마이크잭(MJ1),(MJ2)의 삽입으로 상기 선택스위치(1),(2)를 각기 통한 신호를 증폭하는 증폭부(3),(4)와 그 증폭부(3),(4)의 신호를 인가받아 증폭하는 복합 증폭부(5)와, 그 복합증폭부(5)의 증폭된 출력신호를 인가받아 발진회로(6-2)에 의해 발진된 주파수에 의해 지연하는 지연회로(6-1)로 구성된 지연회로부(6)와, 상기 선택스위치(1),(2)의 마이크잭(MJ1),(MJ2) 삽입여부에 의해 트랜지스터(Q1),(Q2) 온,오프로 상기 지연회로부(6)의 에코를 자동 조절하는 에코조절부(7)와, 상기 지연회로부(6)의 출력신호와 증폭구(3)(4)의 증폭된 출력신호를 직접 인가받아 증폭한 후 스피커(SP)를 통하여 출력하는 출력부(8)로 구성한다.2 is an echo selection circuit diagram of the present invention, as shown therein, a selection switch (1) (2) for selecting a terminal by insertion of microphone jacks (MJ 1 ), (MJ 2 ) by selective or simultaneous insertion, etc., Amplification unit (3), (4) and its amplification unit (3), which amplifies a signal through the selection switch (1), (2) by inserting the microphone jacks (MJ 1 ), (MJ 2 ) ( A composite amplifier 5 for receiving and amplifying the signal of 4) and a delay circuit for delaying by the frequency oscillated by the oscillation circuit 6-2 by receiving the amplified output signal of the composite amplifier 5; Delay circuit section 6 composed of (6-1), and transistors Q 1 and Q 2 by the insertion of microphone jacks MJ 1 and MJ 2 of selection switches 1 and 2 ; The echo control unit 7 automatically controls the echo of the delay circuit unit 6 by turning on and off, and directly outputs the output signal of the delay circuit unit 6 and the amplified output signal of the amplification port 3 and 4. After receiving and amplifying, output through speaker (SP) The output unit 8 is configured.
이와같이 구성한 본 고안 에코 선택회로의 동작과정 및 작용효과를 상세히 설명하면 다음과 같다.Referring to the operation process and operation effect of the present invention the eco-selection circuit configured as described in detail as follows.
마이크잭(MJ1)이 삽입되어 신호가 입력되어 선택스위치(1)를 통해 증폭부(3)에 인가되면 그 증폭부(3)는 신호를 증폭한후 복합 증폭부(5)에 인가한다.When the microphone jack MJ 1 is inserted and a signal is input to the amplifier 3 through the selection switch 1, the amplifier 3 amplifies the signal and applies the signal to the complex amplifier 5.
이 복합증폭부(5)는 신호를 증폭후 지연회로부(6)에 인가하면 그 지연회로부(6)는 발진회로(6-2)의 발진된 주파수에 의해 지연회로(6-1)는 신호를 지연시켜 출력한다.When the composite amplifier 5 amplifies the signal to the delay circuit unit 6, the delay circuit unit 6 transmits the signal by the oscillated frequency of the oscillator circuit 6-2. Delayed output.
이때 상기 선택스위치(1)의 선택단자(C)는 고정단자(a)를 선택한다.At this time, the selection terminal C of the selection switch 1 selects the fixed terminal a.
이로인해 에코조절부(7)의 다이오드(101)는 도통되어 저항(R3)을 통한 저전위 상태의 신호가 트랜지스터(Q1)에 인가되어 그 트랜지스터(Q1)는 도통되어 복합증폭기(5)로 피드백되는 신호는 감소되며 이때 출력부(8)로 인가되는 전압은 저항(R8),(R9),(R11),(VR1)에 의해 분압된다.This causes the diode 101 is conductive resistance (R 3) signal is applied to the transistor (Q 1), the transistor (Q 1) on the low potential state is conductive composite amplifier (5 via the echo control unit (7) The signal fed back to) is reduced and the voltage applied to the output unit 8 is divided by the resistors R 8 , R 9 , R 11 , and VR 1 .
그 외의 증폭기(A1),(A3),(A4)와 스피커(SP) 및 지연회로부(6)의 동작은 종래와 동일하다.The operations of the other amplifiers A 1 , A 3 , A 4 , the speaker SP, and the delay circuit section 6 are the same as in the prior art.
한편 마이크 잭(MJ2)만이 삽입되어 신호가 입력될 경우는 선택스위치(2)의 선택단자(C')는 고정단자(a')를 선택하여 에코조절부(7)의 다이오드(D2)와 트랜지스터(Q2)는 오프되어 지연회로부(6)를 통한 전압은 저항(R8)과 가변저항(VR1)의 분압에 의해서 결정되어 복합 증폭부(5)의 입력으로 피드백 된다.On the other hand, when only the microphone jack MJ 2 is inserted and the signal is input, the selection terminal C 'of the selector switch 2 selects the fixed terminal a' and the diode D 2 of the echo control unit 7. The transistor Q 2 is turned off, and the voltage through the delay circuit unit 6 is determined by the divided voltage of the resistor R 8 and the variable resistor VR 1 and fed back to the input of the complex amplifier 5.
이때 선택스위치(1)는 고정단자(b)를 선택하여 다이오드(D1)와 트랜지스터(Q1) 역시 오프되며, 그 외의 모든 부분은 종전의 동작상태와 동일하다.At this time, the selector switch 1 selects the fixed terminal b so that the diode D 1 and the transistor Q 1 are also turned off, and all other parts are the same as in the conventional operation state.
또한 마이크 잭(MJ1),(MJ2) 모두 삽입되어 신호가 입력될 경우는 선택스위치(1),(2)의 선택단자(C),(C')는 고정단자(a),(a')를 선택하여 에코조절부(7)의 다이오드(D1)와 트랜지스터(Q1)는 오프되고 저전위 상태의 신호가 인가되는 다이오드(D1)와 트랜지스터(Q2)는 도통된다.In addition, when a microphone jack (MJ 1 ), (MJ 2 ) is inserted and a signal is input, the selection terminals (C) and (C ') of the selection switches (1) and (2) are fixed terminals (a) and (a). '), The diode D1 and the transistor Q 1 of the echo control unit 7 are turned off and the diode D 1 and the transistor Q 2 to which the low-potential signal is applied are turned on.
이로인해 지연회로부(6)의 출력신호는 저항(R8),(R11)과 가변저항(VR1)에 의해 분압되므로 마이크 잭(MJ1),(MJ2)의 선택에 따라 에코의 볼륨이 조절되어 출력된다.As a result, the output signal of the delay circuit section 6 is divided by the resistors R 8 , R 1 1 and the variable resistor VR 1 , so the volume of the echo is selected according to the selection of the microphone jacks MJ 1 and MJ 2 . Is adjusted and output.
이상에서 설명한 바와같이 본 고안은 마이크 잭이 선택적 또는 동시에 삽입이 될때 그때마다 그에 상승하여 에코가 변화하므로 가변저항이 없어도 자동적으로 사용자의 요구에 따라 조절되어 제품의 성능을 향상시키는 효과가 있다.As described above, the present invention has an effect that improves the performance of the product by automatically adjusting according to the user's requirements without the variable resistor because the echo is changed when the microphone jack is inserted or selected at the same time.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92006146U KR0113192Y1 (en) | 1992-04-14 | 1992-04-14 | Echo selection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92006146U KR0113192Y1 (en) | 1992-04-14 | 1992-04-14 | Echo selection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930024480U KR930024480U (en) | 1993-11-27 |
| KR0113192Y1 true KR0113192Y1 (en) | 1998-10-01 |
Family
ID=19331717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR92006146U KR0113192Y1 (en) | 1992-04-14 | 1992-04-14 | Echo selection circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0113192Y1 (en) |
-
1992
- 1992-04-14 KR KR92006146U patent/KR0113192Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930024480U (en) | 1993-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3247452B2 (en) | How to switch on the transmitter in a dual mode mobile phone | |
| KR970031244A (en) | POWER AMPLIFIER SYSTEM WITH VARIABLE OUTPUT | |
| US6600377B2 (en) | Gain control amplifier | |
| JPS60106223A (en) | Switch circuit with muting function | |
| KR0113192Y1 (en) | Echo selection circuit | |
| US6724897B1 (en) | Amplifier with alternate output level | |
| KR940000250Y1 (en) | Acoustic Control Switching Circuit for Audio Pre-acoustic Control Amplifier | |
| KR940004183Y1 (en) | Toggle strong / weak speaker sound generating circuit | |
| KR910009480Y1 (en) | Surround processor control circuit | |
| KR910010067B1 (en) | Bass reproduction characteristic control circuit | |
| KR0131218Y1 (en) | Circuit for generating surround signal | |
| KR900006306Y1 (en) | Audio trap circuit for two audio system | |
| KR910003609Y1 (en) | Volume retarding time variable circuit | |
| JPH024507Y2 (en) | ||
| KR940005613Y1 (en) | Remote Control Volume Control | |
| KR940002933Y1 (en) | Voice mode control circuit | |
| KR900008268Y1 (en) | Switching circuit of voice signal | |
| KR930004653Y1 (en) | Output control circuit for op amplifier | |
| KR20030021004A (en) | Gain control circuit for in operational amplifier | |
| KR930004101B1 (en) | Control circuit of modem | |
| JPH0535270A (en) | Voice input circuit | |
| KR900006810Y1 (en) | Noise reduction circuit in transferring of surround mode | |
| KR200233873Y1 (en) | a song accompanier esho memory system by selection type | |
| KR960024885A (en) | Multifunction Selection Control Circuit | |
| KR19990047527A (en) | Pop-Noise Reduction Circuit of VSI System |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19920414 |
|
| UG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| UA0201 | Request for examination |
Patent event date: 19950329 Patent event code: UA02012R01D Comment text: Request for Examination of Application Patent event date: 19920414 Patent event code: UA02011R01I Comment text: Application for Utility Model Registration |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 19970930 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 19971107 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 19971107 |
|
| UG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20001031 Year of fee payment: 4 |
|
| UR1001 | Payment of annual fee |
Payment date: 20001031 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee |