JPWO2012077178A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2012077178A1 JPWO2012077178A1 JP2012526557A JP2012526557A JPWO2012077178A1 JP WO2012077178 A1 JPWO2012077178 A1 JP WO2012077178A1 JP 2012526557 A JP2012526557 A JP 2012526557A JP 2012526557 A JP2012526557 A JP 2012526557A JP WO2012077178 A1 JPWO2012077178 A1 JP WO2012077178A1
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- transistors
- layer
- nmos
- columnar semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
第１及び第２のＮＭＯＳのアクセストランジスタが、基板に垂直な方向に配置された第１の拡散層、柱状半導体層及び第２の拡散層と、柱状半導体層の側壁のゲートとから形成され、第３及び第４のＮＭＯＳのドライバトランジスタが、基板に垂直な方向に階層的に配置された第３の拡散層、柱状半導体層及び第４の拡散層と、柱状半導体層の側壁のゲートとから形成され、第１及び第２のＰＭＯＳのロードトランジスタが、基板に垂直な方向に階層的に配置された第５の拡散層、柱状半導体層及び第６の拡散層と、柱状半導体層の側壁のゲートとから形成される半導体記憶装置において、第３の拡散層の上端と第４の拡散層の下端の間の長さは、第１の拡散層の上端と第２の拡散層の下端の間の長さ、又は、第５の拡散層の上端と第６の拡散層の下端の間の長さより短いことを特徴とする。
Description
この発明は、半導体装置に関するものである。
半導体集積回路、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。デジタル回路の基本回路は、インバータ回路であるが、このインバータ回路を構成するＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、ホットキャリア効果による信頼性の低下が生じ、また必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが島状半導体層を取り囲む構造のSurrounding Gate Transistor（ＳＧＴ）が提案された（例えば、特許文献１、特許文献２、特許文献３）。
スタティック型メモリセルにおいて、ドライバトランジスタの電流駆動力を、アクセストランジスタの電流駆動力の二倍とすることにより、動作安定性を確保することが知られている（非特許文献１）。
上記ＳＧＴでスタティック型メモリセルを構成しようとすると、動作安定性を確保するためにドライバトランジスタの電流駆動力を、アクセストランジスタの電流駆動力の二倍とすることを実現しようとすると、ゲート幅を２倍にしなければならないため、ドライバトランジスタを２本使用することとなる。すなわち、メモリセル面積の増大となってしまう。
また、ＳＧＴの製造方法は、柱状半導体層を形成後、ゲート導電膜を堆積し、平坦化し、エッチバックして所望の長さにすることが、提案されている（特許文献４）。この高集積かつ高性能で高い歩留まりを得るＳＧＴの製造方法によると、ＳＧＴの物理ゲート長は、ウェハ上の全てのトランジスタで一定となる。
また、スタティック型メモリセルの微細化が進むと、寸法縮小により、記憶ノードに接続されるＭＯＳトランジスタのゲート容量や、拡散層容量が減少し、このとき外部からスタティック型メモリセルに放射線が照射されると、半導体基板内で放射線の飛程に沿って、電子正孔対が発生し、その電子正孔対の少なくとも一方がドレインを形成する拡散層に流れ込みデータの反転が生じ、正しいデータの保持ができなくなるというソフトエラー現象が生じる。このソフトエラー現象は、メモリセルの微細化が進むほど、記憶ノードに接続されるＭＯＳトランジスタのゲート容量や、拡散層容量の減少が、放射線で発生する電子正孔対に比し顕著になるため、近年微細化の進んだスタティック型メモリセルにおいて重大な問題となっている。そこで、スタティック型メモリセルの記憶ノードにキャパシタを形成し、記憶ノードに十分な電荷量を確保することでソフトエラーを回避し、動作安定性を確保することが報告されている（特許文献５）。
H. Kawasaki, M. Khater, M. Guillorn, N. Fuller, J. Chang, S. Kanakasabapathy, L. Chang, R. Muralidhar, K. Babich, Q. Yang, J. Ott, D. Klaus, E. Kratschmer, E. Sikorski, R. Miller, R. Viswanathan, Y. Zhang, J. Silverman, Q. Ouyang, A. Yagishita, M. Takayanagi, W. Haensch, and K. Ishimaru, "Demonstration of Highly Scaled FinFET SRAM Cells with High- κ /Metal Gate and Investigation of Characteristic Variability for the 32 nm node and beyond", IEDM, pp.237-240, 2008.
そこで、ＳＧＴを用いた高集積で動作安定性を確保したスタティック型メモリセルを提供することを課題とすることを目的とする。
本発明に係る半導体記憶装置は、
６個のＭＯＳトランジスタが基板上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、
前記６個のＭＯＳトランジスタは、
メモリをアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタと、メモリセルのデータを保持する記憶ノードを駆動するための第３及び第４のＮＭＯＳのドライバトランジスタと、メモリセルのデータを保持するための電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタから構成され、
メモリをアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタのそれぞれは、第１の拡散層、柱状半導体層及び第２の拡散層が、前記柱状半導体層が前記第１の拡散層と前記第２の拡散層の間に配置されよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタのそれぞれは、第３の拡散層、柱状半導体層及び第４の拡散層が、前記柱状半導体層が前記第３の拡散層と前記第４の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタのそれぞれは、第５の拡散層、柱状半導体層及び第６の拡散層が、前記柱状半導体層が前記第５の拡散層と前記第６の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にゲートが形成されており、
前記第１の拡散層、第３の拡散層、第５の拡散層のそれぞれは、基板に対して電気的に絶縁して配置され、
前記第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さは、第１及び第２のＮＭＯＳのアクセストランジスタを形成する第１の拡散層の上端と第２の拡散層の下端の間の長さより短いことを特徴とする。
６個のＭＯＳトランジスタが基板上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、
前記６個のＭＯＳトランジスタは、
メモリをアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタと、メモリセルのデータを保持する記憶ノードを駆動するための第３及び第４のＮＭＯＳのドライバトランジスタと、メモリセルのデータを保持するための電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタから構成され、
メモリをアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタのそれぞれは、第１の拡散層、柱状半導体層及び第２の拡散層が、前記柱状半導体層が前記第１の拡散層と前記第２の拡散層の間に配置されよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタのそれぞれは、第３の拡散層、柱状半導体層及び第４の拡散層が、前記柱状半導体層が前記第３の拡散層と前記第４の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタのそれぞれは、第５の拡散層、柱状半導体層及び第６の拡散層が、前記柱状半導体層が前記第５の拡散層と前記第６の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にゲートが形成されており、
前記第１の拡散層、第３の拡散層、第５の拡散層のそれぞれは、基板に対して電気的に絶縁して配置され、
前記第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さは、第１及び第２のＮＭＯＳのアクセストランジスタを形成する第１の拡散層の上端と第２の拡散層の下端の間の長さより短いことを特徴とする。
また、本発明に係る半導体記憶装置は、
６個のＭＯＳトランジスタが基板上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、
前記６個のＭＯＳトランジスタは、
メモリにアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタと、メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタと、メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタから構成され、
メモリにアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタのそれぞれは、第１の拡散層、柱状半導体層及び第２の拡散層が、前記柱状半導体層が前記第１の拡散層と前記第２の拡散層の間に配置されよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタのそれぞれは第３の拡散層、柱状半導体層及び第４の拡散層が、前記柱状半導体層が前記第３の拡散層と前記第４の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にゲートが形成されており、
前記第１の拡散層、第３の拡散層、第５の拡散層のそれぞれは、基板に対して電気的に絶縁して配置され、
メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタのそれぞれは、第５の拡散層、柱状半導体層及び第６の拡散層が、前記柱状半導体層が前記第５の拡散層と前記第６の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
前記第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さは、第１及び第２のＰＭＯＳのロードトランジスタを形成する第５の拡散層の上端と第６の拡散層の下端の間の長さより短いことを特徴とする半導体装置。
６個のＭＯＳトランジスタが基板上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、
前記６個のＭＯＳトランジスタは、
メモリにアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタと、メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタと、メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタから構成され、
メモリにアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタのそれぞれは、第１の拡散層、柱状半導体層及び第２の拡散層が、前記柱状半導体層が前記第１の拡散層と前記第２の拡散層の間に配置されよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタのそれぞれは第３の拡散層、柱状半導体層及び第４の拡散層が、前記柱状半導体層が前記第３の拡散層と前記第４の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にゲートが形成されており、
前記第１の拡散層、第３の拡散層、第５の拡散層のそれぞれは、基板に対して電気的に絶縁して配置され、
メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタのそれぞれは、第５の拡散層、柱状半導体層及び第６の拡散層が、前記柱状半導体層が前記第５の拡散層と前記第６の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
前記第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さは、第１及び第２のＰＭＯＳのロードトランジスタを形成する第５の拡散層の上端と第６の拡散層の下端の間の長さより短いことを特徴とする半導体装置。
前記第１及び第２のＮＭＯＳのアクセストランジスタを形成する第１の拡散層の上端と第２の拡散層の下端の間の長さは、第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さの１．３倍から３倍の範囲とすることが望ましい。
第１及び第２のＰＭＯＳのロードトランジスタを形成する第５の拡散層の上端と第６の拡散層の下端の間の長さは、第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さの１．３倍から３倍の範囲とすることが望ましい。
前記ゲートの下端から上端までの長さを、同じとすることもできる。
前記第３及び第４のＮＭＯＳのドライバトランジスタの第３の拡散層の上端は、前記第１及び第２のＮＭＯＳのアクセストランジスタの第１の拡散層の上端より高くすることもできる。
前記第３及び第４のＮＭＯＳのドライバトランジスタの第４の拡散層の下端は、前記第１及び第２のＮＭＯＳのアクセストランジスタの第２の拡散層の下端より低くすることもできる。
前記第３及び第４のＮＭＯＳのドライバトランジスタの第３の拡散層の上端は、前記第１及び第２のＮＭＯＳのアクセストランジスタの第１の拡散層の上端より高く、
前記第３及び第４のＮＭＯＳのドライバトランジスタの第４の拡散層の下端は、前記第１及び第２のＮＭＯＳのアクセストランジスタの第２の拡散層の下端より低くすることもできる。
前記第３及び第４のＮＭＯＳのドライバトランジスタの第４の拡散層の下端は、前記第１及び第２のＮＭＯＳのアクセストランジスタの第２の拡散層の下端より低くすることもできる。
前記第３及び第４のＮＭＯＳのドライバトランジスタそれぞれの第３の拡散層を形成した後に、前記第１及び第２のＮＭＯＳのアクセストランジスタそれぞれの第１の拡散層を形成することができる。
前記第３及び第４のＮＭＯＳのドライバトランジスタの第４の拡散層と、前記第１及び第２のＮＭＯＳのアクセストランジスタそれぞれの第２の拡散層は、イオン注入によって形成し、
前記第３及び第４のＮＭＯＳのドライバトランジスタそれぞれの第４の拡散層を形成するためのイオン注入のエネルギー量を、前記第１及び第２のＮＭＯＳのアクセストランジスタそれぞれの第２の拡散層を形成するためのイオン注入のエネルギー量より高くすることができる。
前記第３及び第４のＮＭＯＳのドライバトランジスタそれぞれの第４の拡散層を形成するためのイオン注入のエネルギー量を、前記第１及び第２のＮＭＯＳのアクセストランジスタそれぞれの第２の拡散層を形成するためのイオン注入のエネルギー量より高くすることができる。
前記第３及び第４のＮＭＯＳのドライバトランジスタの第４の拡散層にリンを含めることができる。
本発明によれば、ドライバトランジスタのチャネル長を、アクセストランジスタのチャネル長より短くすることができ、高集積で動作安定性を確保したスタティック型メモリセル及びその製造方法を提供することができる。
以下、本発明の実施の形態を図面を参照しながら説明する。なお、本発明は、以下に示す実施の形態によって限定されるものではない。
図１に、本発明の第１の実施形態に係るスタティック型メモリセルの平面図と断面図を示す。第３のＮＭＯＳドライバトランジスタ１０１は、第３の拡散層１１９、柱状半導体層１４９、第４の拡散層１０７を持つ。第３のＮＭＯＳドライバトランジスタ１０１の柱状半導体層１４９と第４の拡散層１０７の一部と第３の拡散層１１９の一部の側壁に、ゲート絶縁膜１１３を介してゲート１２５が形成されている。
第１のＮＭＯＳアクセストランジスタ１０３は、第１の拡散層１２１、柱状半導体層１５１、第２の拡散層１０９を持つ。第１のＮＭＯＳアクセストランジスタ１０３の柱状半導体層１５１と第２の拡散層１０９の一部と第１の拡散層１２１の一部の側壁に、ゲート絶縁膜１１５を介してゲート１２６が形成されている。
ゲート１２５は、第３のＮＭＯＳドライバトランジスタの近傍でゲート高さが低くなっており、物理ゲート長が、ゲート１２６より短い。第１のＮＭＯＳアクセストランジスタ１０３を形成する第１の拡散層１２１と第２の拡散層１０９の間の長さは、第３のＮＭＯＳドライバトランジスタ１０１を形成する第３の拡散層１１９と第４の拡散層１０７の間の長さの２倍である。これにより、ドライバトランジスタの電流駆動力は、面積の増加無しにアクセストランジスタの電流駆動力の二倍とすることができ、動作安定性を確保することができる。
第１のＰＭＯＳロードトランジスタ１０２は、第５の拡散層１２０、柱状半導体層１５０、第６の拡散層１０８を持つ。第１のＰＭＯＳロードトランジスタ１０２の柱状半導体層１５０と第５の拡散層１２０の一部と第６の拡散層１０８の一部の側壁に、ゲート絶縁膜１１４を介してゲート１２５が形成されている。
第３のＮＭＯＳドライバトランジスタ１０１と第１のＰＭＯＳロードトランジスタ１０２はゲート１２５で接続される。また、第３の拡散層１１９、第５の拡散層１２０、第１の拡散層１２１は、シリサイド（図面に不記載）で接続される。また、本図面では、第３の拡散層１１９、第５の拡散層１２０、第１の拡散層１２１をそれぞれ基板に対して電気的に絶縁するために、ＳＯＩ基板を用いているが、電気的絶縁ができればよく、たとえば、Ｓｉ基板を用いて、ＰＮ接合を形成し、ＰＮ接合の逆バイアス状態を用いて電気的絶縁を形成してもよい。
第４のＮＭＯＳドライバトランジスタ１０６は、第３の拡散層１２４、柱状半導体層、第４の拡散層１１２を持つ。第４のＮＭＯＳドライバトランジスタ１０６の柱状半導体層と第３の拡散層１２４の一部と第４の拡散層１１２の一部の側壁に、ゲート絶縁膜１１８を介してゲート１２８が形成されている。
第２のＮＭＯＳアクセストランジスタ１０４は、第１の拡散層１２２、柱状半導体層、第２の拡散層１１０を持つ。第２のＮＭＯＳアクセストランジスタ１０４の柱状半導体層と第１の拡散層１１２の一部と第２の拡散層１１０の一部の側壁に、ゲート絶縁膜１１６を介してゲート１２７が形成されている。図示されてはいないが、第２のＮＭＯＳアクセストランジスタ１０４を形成する第１の拡散層１２２と第２の拡散層１１０の間の長さは、第４のＮＭＯＳドライバトランジスタ１０６を形成する第３の拡散層１２４と第４の拡散層１１２の間の長さの２倍である。
第２のＰＭＯＳロードトランジスタ１０５は、第５の拡散層１２３、柱状半導体層、第６の拡散層１１１を持つ。第２のＰＭＯＳロードトランジスタ１０５の柱状半導体層と第５の拡散層１２３の一部と第６の拡散層１１１の一部の側壁に、ゲート絶縁膜１１７を介してゲート１２８が形成されている。第４のＮＭＯＳドライバトランジスタ１０６と第２のＰＭＯＳロードトランジスタ１０５はゲート１２８で接続される。また、第１の拡散層１２２、第５の拡散層１２３、第３の拡散層１２４は、シリサイド（図面に不記載）で接続される。
また、本図面では、第１の拡散層１２２、第５の拡散層１２３、第３の拡散層１２４をそれぞれ基板に対して電気的に絶縁するために、ＳＯＩ基板を用いているが、電気的絶縁ができればよく、たとえば、Ｓｉ基板を用いて、ＰＮ接合を形成し、ＰＮ接合の逆バイアス状態を用いて電気的絶縁を形成してもよい。
ゲート１２５上にコンタクト１３０が形成され、第１の拡散層１２２、第５の拡散層１２３上にはコンタクト１３７が形成される。コンタクト１３０と１３７は、金属１４２で接続される。また、ゲート１２８上にコンタクト１３９が形成され、第５の拡散層１２０、第１の拡散層１２１上にはコンタクト１３２が形成される。コンタクト１３９と１３２は、金属１４４で接続される。第６の拡散層１０８上にはコンタクト１３１が形成され、第６の拡散層１１１上にはコンタクト１３８が形成され、コンタクト１３１、１３８に金属１４３が接続され、電源が供給される。
第４の拡散層１０７上にはコンタクト１２９が形成され、金属１４１が形成され、電源が供給される。第４の拡散層１１２上にはコンタクト１４０が形成され、金属１４８が形成され、電源が供給される。第２の拡散層１０９上にはコンタクト１３３が形成され、金属１４５が形成され、ビットラインとなる。第２の拡散層１１０上にはコンタクト１３６が形成され、金属２１０が形成され、ビットラインとなる。ゲート１２６上にはコンタクト１３４が形成され、金属１４６が形成され、ワードラインとなる。ゲート１２７上にはコンタクト１３５が形成され、金属１４７が形成され、ワードラインとなる。
本発明の第２の実施形態に係るスタティック型メモリセルの平面図と断面図は、図１と同じである。同実施形態において、第３のＮＭＯＳのドライバトランジスタ１０１を形成する第３の拡散層１１９と第４の拡散層１０７の間の長さは、第１のＰＭＯＳのロードトランジスタ１０２を形成する第５の拡散層１２０と第６の拡散層１０８の間の長さより短い。ＳＲＡＭにおいて、ＰＭＯＳのロードトランジスタは、最小サイズで形成され、かつＰＭＯＳのロードトランジスタの電流駆動力が、ＮＭＯＳのアクセストランジスタの電流駆動力より小さくなるように形成される。すなわち、ＮＭＯＳのアクセストランジスタとＰＭＯＳのロードトランジスタのチャネル長は同じになるように形成される。従って、本発明において、ＮＭＯＳのドライバトランジスタ１０１のチャネル長は、ＰＭＯＳのドライバトランジスタ１０２のチャネル長より短くなる。
図２(ａ)（ｂ）に、本発明の第３及び第４の実施形態に係るスタティック型メモリセルの断面図を示す。図２（ａ）では、第１のＮＭＯＳのアクセストランジスタ１０３を形成する第１の拡散層１２１の上端と第２の拡散層１０９の下端の間の長さは、第３のＮＭＯＳのドライバトランジスタ１０１を形成する第３の拡散層１１９の上端と第４の拡散層１０７の下端の間の長さの１．３倍とされている。図２（ｂ）では、第１のＮＭＯＳのアクセストランジスタ１０３を形成する第１の拡散層１２１の上端と第２の拡散層１０９の下端の間の長さは、第３のＮＭＯＳのドライバトランジスタ１０１を形成する第３の拡散層１１９の上端と第４の拡散層１０７の下端の間の長さの３倍とされている。ドライバトランジスタのチャネル長を短くすればするほど動作安定性を確保できるようになるが、一方で短くすると、ショートチャネル効果がおこり、トランジスタをカットオフすることができなくなる。従って、求められる要求により適宜選べばよいが、一例として、上記の１．３倍から３倍の間の範囲とすれば、動作安定性の確保とショートチャネル効果の抑制を図ることができる。
本発明の第５及び第６の実施形態に係るスタティック型メモリセルの平面図と断面図は、図２（ａ）（ｂ）と同じである。第５の実施形態では、第１のＰＭＯＳのロードトランジスタ１０２を形成する第５の拡散層１２０の上端と第６の拡散層１０８の下端の間の長さは、第３のＮＭＯＳのドライバトランジスタ１０１を形成する第３の拡散層１１９の上端と第４の拡散層１０７の下端の間の長さの１．３倍とされている。また、第６の実施形態では、第１のＰＭＯＳのロードトランジスタ１０２を形成する第５の拡散層１２０の上端と第６の拡散層１０８の下端の間の長さは、第３のＮＭＯＳのドライバトランジスタ１０１を形成する第３の拡散層１１９の上端と第４の拡散層１０７の下端の間の長さの３倍とされている。ドライバトランジスタのチャネル長を短くすればするほど動作安定性を確保できるようになるが、一方で短くすると、ショートチャネル効果がおこり、トランジスタをカットオフすることができなくなる。従って、求められる要求により適宜選べばよいが、一例として、上記の１．３倍から３倍の間の範囲とすれば、動作安定性の確保とショートチャネル効果の抑制を図ることができる。
図３に、本発明の第７の実施形態に係るスタティック型メモリセルの断面図を示す。ゲート１２５、１２６の物理ゲート長を同じにしたものである。ゲート１２５、１２６の下端から上端までの長さすなわち物理ゲート長が同じであるから、柱状半導体層を形成後、ゲート導電膜を堆積し、平坦化し、エッチバックして所望の長さにする前述のＳＧＴの製造方法を使用することができる。
通常、チャネル長を短くするということは、図１のように物理ゲート長を短くすることであった。物理ゲート長を短くすると、ゲート容量が小さくなる。ゲート容量が小さくなると、ソフトエラーが発生し、動作安定性を確保できなくなる。一方、図３は、ドライバトランジスタのチャネル長のみを短くし、物理ゲート長が同じであるから、ドライバトランジスタの電流駆動力を２倍にしたにもかかわらず、ゲート容量は、小さくならない。すなわち、ドライバトランジスタの電流駆動力は、アクセストランジスタの電流駆動力の二倍とすることができ、動作安定性を確保し、さらにソフトエラーを回避し、動作安定性を確保することができる。
図４に、本発明の第８の実施形態に係るスタティック型メモリセルの断面図を示す。図４の実施形態では、物理ゲート長が同じで、第３のＮＭＯＳドライバトランジスタ１０１の第３の拡散層１１９の上端は、第１のＮＭＯＳアクセストランジスタ１０３の第１の拡散層１２１の上端より高い位置にある。このことにより、第３のＮＭＯＳドライバトランジスタ１０１は、ゲート１２５と第３の拡散層１１９間のオーバーラップ容量を大きくすることができる。第２のＮＭＯＳドライバトランジスタ１０１がカットオフしているときに、ゲート１２５と第３の拡散層１１９間のオーバーラップ容量は、記憶ノードに寄生する寄生容量となり、オーバーラップ容量が大きいから、さらにソフトエラーを回避し、動作安定性を確保することができる。
図５に、本発明の第９の実施形態に係るスタティック型メモリセルの断面図を示す。図４との違いは、第３のＮＭＯＳのドライバトランジスタ１０１の第３の拡散層１１９の上端と、第１のＮＭＯＳのアクセストランジスタ１０３の第１の拡散層１２１の上端の高さは同じで、第３のＮＭＯＳのドライバトランジスタ１０１の第４の拡散層１０７の下端は、第１のＮＭＯＳのアクセストランジスタ１０３の第２の拡散層１０９の下端より低いことである。
図５の実施形態でも、ドライバトランジスタのチャネル長のみを短くし、物理ゲート長が同じであるから、ドライバトランジスタの電流駆動力を２倍にしたにもかかわらず、ゲート容量は、小さくならないので、ドライバトランジスタの電流駆動力は、アクセストランジスタの電流駆動力の二倍とすることができ、動作安定性を確保し、さらにソフトエラーを回避し、動作安定性を確保することができる。ただし、図４のさらなる利点であった、第２のＮＭＯＳドライバトランジスタ１０１がカットオフしているときに、ゲート１２５と第３の拡散層１１９間のオーバーラップ容量は、記憶ノードに寄生する寄生容量となり、オーバーラップ容量が大きいから、さらにソフトエラーを回避し、動作安定性を確保することができる利点はない。ただし、記憶ノードが、トランジスタの上方にくるよう設計する場合には、さらにソフトエラーを回避する利点を持つこととなる。しかし、後に製造方法で述べるが、図４の形状を作成するには、第３の拡散層のためのイオン注入後、比較的長い熱処理を必要とする。第４の拡散層１０７をイオン注入で形成するとき、注入のエネルギーを上げる、もしくは拡散長の長いリンを用いることで、第３のＮＭＯＳのドライバトランジスタ１０１の第４の拡散層１０７の下端を第１のＮＭＯＳのアクセストランジスタ１０３の第２の拡散層１０９の下端より低いようにすることができる。すなわち、図４より熱処理を少なくすることができる。
図６に、本発明の第１０の実施形態に係るスタティック型メモリセルの断面図を示す。図４との違いは、第３のＮＭＯＳのドライバトランジスタ１０１の第３の拡散層１１９の上端は、第１のＮＭＯＳのアクセストランジスタ１０３の第１の拡散層１２１の上端より高く、第３のＮＭＯＳのドライバトランジスタ１０１の第４の拡散層１０７の下端は、第１のＮＭＯＳのアクセストランジスタ１０３の第２の拡散層１０９の下端より低いことである。
図６の実施形態でも、ドライバトランジスタのチャネル長を、アクセストランジスタのチャネル長より短くすることで、動作安定性を確保することができる。また、図４の利点であった、ソフトエラーを回避することもできる。第３の拡散層１１９の拡散長さが短いため、図４の形状を作成するより少ない熱処理で形成できる。第４の拡散層１０７をイオン注入で形成するとき、注入のエネルギーを上げる、もしくは拡散長の長いリンを用いることで、第３のＮＭＯＳのドライバトランジスタ１０１の第４の拡散層１０７の下端を第１のＮＭＯＳのアクセストランジスタ１０３の第２の拡散層１０９の下端より低いようにすることができる。すなわち、図４より熱処理を少なくすることができ、かつソフトエラーを回避することもできる。しかしながら、図４の形状と図５の形状と比べて製造工程が増える。以上様々な形態を示したが、求められる要求により適宜選べばよい。
以下に、本発明の実施形態に係る図４のスタティック型メモリセルの構造を形成するための製造工程の一例を、図７〜図３２を参照して説明する。
図７は、シリコン１５２上に、酸化膜１５７が形成され、その上に平面状シリコン１５８が形成され、窒化膜ハードマスク１６２、１６３、１６４をそれぞれ上部に持つ柱状シリコン１５９、１６０、１６１が形成された状態を示している。
図７の状態から、に示すように酸化膜を堆積し、エッチバックすることで、図８に示すように酸化膜サイドウォール１６５、１６６、１６７を形成する。その後、第３の拡散層１１９を形成するためのレジスト１６８を形成する。
この状態で、図９に示すように、砒素を注入し、第３の拡散層１１９を形成する。
その後、図１０に示すように、レジスト１６８を剥離し、酸化膜サイドウォール１６５、１６６、１６７を剥離し、一度目の熱処理を行う。
さらに、図１１に示すように、酸化膜サイドウォール１６９、１７０、１７１を形成する。その後、第１の拡散層１２１を形成するためのレジスト１７２を形成する。
この状態で、図１２に示すように、砒素を注入し、第１の拡散層１２１を形成する。
その後、図１３に示すように、レジスト１７２を剥離し、酸化膜サイドウォール１６９、１７０、１７１を剥離し、二度目の熱処理を行う。第３の拡散層１１９は、二回の熱処理を受けるため、第３の拡散層１１９の上端は、第１の拡散層１２１の上端より高くなる。これにより、ドライバトランジスタのチャネル長は、アクセストランジスタのチャネル長より短くなり、動作安定性の確保をすることができる。
続いて、図１４に示すように、酸化膜サイドウォール１７３、１７４、１７５を形成する。その後、第５の拡散層１２０を形成するためのレジスト１７６を形成する。
この状態で、図１５に示すように、ボロンを注入し、第５の拡散層１２０を形成する。
この状態から、図１６に示すように、レジスト１７６を剥離し、酸化膜サイドウォール１７３、１７４、１７５を剥離し、熱処理を行う。
その後、図１７に示すように、素子分離形成のためのレジストを形成し、シリコンのエッチングを行い、レジストを剥離する。
続いて、図１８に示すように、酸化膜１５３を素子間を埋めるように形成し、その後、常圧ＣＶＤ酸化膜を堆積し、エッチバックをすることで、酸化膜１７７を形成する。このとき酸化膜１７８、１７９、１８０が窒化膜ハードマスク１６２、１６３、１６４上に残る。
さらに、図１９に示すように、ゲート絶縁膜１１３、１１４、１１５を形成し、ゲート導電膜１８１を堆積し、平坦化する。酸化膜１７８、１７９、１８０が露出後、酸化膜１７８、１７９、１８０をエッチングし、更に平坦化を行い、窒化膜ハードマスクをストッパーとする。ゲート絶縁膜は、酸化膜、窒化膜、酸窒化膜、高誘電体膜のうちの一つである。ゲート導電膜は、ポリシリコン、金属とポリシリコンの積層膜、金属膜のうちの一つである。
続いて、図２０に示すように、ゲート導電膜１８１をエッチバックして所望の物理ゲート長を得る。この結果、全てのトランジスタで物理ゲート長が一定となる。
そして、酸化膜を堆積し、窒化膜を堆積し、エッチングをし、サイドウォール状に残存させ、図２１に示すように、酸化膜１８４、窒化膜１８５からなる絶縁膜サイドウォール、酸化膜１８６、窒化膜１８７からなる絶縁膜サイドウォール、酸化膜１８８、窒化膜１８９からなる絶縁膜サイドウォールを形成する。
続いて、図２２に示すように、ゲートをエッチングするためのレジスト１８２、１８３を形成する。
そして、図２３に示すように、ゲート導電膜１８１をエッチングして、ゲート１２５、１２６を形成し、酸化膜１７７をエッチングし、酸化膜１５４、１５５を形成し、レジスト１８２、１８３を剥離する。
続いて、図２４に示すように、酸化膜１８４、窒化膜１８５からなる絶縁膜サイドウォール、酸化膜１８６、窒化膜１８７からなる絶縁膜サイドウォール、酸化膜１８８、窒化膜１８９からなる絶縁膜サイドウォールをエッチングする。
そして、窒化膜を堆積し、エッチングして、サイドウォール状に残存させ、図２５に示すように窒化膜サイドウォール１９０、１９１、１９２、１９３、１９４を形成する。
続いて、図２６に示すように、第２の拡散層１０７、１０９を形成するためのレジスト１９５を形成する。
そして、図２７に示すように、砒素をイオン注入し、第４の拡散層１０７、第２の拡散層１０９を形成する。
その後、図２８に示すように、レジスト１９５を剥離し、熱処理を行う。
図２９に示すように、第６の拡散層１０８を形成するためのレジスト１９６を形成する。
続いて、図３０に示すように、ボロンをイオン注入し、第６の拡散層１０８を形成する。
そして、図３１に示すように、レジスト１９６を剥離し、熱処理を行う。
続いて、図３２に示すように、層間膜１５６を堆積し、コンタクト１２９、１３０、１３１、１３２、１３３、１３４を形成し、金属１４１、１４２、１４３、１４４、１４５、１４６を形成する。層間膜を形成前に、第３の拡散層１１９、第５の拡散層１２０、第１の拡散層１２１上にシリサイドを形成してもよい。また、第４の拡散層１０７、第６の拡散層１０８、第２の拡散層１０９上にシリサイドを形成してもよい。
以上のことから、ドライバトランジスタのチャネル長を、アクセストランジスタのチャネル長より短くすることで、動作安定性を確保する。また、ドライバトランジスタの物理ゲート長とアクセストランジスタの物理ゲート長を同じにすることで、前述のＳＧＴの製造方法を使用することができる。すなわち、ドライバトランジスタの電流駆動力は、アクセストランジスタの電流駆動力の二倍とすることができ、動作安定性を確保し、さらにライバトランジスタのチャネル長のみを短くし、物理ゲート長が同じであるから、ドライバトランジスタの電流駆動力を２倍にしたにもかかわらず、ゲート容量は、小さくならないので、ソフトエラーを回避し、動作安定性を確保することができる。さらに、ドライバトランジスタの第３の拡散層の上端は、アクセストランジスタの第１の拡散層の上端より高い位置にすることで、ドライバトランジスタは、ゲートと第３の拡散層間のオーバーラップ容量を大きくすることができ、さらにソフトエラーを回避し、さらに動作安定性を確保することができる構造を形成するための製造方法が示された。
以下に、本発明の実施形態に係る図５のスタティック型メモリセルの構造を形成するための製造工程の一例を、図３３〜図５８を参照して説明する。
図３３は、シリコン１５２上に、酸化膜１５７が形成され、その上に平面状シリコン１５８が形成され、窒化膜ハードマスク１６２、１６３、１６４をそれぞれ上部に持つ柱状シリコン１５９、１６０、１６１が形成されている構造である。
続いて、図３４に示すように、酸化膜を堆積し、エッチバックすることで、酸化膜サイドウォール１６５、１６６、１６７を形成する。その後、第３の拡散層１１９、第１の拡散層１２１を形成するためのレジスト１７２を形成する。
そして、図３５に示すように、砒素を注入し、第３の拡散層１１９、第１の拡散層１２１を形成する。
続いて、図３６に示すように、レジスト１７２を剥離し、酸化膜サイドウォール１６５、１６６、１６７を剥離し、熱処理を行う。
そして、図３７に示すように、酸化膜サイドウォール１７３、１７４、１７５を形成する。その後、第５の拡散層１２０を形成するためのレジスト１７６を形成する。
続いて、図３８に示すように、ボロンを注入し、第５の拡散層１２０を形成する。
その後、図３９に示すように、レジスト１７６を剥離し、酸化膜サイドウォール１７３、１７４、１７５を剥離し、熱処理を行う。
続いて、図４０に示すように、素子分離形成のためのレジストを形成し、シリコンのエッチングを行い、レジストを剥離する。
そして、図４１に示すように、酸化膜１５３を素子間を埋めるように形成し、その後、常圧ＣＶＤ酸化膜を堆積し、エッチバックをすることで、酸化膜１７７を形成する。このとき酸化膜１７８、１７９、１８０が窒化膜ハードマスク１６２、１６３、１６４上に残る。
その後、図４２に示すように、ゲート絶縁膜１１３、１１４、１１５を形成し、ゲート導電膜１８１を堆積し、平坦化する。酸化膜１７８、１７９、１８０が露出後、酸化膜１７８、１７９、１８０をエッチングし、更に平坦化を行い、窒化膜ハードマスクをストッパーとする。ゲート絶縁膜は、酸化膜、窒化膜、酸窒化膜、高誘電体膜のうちの一つである。ゲート導電膜は、ポリシリコン、金属とポリシリコンの積層膜、金属膜のうちの一つである。
続いて、図４３に示すように、ゲート導電膜１８１をエッチバックして所望の物理ゲート長を得る。この結果、全てのトランジスタで物理ゲート長が一定となる。
そして、図４４に示すように、酸化膜を堆積し、窒化膜を堆積し、エッチングをし、サイドウォール状に残存させ、酸化膜１８４、窒化膜１８５からなる絶縁膜サイドウォール、酸化膜１８６、窒化膜１８７からなる絶縁膜サイドウォール、酸化膜１８８、窒化膜１８９からなる絶縁膜サイドウォールを形成する。
さらに、図４５に示すように、ゲートをエッチングするためのレジスト１８２、１８３を形成する。
そして、図４６に示すように、ゲート導電膜１８１をエッチングして、ゲート１２５、１２６を形成し、酸化膜１７７をエッチングし、酸化膜１５４、１５５を形成し、レジスト１８２、１８３を剥離する。
その後、図４７に示すように、酸化膜１８４、窒化膜１８５からなる絶縁膜サイドウォール、酸化膜１８６、窒化膜１８７からなる絶縁膜サイドウォール、酸化膜１８８、窒化膜１８９からなる絶縁膜サイドウォールをエッチングする。
続いて、図４８に示すように、窒化膜を堆積し、エッチングして、サイドウォール状に残存させ、窒化膜サイドウォール１９０、１９１、１９２、１９３、１９４を形成する。
そして、図４９に示すように、第４の拡散層１０７を形成するためのレジスト２０１を形成する。
続いて、図５０に示すように、砒素もしくはリンをイオン注入し、第４の拡散層１０７を形成する。砒素を用いる場合はイオン注入のエネルギーを大きくすればよい。また、拡散長の長いリンを用いることで、第３のＮＭＯＳのドライバトランジスタ１０１の第４の拡散層１０７の下端を第１のＮＭＯＳのアクセストランジスタ１０３の第２の拡散層１０９の下端より低いようにすることができる。砒素を使用するか、リンを使用するかは適宜選べばよい。
その後、図５１に示すように、レジスト２０１を剥離し、熱処理を行う。
そして、図５２に示すように、第２の拡散層１０９を形成するためのレジスト２０２を形成する。
続いて、図５３に示すように、砒素とイオン注入し、第２の拡散層１０９を形成する。
続いて、図５４に示すように、レジスト２０２を剥離し、熱処理を行う。
続いて、図５５に示すように、第６の拡散層１０８を形成するためのレジスト２０３を形成する。
続いて、図５６に示すように、ボロンをイオン注入し、第２の拡散層１０８を形成する。
続いて、図５７に示すように、レジスト２０３を剥離し、熱処理を行う。
そして、図５８に示すように、層間膜１５６を堆積し、コンタクト１２９、１３０、１３１、１３２、１３３、１３４を形成し、金属１４１、１４２、１４３、１４４、１４５、１４６を形成する。層間膜を形成前に、第３の拡散層１１９、第５の拡散層１２０、第１の拡散層１２１上にシリサイドを形成してもよい。また、第４の拡散層１０７、第６の拡散層１０８、第２の拡散層１０９上にシリサイドを形成してもよい。
以上のように、ドライバトランジスタのチャネル長を、アクセストランジスタのチャネル長より短くすることで、動作安定性を確保し、図１より熱処理を少なくすることができる。
以上、図４と図５の構造を形成するための製造方法を示したが、図６に示す構造については、図４の第３の拡散層１１９、第１の拡散層１２１を形成する方法と、図５の第４の拡散層１０７、第２の拡散層１０９を形成する方法を組み合わせることによって形成することができる。
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、上述の実施形態によって本発明の技術的範囲が限定されるものではない。
そこで、ＳＧＴを用いた高集積で動作安定性を確保したスタティック型メモリセルを提供することを課題とする。
本発明に係る半導体記憶装置は、
６個のＭＯＳトランジスタが基板上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、
前記６個のＭＯＳトランジスタは、
メモリをアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタと、メモリセルのデータを保持する記憶ノードを駆動するための第３及び第４のＮＭＯＳのドライバトランジスタと、メモリセルのデータを保持するための電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタから構成され、
メモリをアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタのそれぞれは、第１の拡散層、柱状半導体層及び第２の拡散層が、前記柱状半導体層が前記第１の拡散層と前記第２の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタのそれぞれは、第３の拡散層、柱状半導体層及び第４の拡散層が、前記柱状半導体層が前記第３の拡散層と前記第４の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタのそれぞれは、第５の拡散層、柱状半導体層及び第６の拡散層が、前記柱状半導体層が前記第５の拡散層と前記第６の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にゲートが形成されており、
前記第１の拡散層、第３の拡散層、第５の拡散層のそれぞれは、基板に対して電気的に絶縁して配置され、
前記第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さは、第１及び第２のＮＭＯＳのアクセストランジスタを形成する第１の拡散層の上端と第２の拡散層の下端の間の長さより短いことを特徴とする。
６個のＭＯＳトランジスタが基板上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、
前記６個のＭＯＳトランジスタは、
メモリをアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタと、メモリセルのデータを保持する記憶ノードを駆動するための第３及び第４のＮＭＯＳのドライバトランジスタと、メモリセルのデータを保持するための電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタから構成され、
メモリをアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタのそれぞれは、第１の拡散層、柱状半導体層及び第２の拡散層が、前記柱状半導体層が前記第１の拡散層と前記第２の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタのそれぞれは、第３の拡散層、柱状半導体層及び第４の拡散層が、前記柱状半導体層が前記第３の拡散層と前記第４の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタのそれぞれは、第５の拡散層、柱状半導体層及び第６の拡散層が、前記柱状半導体層が前記第５の拡散層と前記第６の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にゲートが形成されており、
前記第１の拡散層、第３の拡散層、第５の拡散層のそれぞれは、基板に対して電気的に絶縁して配置され、
前記第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さは、第１及び第２のＮＭＯＳのアクセストランジスタを形成する第１の拡散層の上端と第２の拡散層の下端の間の長さより短いことを特徴とする。
また、本発明に係る半導体記憶装置は、
６個のＭＯＳトランジスタが基板上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、
前記６個のＭＯＳトランジスタは、
メモリにアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタと、メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタと、メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタから構成され、
メモリにアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタのそれぞれは、第１の拡散層、柱状半導体層及び第２の拡散層が、前記柱状半導体層が前記第１の拡散層と前記第２の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタのそれぞれは第３の拡散層、柱状半導体層及び第４の拡散層が、前記柱状半導体層が前記第３の拡散層と前記第４の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にゲートが形成されており、
前記第１の拡散層、第３の拡散層、第５の拡散層のそれぞれは、基板に対して電気的に絶縁して配置され、
メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタのそれぞれは、第５の拡散層、柱状半導体層及び第６の拡散層が、前記柱状半導体層が前記第５の拡散層と前記第６の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
前記第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さは、第１及び第２のＰＭＯＳのロードトランジスタを形成する第５の拡散層の上端と第６の拡散層の下端の間の長さより短いことを特徴とする半導体装置。
６個のＭＯＳトランジスタが基板上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、
前記６個のＭＯＳトランジスタは、
メモリにアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタと、メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタと、メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタから構成され、
メモリにアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタのそれぞれは、第１の拡散層、柱状半導体層及び第２の拡散層が、前記柱状半導体層が前記第１の拡散層と前記第２の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタのそれぞれは第３の拡散層、柱状半導体層及び第４の拡散層が、前記柱状半導体層が前記第３の拡散層と前記第４の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にゲートが形成されており、
前記第１の拡散層、第３の拡散層、第５の拡散層のそれぞれは、基板に対して電気的に絶縁して配置され、
メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタのそれぞれは、第５の拡散層、柱状半導体層及び第６の拡散層が、前記柱状半導体層が前記第５の拡散層と前記第６の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
前記第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さは、第１及び第２のＰＭＯＳのロードトランジスタを形成する第５の拡散層の上端と第６の拡散層の下端の間の長さより短いことを特徴とする半導体装置。
第２のＮＭＯＳアクセストランジスタ１０４は、第１の拡散層１２２、柱状半導体層、第２の拡散層１１０を持つ。第２のＮＭＯＳアクセストランジスタ１０４の柱状半導体層と第１の拡散層１２２の一部と第２の拡散層１１０の一部の側壁に、ゲート絶縁膜１１６を介してゲート１２７が形成されている。図示されてはいないが、第２のＮＭＯＳアクセストランジスタ１０４を形成する第１の拡散層１２２と第２の拡散層１１０の間の長さは、第４のＮＭＯＳドライバトランジスタ１０６を形成する第３の拡散層１２４と第４の拡散層１１２の間の長さの２倍である。
図４に、本発明の第８の実施形態に係るスタティック型メモリセルの断面図を示す。図４の実施形態では、物理ゲート長が同じで、第３のＮＭＯＳドライバトランジスタ１０１の第３の拡散層１１９の上端は、第１のＮＭＯＳアクセストランジスタ１０３の第１の拡散層１２１の上端より高い位置にある。このことにより、第３のＮＭＯＳドライバトランジスタ１０１は、ゲート１２５と第３の拡散層１１９間のオーバーラップ容量を大きくすることができる。第３のＮＭＯＳドライバトランジスタ１０１がカットオフしているときに、ゲート１２５と第３の拡散層１１９間のオーバーラップ容量は、記憶ノードに寄生する寄生容量となり、オーバーラップ容量が大きいから、さらにソフトエラーを回避し、動作安定性を確保することができる。
図５の実施形態でも、ドライバトランジスタのチャネル長のみを短くし、物理ゲート長が同じであるから、ドライバトランジスタの電流駆動力を２倍にしたにもかかわらず、ゲート容量は、小さくならないので、ドライバトランジスタの電流駆動力は、アクセストランジスタの電流駆動力の二倍とすることができ、動作安定性を確保し、さらにソフトエラーを回避し、動作安定性を確保することができる。ただし、図４のさらなる利点であった、第３のＮＭＯＳドライバトランジスタ１０１がカットオフしているときに、ゲート１２５と第３の拡散層１１９間のオーバーラップ容量は、記憶ノードに寄生する寄生容量となり、オーバーラップ容量が大きいから、さらにソフトエラーを回避し、動作安定性を確保することができる利点はない。ただし、記憶ノードが、トランジスタの上方にくるよう設計する場合には、さらにソフトエラーを回避する利点を持つこととなる。しかし、後に製造方法で述べるが、図４の形状を作成するには、第３の拡散層のためのイオン注入後、比較的長い熱処理を必要とする。第４の拡散層１０７をイオン注入で形成するとき、注入のエネルギーを上げる、もしくは拡散長の長いリンを用いることで、第３のＮＭＯＳのドライバトランジスタ１０１の第４の拡散層１０７の下端を第１のＮＭＯＳのアクセストランジスタ１０３の第２の拡散層１０９の下端より低いようにすることができる。すなわち、図４より熱処理を少なくすることができる。
図７の状態から酸化膜を堆積し、エッチバックすることで、図８に示すように酸化膜サイドウォール１６５、１６６、１６７を形成する。その後、第３の拡散層１１９を形成するためのレジスト１６８を形成する。
以上のことから、ドライバトランジスタのチャネル長を、アクセストランジスタのチャネル長より短くすることで、動作安定性を確保する。また、ドライバトランジスタの物理ゲート長とアクセストランジスタの物理ゲート長を同じにすることで、前述のＳＧＴの製造方法を使用することができる。すなわち、ドライバトランジスタの電流駆動力は、アクセストランジスタの電流駆動力の二倍とすることができ、動作安定性を確保し、さらにドライバトランジスタのチャネル長のみを短くし、物理ゲート長が同じであるから、ドライバトランジスタの電流駆動力を２倍にしたにもかかわらず、ゲート容量は、小さくならないので、ソフトエラーを回避し、動作安定性を確保することができる。さらに、ドライバトランジスタの第３の拡散層の上端は、アクセストランジスタの第１の拡散層の上端より高い位置にすることで、ドライバトランジスタは、ゲートと第３の拡散層間のオーバーラップ容量を大きくすることができ、さらにソフトエラーを回避し、さらに動作安定性を確保することができる構造を形成するための製造方法が示された。
続いて、図３４に示すように、酸化膜を堆積し、エッチバックすることで、酸化膜サイドウォール１６９、１７０、１７１を形成する。その後、第３の拡散層１１９、第１の拡散層１２１を形成するためのレジスト１７２を形成する。
続いて、図３６に示すように、レジスト１７２を剥離し、酸化膜サイドウォール１６９、１７０、１７１を剥離し、熱処理を行う。
続いて、図５３に示すように、砒素をイオン注入し、第２の拡散層１０９を形成する。
Claims (11)
- ６個のＭＯＳトランジスタが基板上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、
前記６個のＭＯＳトランジスタは、
メモリをアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタと、メモリセルのデータを保持する記憶ノードを駆動するための第３及び第４のＮＭＯＳのドライバトランジスタと、メモリセルのデータを保持するための電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタから構成され、
メモリをアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタのそれぞれは、第１の拡散層、柱状半導体層及び第２の拡散層が、前記柱状半導体層が前記第１の拡散層と前記第２の拡散層の間に配置されよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタのそれぞれは、第３の拡散層、柱状半導体層及び第４の拡散層が、前記柱状半導体層が前記第３の拡散層と前記第４の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタのそれぞれは、第５の拡散層、柱状半導体層及び第６の拡散層が、前記柱状半導体層が前記第５の拡散層と前記第６の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にゲートが形成されており、
前記第１の拡散層、第３の拡散層、第５の拡散層のそれぞれは、基板に対して電気的に絶縁して配置され、
前記第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さは、第１及び第２のＮＭＯＳのアクセストランジスタを形成する第１の拡散層の上端と第２の拡散層の下端の間の長さより短いことを特徴とする半導体装置。 - ６個のＭＯＳトランジスタが基板上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、
前記６個のＭＯＳトランジスタは、
メモリにアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタと、メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタと、メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタから構成され、
メモリにアクセスするための第１及び第２のＮＭＯＳのアクセストランジスタのそれぞれは、第１の拡散層、柱状半導体層及び第２の拡散層が、前記柱状半導体層が前記第１の拡散層と前記第２の拡散層の間に配置されよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
メモリセルのデータを保持するために記憶ノードを駆動する第３及び第４のＮＭＯＳのドライバトランジスタのそれぞれは第３の拡散層、柱状半導体層及び第４の拡散層が、前記柱状半導体層が前記第３の拡散層と前記第４の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にゲートが形成されており、
前記第１の拡散層、第３の拡散層、第５の拡散層のそれぞれは、基板に対して電気的に絶縁して配置され、
メモリセルのデータを保持するために電荷を供給する第１及び第２のＰＭＯＳのロードトランジスタのそれぞれは、第５の拡散層、柱状半導体層及び第６の拡散層が、前記柱状半導体層が前記第５の拡散層と前記第６の拡散層の間に配置されるよう基板に垂直な方向に階層的に配置され、かつ、前記柱状半導体層の側壁にはゲートが形成されており、
前記第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さは、第１及び第２のＰＭＯＳのロードトランジスタを形成する第５の拡散層の上端と第６の拡散層の下端の間の長さより短いことを特徴とする半導体装置。 - 前記第１及び第２のＮＭＯＳのアクセストランジスタを形成する第１の拡散層の上端と第２の拡散層の下端の間の長さは、第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さの１．３倍から３倍の範囲であることを特徴とする請求項１に記載の半導体装置。
- 第１及び第２のＰＭＯＳのロードトランジスタを形成する第５の拡散層の上端と第６の拡散層の下端の間の長さは、第３及び第４のＮＭＯＳのドライバトランジスタを形成する第３の拡散層の上端と第４の拡散層の下端の間の長さの１．３倍から３倍の範囲であることを特徴とする請求項２に記載の半導体装置。
- 前記ゲートの下端から上端までの長さが同じであることを特徴とする請求項１に記載の半導体装置。
- 前記第３及び第４のＮＭＯＳのドライバトランジスタの第３の拡散層の上端は、前記第１及び第２のＮＭＯＳのアクセストランジスタの第１の拡散層の上端より高いことを特徴とする請求項５に記載の半導体装置。
- 前記第３及び第４のＮＭＯＳのドライバトランジスタの第４の拡散層の下端は、前記第１及び第２のＮＭＯＳのアクセストランジスタの第２の拡散層の下端より低いことを特徴とする請求項５に記載の半導体装置。
- 前記第３及び第４のＮＭＯＳのドライバトランジスタの第３の拡散層の上端は、前記第１及び第２のＮＭＯＳのアクセストランジスタの第１の拡散層の上端より高く、
前記第３及び第４のＮＭＯＳのドライバトランジスタの第４の拡散層の下端は、前記第１及び第２のＮＭＯＳのアクセストランジスタの第２の拡散層の下端より低いことを特徴とする請求項５に記載の半導体装置。 - 前記第３及び第４のＮＭＯＳのドライバトランジスタそれぞれの第３の拡散層を形成した後に、前記第１及び第２のＮＭＯＳのアクセストランジスタそれぞれの第１の拡散層を形成したことを特徴とする請求項６に記載の半導体装置。
- 前記第３及び第４のＮＭＯＳのドライバトランジスタの第４の拡散層と、前記第１及び第２のＮＭＯＳのアクセストランジスタそれぞれの第２の拡散層は、イオン注入によって形成され、
前記第３及び第４のＮＭＯＳのドライバトランジスタそれぞれの第４の拡散層を形成するためのイオン注入のエネルギー量は、前記第１及び第２のＮＭＯＳのアクセストランジスタそれぞれの第２の拡散層を形成するためのイオン注入のエネルギー量より高いことを特徴とする請求項７に記載の半導体装置。 - 前記第３及び第４のＮＭＯＳのドライバトランジスタの第４の拡散層にリンが含まれることを特徴とする請求項７に記載の半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2010/071885 WO2012077178A1 (ja) | 2010-12-07 | 2010-12-07 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013230377A Division JP5725679B2 (ja) | 2013-11-06 | 2013-11-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5432379B2 JP5432379B2 (ja) | 2014-03-05 |
| JPWO2012077178A1 true JPWO2012077178A1 (ja) | 2014-05-19 |
Family
ID=46206700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012526557A Active JP5432379B2 (ja) | 2010-12-07 | 2010-12-07 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP5432379B2 (ja) |
| KR (1) | KR20130020761A (ja) |
| CN (1) | CN102714181A (ja) |
| TW (1) | TW201230304A (ja) |
| WO (1) | WO2012077178A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5759077B1 (ja) | 2013-08-07 | 2015-08-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| US10424663B2 (en) * | 2017-05-23 | 2019-09-24 | International Business Machines Corporation | Super long channel device within VFET architecture |
| JP6328832B2 (ja) * | 2017-07-05 | 2018-05-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| CN111344841B (zh) * | 2017-11-01 | 2023-07-04 | 新加坡优尼山帝斯电子私人有限公司 | 柱状半导体装置、及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148582A (ja) * | 1994-11-21 | 1996-06-07 | Sanyo Electric Co Ltd | 半導体メモリセルとその製造方法 |
| JP4006566B2 (ja) * | 2001-02-07 | 2007-11-14 | セイコーエプソン株式会社 | 半導体装置、メモリシステムおよび電子機器 |
| JP4855786B2 (ja) * | 2006-01-25 | 2012-01-18 | 株式会社東芝 | 半導体装置 |
| US8378425B2 (en) * | 2008-01-29 | 2013-02-19 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor storage device |
| WO2009095998A1 (ja) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置 |
-
2010
- 2010-12-07 JP JP2012526557A patent/JP5432379B2/ja active Active
- 2010-12-07 KR KR1020127014703A patent/KR20130020761A/ko not_active Ceased
- 2010-12-07 WO PCT/JP2010/071885 patent/WO2012077178A1/ja active Application Filing
- 2010-12-07 CN CN2010800555749A patent/CN102714181A/zh active Pending
-
2011
- 2011-11-23 TW TW100142865A patent/TW201230304A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW201230304A (en) | 2012-07-16 |
| CN102714181A (zh) | 2012-10-03 |
| KR20130020761A (ko) | 2013-02-28 |
| WO2012077178A1 (ja) | 2012-06-14 |
| JP5432379B2 (ja) | 2014-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9691774B2 (en) | Structure and method for SRAM cell circuit | |
| JP2004214379A (ja) | 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法 | |
| CN112103332B (zh) | 一种静态随机存取存储器及其制造方法 | |
| CN108305876A (zh) | 半导体元件与其制作方法 | |
| KR20120080092A (ko) | 금속 실리사이드층을 포함하는 반도체 소자 및 그 제조 방법 | |
| US8748978B2 (en) | Sense-amp transistor of semiconductor device and method for manufacturing the same | |
| JP5432379B2 (ja) | 半導体装置 | |
| US8530960B2 (en) | Semiconductor device | |
| US7776659B2 (en) | Semiconductor device manufacturing method | |
| US8513717B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP5132120B2 (ja) | ゲイン・セル、及びそれを製造し、用いる方法 | |
| JP5861196B2 (ja) | 半導体装置 | |
| JP5426032B2 (ja) | 半導体装置とその製造方法 | |
| JP5725679B2 (ja) | 半導体装置 | |
| US7977723B2 (en) | Semiconductor device | |
| US7332390B2 (en) | Semiconductor memory device and fabrication thereof | |
| JP2005236135A (ja) | 半導体装置の製造方法 | |
| CN101136364A (zh) | 半导体装置与动态随机存取存储器的制造方法 | |
| JP7565627B2 (ja) | 柱状半導体装置とその製造方法 | |
| KR100599085B1 (ko) | 디램 장치 및 이의 제조 방법. | |
| KR20050024099A (ko) | 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자 | |
| JP4757317B2 (ja) | 半導体集積回路装置の製造方法 | |
| CN116266575A (zh) | 存储器元件及其制备方法 | |
| JP2005347296A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20150371992A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5432379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |