JPWO2007108396A1 - 通信装置、復号装置、情報伝送方法および復号方法 - Google Patents
通信装置、復号装置、情報伝送方法および復号方法 Download PDFInfo
- Publication number
- JPWO2007108396A1 JPWO2007108396A1 JP2008506269A JP2008506269A JPWO2007108396A1 JP WO2007108396 A1 JPWO2007108396 A1 JP WO2007108396A1 JP 2008506269 A JP2008506269 A JP 2008506269A JP 2008506269 A JP2008506269 A JP 2008506269A JP WO2007108396 A1 JPWO2007108396 A1 JP WO2007108396A1
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- information
- column
- processing
- ldpc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/353—Adaptation to the channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/356—Unequal error protection [UEP]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6527—IEEE 802.11 [WLAN]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6544—IEEE 802.16 (WIMAX and broadband wireless access)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/0413—MIMO systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
- H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Radio Transmission System (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本発明にかかる通信装置は、LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置であって、LDPC符号化された情報を構成するLDPC符号化ビットを、当該LDPC符号化ビットの生成に用いた検査行列の列次数の大きい順に、ソートする送信ソート部(12)と、送信ソート部(12)によりソートされた後のLDPC符号化ビットを、ソート後の順番に従って、雑音レベルの低い伝送路から順番に割り当てて送信する信号送信部(13)と、を備えている。
Description
本発明は、誤り訂正符号化された信号の送受信を行う通信装置に関するものであり、特に、LDPC(Low-Density Parity Check:低密度パリティ検査)符号化された情報を、MIMO(Multiple Input Multiple Output)技術を使用して送受信する通信装置、情報伝送方法、通信装置が備える復号装置および復号方法に関するものである。
本発明に関連する従来技術について説明する。近年、無線通信回線を使用したデータ伝送が一般化しており、動画データなどの大容量データを送受信する機会の増加に伴い、伝送レートの更なる向上、伝送効率の向上、などを実現するための技術の研究・開発が盛んに行われている。そして、その一つとしてMIMO(Multiple Input Multiple Output)技術が存在する。
MIMO技術は、送信側および受信側の通信装置の双方が複数のアンテナを使用して信号の送受信を行う通信技術であって、複数の信号系列を並列に伝送するSDM(Space Division Multiplexing)技術、複数のアンテナから同一の信号系列を伝送する送信ダイバーシチ技術がある(下記非特許文献1参照)。一例として、送信側および受信側が共に2本のアンテナを使用している場合のMIMO伝送路の概略を図34に示す。MIMO伝送では、伝送路が複数あることから、それぞれの伝送路の雑音レベルが異なる場合がある、という特徴がある。
また、伝送効率を向上させるための誤り訂正技術の一例として、本発明においても使用しているLDPC符号による誤り訂正技術が存在する。
LDPC符号は、伝送路容量に迫る訂正能力を持つ誤り訂正符号であり、一般的に、検査行列の列方向の非0要素の個数(列次数)および行方向の非0要素の個数(行重み)が不均一な非正則LDPC符号を用いた場合の復号性能が高い。また、非正則LDPC符号の列次数の大きいビットは、列次数の小さいビットに比べ誤り耐性が強い特徴がある。
この非正則LDPC符号の検査行列の列次数に依存した誤り耐性の不均一を利用して多値変調時のマッピングを行う技術がある(下記特許文献1)。これは、誤り耐性の強い列次数の大きいビットを雑音レベルの大きな変調点に割り当てて符号化を行うことにより、受信時の誤り確率を平均化することを目的としている。
また、非正則LDPC符号の検査行列の列次数に依存した誤り耐性の不均一を利用した、送信電力制御方式がある(下記特許文献2参照)。これは、誤り耐性の強い列次数の大きいビットの送信電力を小さく、小さいビットの送信電力を大きくして送信を行うことにより、受信時の誤り確率を平均化することを目的としている。
また、符号化が容易な非正則LDPC符号として、RA(Repeat Accumulate)符号など、LDGM(Low-Density Generation Matrix)構造を持つLDPC符号がある。このLDPC符号を使用した場合、検査行列のみで符号を生成することが可能で、生成行列を用意する必要がない、という特徴がある。
また、LDPC符号の生成は、検査行列を用いて(検査行列を生成行列として用いて)行うので検査行列の大きさに依存して、送信する情報のビット長が決まる。そのため、情報ビット長を可変とするために、巡回置換行列を用いて構成するLDPC符号がある。この巡回置換行列を用いることにより、巡回置換を行う基本行列の大きさに基づいたサイズで可変符号長を実現している。
また、LDPC符号の復号方法は、たとえば、下記非特許文献2に記載されたSum-Product復号法など、高性能な復号法から演算量削減を目的とした復号法、メモリ量削減を目的とした復号法などがある。これらは、所定の行処理及び列処理を繰り返すことで復号を行い、繰り返しごとにパリティ検査を行い、パリティ検査をすべて満たせば繰り返しを終え、復号結果を返す。
LDPC符号の復号において、復号繰り返し回数を削減することのできるアルゴリズムとして、「Horizontal Shuffled BP」がある(非特許文献3参照)。「Horizontal Shuffled BP」は行方向に信頼度の更新をシリアルに行うことで復号演算が少ない繰り返し回数で収束する特徴がある。
LDPC符号を復号で現れる数学関数を近似することで、処理を簡易化した方法として、δ−Min復号法がある(非特許文献4参照)。この復号方法は比較と加算、減算処理のみで演算することができることから、実装に適している特徴がある。
LDPC符号は不均一雑音に強く、従来の誤り訂正符号で必要とされていた伝送路インタリーバが不要であること、誤り訂正能力が高いこと、などが知られている。しなしながら、誤り訂正能力のさらなる向上の実現は、引き続き重要な課題の一つである。また、移動通信端末などに対して従来のLDPC符号の復号器を実装する場合、その復号処理に要する演算量の多さから、機器の小型化,省電力化を実現するのが難しく、特に、MIMO伝送を行う機器においては、演算量削減の必要性が高かった。
また、LDGM構造のLDPC符号からパンクチャにより高符号化率を実現するには、等間隔にパンクチャを行うのが良いが、たとえば、符号化率2/3と3/4との間などでIR(Incremental Redundancy)を行う場合には矛盾が生じてしまい等間隔にパンクチャできない、また、IRを行うためにパリティビットを先頭から順にパンクチャした場合などは、性能が大きく劣化する、という問題があった。
さらに、巡回置換行列を用いてLDPC符号を生成した場合には、巡回置換行列(基本行列)の大きさ単位で情報ビット長を変更することができるが、システムから巡回置換行列の大きさに合わない情報長を指定された場合に、送信する情報をLDPC符号化できない、という問題があった。
本発明は、上記に鑑みてなされたものであって、LDPC符号を使用した場合の誤り訂正能力(復号能力)を向上させる通信装置および情報伝送方法を得ることを目的とする。
また、復号処理に要する演算量を削減し、省電力化を実現する通信装置、情報伝送方法、復号装置および復号方法を得ることを目的とする。
また、パンクチャを行った場合の性能劣化を抑える通信装置および情報伝送方法を得ることを目的とする。
さらに、システムから巡回置換行列の大きさに合わない情報長を指定された場合であっても、LDPC符号化が可能な通信装置および情報伝送方法を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置であって、LDPC符号化された情報を構成するLDPC符号化ビットを、当該LDPC符号化ビットの生成に用いた検査行列の列次数の大きい順に、ソートする送信ソート手段と、前記送信ソート手段によりソートされた後のLDPC符号化ビットを、ソート後の順番に従って、雑音レベルの低い伝送路から順番に割り当てて送信する信号送信手段と、を備えることを特徴とする。
この発明によれば、伝送路ごとの雑音レベルの違いに対して、列次数の大きいビットを雑音レベルの低い伝送路に割り当てて送受信を行うこととしたので、誤り訂正能力を向上させて高い復号能力を備えた通信装置を実現することができる、という効果を奏する。
11、11e LDPC符号化部
12 送信ソート部
13、13b 信号送信部
14 信号受信部
15、15a 受信ソート部
16、16a、16e LDPC復号部
21 伝送路選択部
51 パンクチャ部
52 デパンクチャ部
61 送信調整部
62 受信調整部
71 行処理部
72、72−1、72−2、72−3 列処理部
73 硬判定部
81 初期化部
82 復号コア部
83 硬判定部
100 移動体端末
101、204 物理層LDPC符号化器
102、203 変調器
103、202 復調器
104、201 物理層LDPC復号器
105、205 アンテナ
200 基地局
821 最小値選択部
822 更新部
823 情報保持部
12 送信ソート部
13、13b 信号送信部
14 信号受信部
15、15a 受信ソート部
16、16a、16e LDPC復号部
21 伝送路選択部
51 パンクチャ部
52 デパンクチャ部
61 送信調整部
62 受信調整部
71 行処理部
72、72−1、72−2、72−3 列処理部
73 硬判定部
81 初期化部
82 復号コア部
83 硬判定部
100 移動体端末
101、204 物理層LDPC符号化器
102、203 変調器
103、202 復調器
104、201 物理層LDPC復号器
105、205 アンテナ
200 基地局
821 最小値選択部
822 更新部
823 情報保持部
以下に、本発明にかかる通信装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、本発明は、状態が不均一に複数存在する伝送路において、LDPC符号化された信号系列を、MIMO技術などを使用して送受信する場合の信号系列の伝送路割り当てを目的としている。上述したように、LDPC符号は元来、不均一雑音に強く、複数の不均一な伝送路に対しても良い性能を示す。しかしながら、低符号化率の場合には、不均一性を強調する方が高い復号性能を示すことがある。本発明は、この性質を利用して誤り訂正能力の向上を実現するものである。
なお、本発明は、送信機能(送信機)のみを備えた通信装置および受信機能(受信機)のみを備えた通信装置を組み合わせて行うデータ伝送に対しても適用可能であるが、後述する各実施の形態においては、送信機および受信機を備え、相手通信端末との間で双方向通信が可能な通信装置を想定して説明を行う。
実施の形態1.
図1は、本発明にかかる通信装置の実施の形態1の構成例を示す図である。なお、図1においては、信号の送信元通信装置と送信先通信装置とを明確に示すため、それぞれの通信装置は、送信機または受信機のいずれか一方のみを備えた構成としているが、実際には、双方の通信装置が送信機および受信機を備えた構成をとる。また、後述する実施の形態の通信装置の構成についても同様である。
図1は、本発明にかかる通信装置の実施の形態1の構成例を示す図である。なお、図1においては、信号の送信元通信装置と送信先通信装置とを明確に示すため、それぞれの通信装置は、送信機または受信機のいずれか一方のみを備えた構成としているが、実際には、双方の通信装置が送信機および受信機を備えた構成をとる。また、後述する実施の形態の通信装置の構成についても同様である。
実施の形態1の通信装置は、送信機および受信機を備え、送信機は、送信情報のLDPC符号化を行うLDPC符号化部11、LDPC符号化部11からの入力信号(LDPC符号化ビット)を検査行列の列次数(列方向の非0要素の個数)の分布に従ってソートする送信ソート部12および送信ソート部12においてソートされた符号化ビットを各伝送路に割り当ててMIMO伝送する信号送信部13により構成される。一方、受信機は、アンテナを介して受信したMIMO伝送信号を復調する信号受信部14、復調後の受信信号(受信LDPC符号化ビット)を送信機(送信ソート部12)においてソートされる前の並び順に戻るようにソート(逆ソート)する受信ソート部15および受信ソート部15から入力されたLDPC符号の復号を行うLDPC復号部16により構成される。
つづいて、各部の処理について説明する。送信機において、LDPC符号化部11は、生成行列を使用して入力された情報ビット(送信情報)をLDPC符号化し、その結果として得られた符号化ビットを出力する。なお、LDPC符号がLDGM構造(RA符号)の場合、生成行列は検査行列と同じである。送信ソート部12は、図2に示した例のように、検査行列の列次数分布に基づいて、LDPC符号化部11から入力された符号化ビットをその対応する検査行列の列次数の大きい順にソートする。信号送信部13は、送信ソート部12においてソートされた符号化ビットを雑音レベルの低い伝送路から順に割り当てて送信する。なお、列次数の小さい順にソートして、雑音レベルの高い伝送路から順に割り当ててもよい。
また、受信機において、信号受信部14は、受信信号が経由した通信路の情報と受信情報に基づいて受信LLR(Log Likelihood Ratio:対数尤度比)を算出し、その結果を受信ソート部15に渡す。たとえば、通信路が加法的白色ガウス通信路、変調方式がBPSK(Binary Phase Shift Keying)、伝送路雑音の分散値をσ2、受信信号をxnとすると、受信LLR(yn)は、yn=2xn/σ2と表され、これは、伝送路の雑音レベルの大きさを反映した情報である。なお、分散値σは外部から通信路情報として予め得ている値を用いても、信号受信部14で算出しても良い。受信ソート部15は、送信機の送信ソート部12にて入れ替えられた順序(ソート後の順序)を元の符号化ビットの順序に戻すように受信LLRのソート(逆ソート)を行う。LDPC復号部16は、受信ソート部15においてソートされた受信LLRに基づいて復号を行い、復号したビットを出力する。LDPC復号部16で行う復号処理に関しては、LDPC符号を復号するアルゴリズムを持てばいずれでも良い。
なお、受信機は、送信機の送信ソート部12が行ったソート順に従ってLDPC復号部16で用いる検査行列の列順を並べ替えた行列を使用して復号処理を行い、その後に復号ビットをソートしても良い。この場合、通信装置(受信機)の構成は、図3に示した例のようになる。そのため、受信ソート部15aは、LDPC復号部16aが復号したビットだけをソートすればよいので、図1に示した構成の通信装置と比較して、順序を入れ替える処理の回数が少なくなるという利点がある。
つづいて、信号の送受信動作について説明する。図4は、実施の形態1にかかる通信装置の動作の一例を示すフローチャートであり、この図に沿って動作を説明する。まず、送信側通信装置(送信機)のLDPC符号化部11が送信情報(情報ビット)を所定の生成行列を用いて符号化する(ステップS11)。次に、送信ソート部12は、予め用意しておいたソートパターンを使用してLDPC符号化部11において生成された符号化ビットをソートする(ステップS12)。ここで使用するソートパターンは、LDPC符号化部11において生成される符号化ビットに対応する検査行列の列次数に基づいて、符号化ビットが列次数の重み順に並ぶように決定したパターンとする。信号送信部13は、通信路情報として予め伝送路の雑音状態を把握しておき、上記検査行列の列次数の高い順に雑音状態の良い伝送路へ信号(符号化ビット)を割り当てて送信する(ステップS13、S14)。信号送信部13が雑音状態を把握しておくには、予めパイロット信号を送るなどして、伝送路を計測しておくことや、通信システムとして得ている伝送路情報を利用する方法などがある。また、各伝送路において多値変調する場合には、変調点毎に雑音レベルが異なる。この場合には、変調点による雑音レベルの変化を無視して符号化ビットを割り当てても良いし、変調点まで考慮した雑音レベルで符号化ビットを割り当てても良い。
受信側通信装置(受信機)において、信号受信部14は、信号を受信すると(ステップS15)、受信信号が経由した通信路の情報(伝送路毎の雑音レベル)と受信情報に基づいて受信LLRを算出する(ステップS16)。次に、受信ソート部15は、予め用意しておいたソートパターンを使用して信号受信部14が算出した受信LLRをソートする(ステップS17)。ここで使用するソートパターンは、検査行列の列次数に基づいて、送信側の送信ソート部12が使用するソートパターンと同じパターンとする。そして、LDPC復号部16が、受信ソート部15から出力されたソート後の受信LLRに基づいて復号を行う(ステップS18)。なお、通信装置が図3に示した構成の場合、図5に示したように、LDPC復号部16aは、予め用意しておいた、列次数に基づいて検査行列の列をソートした行列を使用して受信LLRに基づいた復号を実行し(ステップS18a)、その結果得られた復号ビットを受信ソート部15aがソートする(ステップS17a)。この場合には、復号した情報ビットだけをソートするので、符号長の大きさを持つ符号化ビットをソートするよりも、順序を入れ替える処理の回数が少なくなるという利点がある。
以上のような手順を使用した情報伝送の計算機シミュレーション結果の一例を図6に示す。図6は、符号化率を1/3として雑音レベルの違う4つの伝送路に、符号化ビットを列次数の高いものから順番に雑音レベルの低い伝送路へ割り当る、という条件の下に行った計算機シミュレーション結果の一例を示している。4つの伝送路はMIMO技術による通信での、送信アンテナ4本、受信アンテナ4本の場合に相当する。また、比較のために、図6は、伝送路への信号割り当て順番が本実施の形態とは逆の場合(列次数の低いビットから順番に雑音レベルの低い伝送路へ信号を割り当てた場合)および列次数の影響を考慮せずに行う伝送処理の例として情報ビットとパリティビットを交互に各伝送路へ割り当てた場合のシミュレーション結果も併せて示している。
図6に示した計算機シミュレーション結果の一例を得た条件は、情報長が1440ビット,符号化率が1/3,変調方式がBPSK,加法的白色ガウス通信路で、信号対雑音比Eb/N0を平均から(−4.5、−1.5、1.5、4.5)[dB]ずらした4伝送路とし、また、LDPC符号の復号法はSum−Product復号法で、繰り返し回数は100回とした。図6において、符号化ビットを列次数の高いものから順番に雑音レベルの低い伝送路へ割り当てた場合の結果が「降順割り当て」、列次数の低いものから順番に雑音レベルの低い伝送路へ割り当てた場合の結果が「昇順割り当て」、情報ビットとパリティビットを交互に雑音レベルの低い伝送路へ割り当てた場合の結果が「交互割り当て」である。また、横軸は4伝送路のEb/N0の平均値(例えば、4通信路が−4.2、−1.2、1.8、4.8ならば0.3)、縦軸は誤り確率であり、実線がビット誤り確率、破線がブロック誤り確率を示している。そして、図6に示した結果から「降順割り当て」が最も復号性能が高いことがわかる。
ここで、本発明において使用する検査行列の生成処理について説明する。まず、検査行列生成処理により生成されるマスキング処理後のイレギュラーなパリティ検査行列HMの前提となる、LDGM構造のQC(Quasi-Cyclic)−LDPC符号のパリティ検査行列HQCLを定義する。
たとえば、M(=pJ)行×N(=pL+pJ)列のLDGM構造のQC−LDPC符号のパリティ検査行列HQCL(=[hm,n])は、次式(1)のように定義することができる。なお、hm,nは、パリティ検査行列HQCLにおいて、行番号m、列番号nの要素を表す。
また、0≦j≦J−1、0≦l≦L−1において、I(pj,l)は、行番号:r(0≦r≦p−1)、列番号:「(r+pj,l)mod p」の位置が“1”となり、その他の位置が“0”となる巡回置換行列である。たとえば、I(1)は、次式(2)のように表すことができる。
そのため、上式(1)に示したパリティ検査行列HQCLは、左側の行列(情報ビットに相当する部分)が、上式(2)で示したQC符号のパリティ検査行列と同一の擬似巡回行列HQCであり、右側の行列(パリティビットに相当する部分)が、次式(3)式または(4)に示したものとなり、I(0)を階段状に配置した行列HTまたはHDである。
また、上記LDGM構造とは、上記(3)式に示す行列のように、パリティ検査行列の一部を下三角行列にした構造をいう。さらに、上記(3)のように定義されたLDGM構造のQC−LDPC符号のパリティ検査行列HQCLに、特定の規則性を設けている。具体的には、パリティ検査行列HQCLの左側の擬似巡回行列HQC部分において、行番号j(=0、1、2、…J−1)、列番号l(=0、1、2、…L−1)に配置されたp行×p列の巡回置換行列I(pj,l)のpj,lに、p0,lを任意の整数とし、次式(5)、(6)となる規則性を設ける。
pj,l=(((pA−p'0,l)・(j+1))modpA)modp
pA=157
0≦j≦j−1
p:odd number …(5)
pA=157
0≦j≦j−1
p:odd number …(5)
p'0,0=61,p'0,1=39,p'0,2=21,p'0,3=41,p'0,4=6,p'0,5=40,p'0,6=1,p'0,7=37,p'0,8=3,p'0,9=34,p'0,10=26,p'0,11=10,p'0,12=22,p'0,13=16,p'0,14=37,p'0,15=17,p'0,16=25,p'0,17=23,p'0,18=12,p'0,19=1,p'0,20=10,p'0,21=14,p'0,22=32,p'0,23=30,p'0,24=6,p'0,25=24,p'0,26=25,p'0,27=26,p'0,28=27,p'0,29=28,p'0,30=29,p'0,31=31 …(6)
なお、式(6)に示した数値の組み合わせは一例であり、シミュレーション等を行い、条件に応じて最適なもの(最も高い復号性能が得られるもの)を使用する。
なお、式(6)に示した数値の組み合わせは一例であり、シミュレーション等を行い、条件に応じて最適なもの(最も高い復号性能が得られるもの)を使用する。
つづいて、検査行列生成処理における特徴的な処理である、パリティ検査行列HQCLに対するマスク処理について説明する。たとえば、上式(3)に示す左側の行列を、次式(7)に示すように、J×Lの擬似巡回行列HQCと表し、マスク行列Z(=[zj,l])をGF(2)上のJ行×L列の行列とした場合、後述するルールを適用すると、マスク処理後の行列HMQCは、次式(8)のように表すことができる。
ここで、上式(8)におけるzj,lI(pj,l)は、次式(9)のように定義される。
なお、上式(9)における0行列は、p行×p列の0行列である。また、行列HMQCは、擬似巡回行列HQCをマスク行列Zの0要素によりマスクし、重み分布を非一様にするというルールを満たした行列であり、この行列HMQCの巡回置換行列の分布は、マスク行列Zの列次数分布と同じである。ただし、上記重み分布を非一様にする場合のマスク行列Zの重み分布は、密度発展法で求めることとする。たとえば、64行×32列のマスク行列は、密度発展法による列次数分布に基づいて、次式(10)のように表すことができる。
なお、ZAは、次式(11)である。また、ZA(1:32,2:5)はZAのサブマトリックスであり1から32行と2から5列目の間のサブマトリックスを示す。
したがって、最終的に求める非正則な検査行列HMは、たとえば、64行×32列のマスク行列Z、64(行番号jは0〜63)×32(列番号lは0〜31)の擬似巡回行列HQC、および64(行番号jは0〜63)×64(列番号lは0〜63)のHTを用いて、次式(12)のように表すことができる。
HM=[Z×HQC|HT]
=[HMQC|HT] …(12)
=[HMQC|HT] …(12)
すなわち、LDPC符号を生成するための検査行列HMQCは、マスク行列Zと擬似巡回行列HQCの行番号j=0の巡回置換行列の値の設計により与えられる。そして、この手順で図6に示した計算機シミュレーション結果を得るために用いた情報長1440ビットに対応した検査行列を生成するにはp=45とすればよい。
また、その他の検査行列の例を示す。この検査行列はIEEE(Institute of Electrical and Electronics Engineers)802.16e規格のLDPC符号(符号化率1/2)を1/3に拡張して構成する。上記と同様、LDGM構造のQC−LDPC符号であり、次式(13)に示す行列の要素p(i,j)と巡回置換行列の単位zから、p(z,i,j)=floor(p(i,j)×z/96)として、巡回置換数p(z,i,j)を決める。ここで、floor(x)はxを超えない最大整数を示す。また、要素−1は巡回置換行列を零行列とする(上記のマスク行列と同じ)。例えば、z=24のときの0行1列目の要素は、floor(94×z/96)=23となる。
なお、LDPC符号はここで記した例のみに限られるものではない。特に、次数分布において大きい次数と小さい次数の差が大きく、その分布も不均一であるようなLDPC符号を用いると性能改善効果が現れやすい。
このように、本実施の形態においては、MIMO技術を適用した際に生じる伝送路ごとの雑音レベルの違いに対して、列次数の大きいビットから順番に、雑音レベルの低い伝送路へ割り当てて(列次数の大きいビットほど、雑音レベルの低い伝送路に割り当てられるようにして)送受信を行うこととした。これにより、誤り訂正能力を向上させ、高い復号能力を備えた通信装置を実現することができる。
実施の形態2.
つづいて、実施の形態2の通信装置について説明する。図7は、実施の形態2の通信装置の構成例を示す図である。本実施の形態の通信装置は、上述した実施の形態1の通信装置が備える送信機に伝送路選択部21が追加された構成をとる。その他の部分については実施の形態1の通信装置と同様であるため、同一の符号を付してその説明は省略する。なお、実施の形態1の通信装置と同様に、本実施の形態の通信装置(受信機)は、その構成を一部入れ替えたものとしてもよい(図8参照)。この場合の受信機の動作は実施の形態1で説明したとおりである。
つづいて、実施の形態2の通信装置について説明する。図7は、実施の形態2の通信装置の構成例を示す図である。本実施の形態の通信装置は、上述した実施の形態1の通信装置が備える送信機に伝送路選択部21が追加された構成をとる。その他の部分については実施の形態1の通信装置と同様であるため、同一の符号を付してその説明は省略する。なお、実施の形態1の通信装置と同様に、本実施の形態の通信装置(受信機)は、その構成を一部入れ替えたものとしてもよい(図8参照)。この場合の受信機の動作は実施の形態1で説明したとおりである。
請求項2に記載の伝送路決定手段に相当する伝送路選択部21は、送信ソート部12においてソートされた符号化ビットをその符号化率に応じて、雑音レベルの低い伝送路へ順番に送信するか、雑音レベルの低い伝送路と高い伝送路へ交互に送信するかを切り替える。
信号の送受信動作について説明する。図9は、実施の形態2にかかる通信装置の動作の一例を示すフローチャートであり、実施の形態1の通信装置の動作(図4参照)のステップS13に代えてステップS21を実行する。なお、その他のステップについては実施の形態1と同様であるため同一のステップ番号を付してその説明は省略する。以下、この図に沿って動作を説明する。
ステップS12に続いて、送信機の伝送路選択部21は、入力信号(符号化ビット)をその符号化率に応じて、対応する検査行列の列次数の高い順に雑音レベルの低い伝送路へ信号を割り当てるか、それとも列次数の高い順に雑音レベルの高い伝送路と低い伝送路へ交互に信号を割り当てるかを選択決定する。そして、信号送信部13は、伝送路選択部21の選択結果に従って伝送路へ信号(符号化ビット)を割り当て(ステップS21)、送信する(ステップS14)。
また、図8に示した構成の受信機を備えた通信装置の動作を示したフローチャートは、図10となり、この場合も同様に、実施の形態1の図3に示した通信装置の動作(図6参照)のステップS13に代えてステップS21を実行する。
以上のような手順を使用した情報伝送の計算機シミュレーション結果の一例を図11に示す。図11は、符号化率を変えて、雑音レベルの違う4つの伝送路に、符号化ビットを列次数の高いものから順に雑音レベルの低い伝送路へ割り当てた場合と交互に割り当てた場合の計算機シミュレーション結果を示している。4つの伝送路はMIMO技術による通信での、送信アンテナ4本、受信アンテナ4本の場合に相当する。図11に示した計算機シミュレーション結果を得た条件は、LDPC符号を実施の形態1に記載のLDPC符号生成手順で生成し、情報長が1440ビット,符号化率が1/5、1/3、1/2、2/3,変調方式がBPSK,加法的白色ガウス通信路で、信号対雑音比Eb/N0を平均から(−4.5、−1.5、1.5、4.5)[dB]ずらした4伝送路とし、また、LDPC符号の復号法はSum−Product復号法で、繰り返し回数は100回とした。
図11において、符号化ビットを列次数の高いものから順に雑音レベルの低い伝送路へ割り当てた場合の結果が「降順割り当て」、列次数の高いものから順に交互に雑音レベルの高い伝送路と低い伝送路へ割り当てた場合が「交互割り当て」である。また、横軸は4伝送路のEb/N0の平均値(例えば、4通信路が−4.2、−1.2、1.8、4.8ならば0.3)、縦軸はブロック誤り確率を示している。そして、図11に示した結果から、符号化率1/5、1/3では降順に割り当てた場合の復号性能が高いが、符号化率1/2、2/3では交互に割り当てた場合の復号性能が高い。したがって、この例では、符号化率1/3以下では昇順割り当て、1/2以上では交互割り当てを行うように、伝送路選択部21が切り替え動作を実行すればよい。
このように、本実施の形態においては、MIMO技術を適用した際に生じる伝送路ごとの雑音レベルの違いに対して、符号化率に応じて列次数の大きいビットから順に、雑音レベルの低い伝送路に割り当てる場合と、雑音レベルの低い伝送路と高い伝送路に交互に割り当てる場合とを切り替えて送受信を行うこととした。これにより、誤り訂正能力を向上させ、高い復号能力を備えた通信装置を実現することができる。
実施の形態3.
つづいて、実施の形態3の通信装置について説明する。図12は、実施の形態3の通信装置の構成例を示す図である。本実施の形態の通信装置が備える送信機は、上述した実施の形態1の通信装置が備える送信機から送信ソート部12を削除し、さらに信号送信部13に代えて信号送信部13bを備えた構成をとる。また、受信機は、実施の形態1の通信装置が備える受信機から受信ソート部15を削除した構成をとる。その他の部分については実施の形態1の通信装置と同様であるため、同一の符号を付してその説明は省略する。
つづいて、実施の形態3の通信装置について説明する。図12は、実施の形態3の通信装置の構成例を示す図である。本実施の形態の通信装置が備える送信機は、上述した実施の形態1の通信装置が備える送信機から送信ソート部12を削除し、さらに信号送信部13に代えて信号送信部13bを備えた構成をとる。また、受信機は、実施の形態1の通信装置が備える受信機から受信ソート部15を削除した構成をとる。その他の部分については実施の形態1の通信装置と同様であるため、同一の符号を付してその説明は省略する。
ここで、図13に示すように、LDGM構造のLDPC符号(検査行列)ではパリティビットに相当する列の列次数は情報ビットに相当する列の列次数よりも小さく、また検査行列の列次数は符号化ビットの先頭からほぼ順番に並んでいることが多い。そのため、本実施の形態においては、図14に示したように、符号化ビットのソートをせずに符号化ビットの情報に相当するビットの先頭から順番に、雑音レベルの低い伝送路へ割り当てる。
信号の送受信動作について説明する。図15は、実施の形態3にかかる通信装置の動作の一例を示すフローチャートであり、実施の形態1の通信装置の動作(図4参照)からステップS12およびS17を削除し、さらに、ステップS13に代えてステップS31を実行する。なお、その他のステップについては実施の形態1と同様であるため同一のステップ番号を付してその説明は省略する。以下、この図に沿って動作を説明する。
ステップS12に続いて、送信機の信号送信部13bは、予め把握しておいた伝送路の雑音状態に基づいて、符号化ビットを構成している情報に相当するビット(情報ビット)の先頭から順番に雑音状態の良い(雑音レベルの低い)伝送路へ信号を割り当て(ステップS31)、送信する(ステップS14)。受信機は、受信LLRを算出後、それをソートすることなしに復号処理を実行する。
以上のような手順を使用した情報伝送の計算機シミュレーション結果の一例を図16に示す。図16は、雑音レベルの違う4つの伝送路に、情報ビットの先頭から順番に雑音レベルの低い伝送路へ符号化ビットを割り当てた場合の計算機シミュレーション結果を示している。4つの伝送路はMIMO技術による通信での、送信アンテナ4本、受信アンテナ4本の場合に相当する。また、比較のために、図16は、伝送路への信号割り当て順番が本実施の形態とは逆の場合(パリティビットから順番に雑音レベルの低い伝送路へ割り当てた場合)および列次数の影響を考慮せずに行う伝送処理の例として情報ビットとパリティビットを交互に各伝送路へ割り当てた場合のシミュレーション結果も併せて示している。
図16に示した計算機シミュレーション結果を得た条件は、LDPC符号を実施の形態1に記載のLDPC符号生成手順で生成し、情報長が1440ビット,符号化率が1/3,変調方式がBPSK,加法的白色ガウス通信路で、信号対雑音比Eb/N0を平均から(−4.5、−1.5、1.5、4.5)[dB]ずらした4伝送路とし、また、LDPC符号の復号法はSum−Product復号法で、繰り返し回数は100回とした。図16において、情報ビットから順に雑音レベルの低い伝送路へ割り当てた場合の結果が「情報優先割り当て」、パリティビットから順に雑音レベルの低い伝送路へ割り当てた場合の結果が「パリティ優先割り当て」、情報ビットとパリティビットを交互に雑音レベルの低い伝送路へ割り当てた場合の結果が「交互割り当て」である。また、横軸は4伝送路のEb/N0の平均値(例えば、4通信路が−4.2、−1.2、1.8、4.8ならば0.3)、縦軸は誤り確率を示している。そして、図16に示した結果から「情報優先割り当て」が最も復号性能が高いことがわかる。
このように、本実施の形態においては、MIMO技術を適用した際に生じる伝送路ごとの雑音レベルの違いに対して、情報ビットから順に雑音レベルの低い伝送路へ割り当てて送受信を行うこととした。これにより、LDGM構造を持つLDPC符号の場合、実施の形態1で示した列次数の高い順にソートした場合と同様に誤り訂正能力を向上させることができる。また、送信機、受信機共に列次数によるソート処理を行う必要が無く、より少ない処理で実施の形態1と同様の効果を得ることができる。
実施の形態4.
つづいて、実施の形態4の通信装置について説明する。図17は、実施の形態4の通信装置の構成例を示す図である。本実施の形態の通信装置が備える送信機は、上述した実施の形態3の通信装置が備える送信機に伝送路選択部21を追加した構成をとる。なお、伝送路選択部21は、上述した実施の形態2の通信装置が備える伝送路選択部21と同じものである。また、その他の部分については実施の形態3の通信装置と同様であるため、同一の符号を付してその説明は省略する。
つづいて、実施の形態4の通信装置について説明する。図17は、実施の形態4の通信装置の構成例を示す図である。本実施の形態の通信装置が備える送信機は、上述した実施の形態3の通信装置が備える送信機に伝送路選択部21を追加した構成をとる。なお、伝送路選択部21は、上述した実施の形態2の通信装置が備える伝送路選択部21と同じものである。また、その他の部分については実施の形態3の通信装置と同様であるため、同一の符号を付してその説明は省略する。
信号の送受信動作について説明する。図18は、実施の形態4にかかる通信装置の動作の一例を示すフローチャートであり、実施の形態3の通信装置の動作(図15参照)のステップS31に代えてステップS31cを実行する。なお、その他のステップについては実施の形態3と同様であるため同一のステップ番号を付してその説明は省略する。以下、この図に沿って動作を説明する。
ステップS11に続いて、請求項4の伝送路決定手段に相当する伝送路選択部21は、予め伝送路の雑音レベルを把握しておき、入力信号(符号化ビット)の符号化率に応じて、情報ビットの先頭から順番に、雑音レベルの低い伝送路へ符号化ビットを割り当てるか、それとも情報ビットの先頭から順番に、雑音レベルの低い伝送路と高い伝送路とに交互に符号化ビットを割り当てるかを選択決定する。そして、信号送信部13は、伝送路選択部21の選択結果に従って伝送路へ信号(符号化ビット)を割り当て(ステップS31c)、送信する(ステップS14)。
以上のような手順を使用した情報伝送の計算機シミュレーション結果の一例を図19に示す。図19は、符号化率を変えて、雑音レベルの違う4つの伝送路に、列次数の高いビットから順に雑音レベルの低い伝送路へ符号化ビットを割り当てた場合(条件1)と、雑音レベルの低い伝送路と高い伝送路とに交互に符号化ビットを割り当てた場合(条件2)の計算機シミュレーション結果を示している。4つの伝送路はMIMO技術による通信での、送信アンテナ4本、受信アンテナ4本の場合に相当する。図19に示した計算機シミュレーション結果を得た条件は、LDPC符号を実施の形態1に記載のLDPC符号生成手順で生成し、情報長が1440ビット,符号化率が1/5、1/3、1/2、2/3のいずれか,変調方式がBPSK,加法的白色ガウス通信路で、信号対雑音比Eb/N0を平均から(−4.5、−1.5、1.5、4.5)[dB]ずらした4伝送路とし、また、LDPC符号の復号法はSum−Product復号法で、繰り返し回数は100回とした。
図19において、上記条件1の場合の計算機シミュレーション結果が「情報優先割り当て」、条件2の場合の計算機シミュレーション結果が「交互割り当て」である。また、横軸は4伝送路のEb/N0の平均値(例えば、4通信路が−4.2、−1.2、1.8、4.8ならば0.3)、縦軸は誤り確率を示している。そして、図19に示した結果から、符号化率1/5、1/3では情報優先割り当てを行った場合(条件1の場合)の復号性能が高いが、符号化率1/2、2/3では交互に割り当てた場合(条件2の場合)の復号性能が高い。したがって、この例では、符号化率1/3以下では情報優先割り当て、1/2以上では交互割り当てを行うように、伝送路選択部21が切り替え動作を実行すればよい。
このように、本実施の形態においては、MIMO技術を適用した際に生じる伝送路ごとの雑音レベルの違いに対して、符号化率に応じて、情報ビットから順に雑音レベルの低い伝送路へ割り当てて送受信を行う場合と、雑音レベルの低い伝送路と高い伝送路に交互に割り当てる場合とを切り替えて送受信を行うこととした。これにより、LDGM構造を持つLDPC符号の場合、実施の形態3の場合と比較して、さらに誤り訂正能力を向上させることができる。また、送信機、受信機共に列次数によるソート処理を行う必要が無く、処理の増加を抑えることができる。
実施の形態5.
つづいて、実施の形態5の通信装置について説明する。図20は、実施の形態5の通信装置の構成例を示す図である。本実施の形態の通信装置が備える送信機は、上述した実施の形態1の通信装置の送信機が送信ソート部12に代えてパンクチャ部51を備え、また、受信機が受信ソート部15に代えてデパンクチャ部52を備えた構成をとる。その他の部分については実施の形態1の通信装置と同様であるため、同一の符号を付してその説明は省略する。
つづいて、実施の形態5の通信装置について説明する。図20は、実施の形態5の通信装置の構成例を示す図である。本実施の形態の通信装置が備える送信機は、上述した実施の形態1の通信装置の送信機が送信ソート部12に代えてパンクチャ部51を備え、また、受信機が受信ソート部15に代えてデパンクチャ部52を備えた構成をとる。その他の部分については実施の形態1の通信装置と同様であるため、同一の符号を付してその説明は省略する。
送信側の通信装置(送信機)が行うパンクチャ動作および受信側の通信装置(受信機)が行うデパンクチャ動作を図21に基づいて説明する。なお、図21は、パンクチャ処理およびデパンクチャ処理の一例を示す図である。
LDPC符号化部11は、入力された送信情報に対して、符号化率を1/2とした符号化を行い、全符号化ビットをパンクチャ部51へ渡す。パンクチャ部51は、受け取った符号化ビットが通信システムの要求する符号化ビット長となるように、図21に示したような手順で符号化ビットに含まれるパリティビットをパンクチャして符号化率を調整し、符号化率が2/3の送信ビットを生成する。
デパンクチャ部は、信号受信部14から受け取った信号(受信ビット)に対して図21に示すような手順でデパンクチャを行う。具体的には、送信機においてパンクチャされたビットのLLRとして信頼度情報がないことを示す0(ダミービット)を送信機においてパンクチャされたビットの位置に挿入して、各受信ビットが本来の位置に戻るように(送信機においてパンクチャされる前の位置に戻るように)デパンクチャを行い、その結果をLDPC復号部16へ渡す。
信号の送受信動作について説明する。図22は、実施の形態5にかかる通信装置の動作の一例を示すフローチャートである。以下、この図に沿って動作を説明する。
送信側通信装置(送信機)のLDPC符号化部11は、符号化率を1/2として送信情報に対する符号化を行う(ステップS51)。次に、パンクチャ部51は、通信システムが要求する符号化ビット長となるように、LDPC符号化部11が生成した符号のパリティビットをパンクチャする(ステップS52)。具体的なパンクチャ手順を以下に示す。以下のパンクチャ手順において、kは情報ビット数、nはシステムで要求される符号化ビット長、また、qは2のべき乗として最大符号化率に応じて大きさを変更する。なお、符号化率が1/2の符号をパンクチャすることを前提としているので、パリティビット長は情報ビット長と同じである。
パンクチャ部51は、次式(14)を使用してパリティビットの分割数sを決定する。
s=[k/q] …(14)
s=[k/q] …(14)
次に、分割したブロックに次式(15)で算出したパリティビット番号ri,jを割り当てる。式(15)は、l番目のパリティビットがi番ブロックのjビット目に割り当てられることを示す。
ri,j=l、(i=l/q、j=lmodq) …(15)
ri,j=l、(i=l/q、j=lmodq) …(15)
次に、パンクチャ部51は、パンクチャ処理の一例を示したフローチャートである図23−1に従った動作を実行してパンクチャ後の符号化ビットを出力する。具体的には、パンクチャ部51は、まず、r0,j(0≦j<ブロックに含まれている個数)番目のビットを読み出す(ステップS52−1)。次に、パンクチャ部51は、t=q,p=t/2とし(ステップS52−2)、rp,j(0≦j<ブロックに含まれている個数)番目のビットを読み出す(ステップS52−3)。
次に、パンクチャ部51は、p=p+tとし(ステップS52−4)、pの状態を確認する(ステップS52−5)。p≧kであれば(ステップS52−5、Yes)、t=t/2,p=t/2とし(ステップS52−6)、さらに、t=1であるかどうかを確認する(ステップS52−7)。一方、p<kであれば(ステップS52−5、No)、ただちにpの状態を確認する(ステップS52−5)。t=1であれば(ステップS52−7、Yes)、情報ビットと読み出したパリティビットの先頭からn−kビットを符号化ビットとして出力(合わせてnビットとなる)する(ステップS52−8)。一方、t≠1であれば(ステップS52−7、No)、ステップS52−3へ遷移する(ステップS52−5)。ここで、これ以降、符号化直後のパリティビット列を符号化パリティビット列、パンクチャ後のパリティビット列を送信順パリティビット列と呼ぶこととする。
図23−2は、パンクチャ処理(図23−1に示した処理)によるビット入れ替えの一例を示す図である。図23−2に示したように、パンクチャ部51は、符号化パリティビット列の格納先をq個用意しておき、先頭から順に格納する。そして、格納先の0番目のすべてのビット、格納先q/2番目のすべてのビット、格納先q/4番目のすべてのビット、以下、格納先3q/4番目、q/8番目、3q/8番目、5q/8番目、7q/8番目…の順にすべてのビットを読み出して、送信順パリティビット列を得る。なお、図23−2において丸囲み数字の1〜8はビットの読出し順序を示している。送信順パリティビット列を得ると、パンクチャ部51は、kビットの情報ビット列と送信順パリティビット列とを合わせたnビットを信号送信部13へ渡す。信号送信部13は、受け取った情報ビット列と送信順パリティビット列を受信側通信装置に対して送信する(ステップS53)。
受信側通信装置(受信機)の信号受信部14が信号を受信し(ステップS54)、受信LLRを算出する(ステップS55)と、デパンクチャ部52は、パンクチャ部51が行った処理(式(14)および式(15)が示す処理と図23−1に示した処理)の逆の処理を行い、図21に示したように受信LLRを符号化直後のビット位置に戻して(デパンクチャを行って)復号部へ渡す(ステップS56)。このとき、パンクチャによって、送受信の行われていないビットに関しては、信頼度情報がないのでLLRを0として復号部へ渡す。なお、デパンクチャ部52は、送信側で行われるパンクチャ処理に関する情報を予め取得しておき、この情報に基づいてデパンクチャを行う。LDPC復号部16では、受け取ったLLRに基づいて復号を行い、復号結果を出力する(ステップS57)。
なお、IRを行う場合には、送信順パリティビットの未送信ビットの先頭から順に出力するようにすればよい。以上のような手順を使用した情報伝送の計算機シミュレーション結果の一例を図24に示す。図24に示した計算機シミュレーション結果を得た条件は、加法的白色ガウス通信路を使用、基準となる符号化率1/2のLDPC符号を実施の形態1に記載のLDPC符号生成手順で生成し、情報長が1440ビット,パンクチャ後の符号化率が1/2(この場合パンクチャなし)、3/5、2/3、3/4、4/5、5/6、7/8、8/9のいずれか,変調方式がBPSK,である。また、LDPC符号の復号法はSum−Product復号法で、繰り返し回数は100回とした。図24に示した結果から、本実施の形態においては、ビット単位の符号化率設定とIRが可能であり、どの符号化率もShannon限界に近い復号性能を示していることがわかる。
このように、本実施の形態においては、符号化率が1/2のLDPC符号を基準符号として使用し、上述したような手順を用いてパンクチャするビット位置が、符号化率が「2のべき乗/(2のべき乗+1)」の場合にはパンクチャしない位置が等間隔となるように決め、それ以外の符号化率の場合には、その符号化率よりも小さく、最も近い符号化率(「2のべき乗/(2のべき乗+1)」に相当)の場合を基準にして要求符号化率となるように末尾から順にパリティビットをパンクチャすることとした。これにより、復号化能力の劣化を抑えつつ、符号化率をシステムの要求に応じて柔軟に調整することができる。
なお、ここでは符号化率が「2のべき乗/(2のべき乗+1)」の場合にはパンクチャしない位置が等間隔となるように決め、それ以外の符号化率の場合には、その符号化率よりも小さく、最も近い符号化率(「2のべき乗/(2のべき乗+1)」に相当)の場合を基準にして要求符号化率となるように末尾から順にパリティビットをパンクチャする場合を説明したが、通信システムにおいて、符号化率(「2のべき乗/(2のべき乗+1)」に相当)よりも符号化率(「(2のべき乗−1)/2のべき乗」に相当)を多く要求される場合には、符号化率(「(2のべき乗−1)/2のべき乗」に相当)で等間隔となるようにパンクチャ位置を決めることも可能である。さらに、等間隔となる基準符号化率以外でのパンクチャ位置を決める場合にも、末尾からではなく任意の順番で決めることも可能である。
実施の形態6.
つづいて、実施の形態6の通信装置について説明する。図25は、実施の形態6の通信装置の構成例を示す図である。本実施の形態の通信装置が備える送信機は、送信調整部61、LDPC符号化部11eおよび信号送信部13を備えた構成をとり、また、受信機は、信号受信部14、受信調整部62およびLDPC復号部16eを備えた構成をとる。なお、信号送信部13および信号受信部14は、実施の形態1の通信装置が備える信号送信部13および信号受信部14と同じものである。
つづいて、実施の形態6の通信装置について説明する。図25は、実施の形態6の通信装置の構成例を示す図である。本実施の形態の通信装置が備える送信機は、送信調整部61、LDPC符号化部11eおよび信号送信部13を備えた構成をとり、また、受信機は、信号受信部14、受信調整部62およびLDPC復号部16eを備えた構成をとる。なお、信号送信部13および信号受信部14は、実施の形態1の通信装置が備える信号送信部13および信号受信部14と同じものである。
通信装置の各部の動作と信号の送受信動作を図25および図26に基づいて簡単に説明する。なお、図26は、実施の形態6の通信装置が信号の送受信を行う動作の一例を示す図である。
請求項7のビット長調整手段に相当する送信調整部61は、システムから要求された情報ビット長(送信する情報のビット長)が、LDPC符号生成のために用意している生成行列の大きさと一致しない場合、情報ビット(送信情報)に調整ビットを挿入してLDPC符号化部11eへ渡す。ここで、LDPC符号は、生成行列の「(列数)−(行数)」が情報ビット長と一致する場合に、符号化が可能であるが、システムが要求する情報ビット長が、検査行列で決まる送信情報の長さよりも短い場合がある。そのような場合、送信調整部61は、図26に示すように、足りないビット数だけ送信情報の先頭または末尾に0を挿入してビット数を調整し、調整後の送信情報をLDPC符号化部11eに対して出力する。
LDPC符号化部11eは、実施の形態1のLDPC符号化部11と同様の処理を実行して上記調整ビットを含んだ送信情報のLDPC符号化(符号化ビットの生成)を行う。そして、生成した符号化ビットから調整ビットを取り除いた後の符号化ビットを信号送信部13に対して出力する。なお、検査行列とは別に生成行列を必要とするLDPC符号だけでなく、検査行列と生成行列を共通化したLDGM構造のLDPC符号でも同様である。
受信調整部62は、システムの要求する情報ビット長が、用意した検査行列の大きさと一致しない場合、信号受信部14から受け取った受信LLRに調整ビット(ダミービット)を挿入し、それをLDPC復号部16eへ渡す。LDPC復号部16eは、受け取った受信LLRに基づいて復号を行うが、送信調整部61にて挿入された0に相当するLLRは可能な限り大きな正の値を調整LLRとして設定した値を入力して復号を行う(図26参照)。なお、この例では調整ビットとして0を挿入しているが、1を挿入しても良い。その場合、受信調整部では調整LLRとして可能な限り小さな負の値を設定して復号を行う。
信号の送受信動作について詳しく説明する。図27は、実施の形態6にかかる通信装置の動作の一例を示すフローチャートであり、以下、この図に沿って動作を説明する。なお、実施の形態1の通信装置の動作(図4参照)と同じ処理については同一のステップ番号を付与している。ここでは、実施の形態1と異なる処理を中心に説明する。
送信側通信装置(受信機)において、送信調整部61は、システムで要求される情報ビット長kと生成行列の大きさ(n×m行列)とを比較し、必要に応じて調整ビットを挿入する(ステップS61)。具体的には、足りないビット数g(=n−m−k)を算出し、送信情報系列の先頭もしくは末尾にgビット分の0もしくは1を挿入する。次に、LDPC符号化部11eは、挿入されたビットを含むn−mビットの系列を符号化し(ステップS11)、kビットの情報ビットとn−kビットのパリティビットを出力する(ステップS62)。
受信側通信装置(受信機)において、信号受信部14が受信処理および受信LLR算出処理(ステップS15およびS16)を実行後、受信調整部62は、検査行列およびシステムが要求する情報ビット長に基づいて、符号化時に挿入されたビット数を算出し、挿入されたビットが0であれば(復号性能に影響を与えない程度に)十分大きな正の値を調整LLRとして受信LLRに挿入し、それをLDPC復号部16eに渡す。一方、挿入されたビットが1であれば十分小さな負の値を調整LLRとして受信LLRに挿入し、それをLDPC復号部16eに渡す(ステップS63)。LDPC復号部16eは、受信調整部62から受け取った受信LLRに基づいて復号を行い、調整ビットを取り除いた復号結果を出力する(ステップS64)。なお、挿入するビットの0か1は通信システムとして予め規定しておけば良い。
なお、調整ビットの挿入数が多い場合には、その挿入位置に依存して復号性能が大きく変わることがある。すなわち、LDPC符号の復号性能は次数分布に大きく依存する。そのため、復号性能の劣化を抑えるために、性能に対する影響が少ない場所を調整ビットの挿入位置として予め決めておけばよい。たとえば、実施の形態1において説明したLDPC符号生成手順で生成した検査行列の場合、末尾のビットは同次数のビットを多く持ち、先頭のビットは同次数のビットが比較的少ない。そのため、先頭に調整ビットを挿入するよりも末尾に挿入する方が、次数分布への影響が小さく、高い復号性能を保つことができる。このように、次数分布の特徴を利用して、調整ビットの挿入場所を情報ビットの先頭、末尾、または途中部分などと決定することにより誤り訂正能力を向上させることが可能である。
このように、本実施の形態においては、LDPC符号の大きさとシステムが要求する情報ビット長が異なる場合、送信機は、不足ビット数だけ予め定めておいた0もしくは1を挿入して情報ビットを調整後、符号化処理を実行し、一方受信機は、受信LLRに対して調整用のLLRを挿入後、復号処理を実行することとした。これにより、LDPC符号の大きさとシステムが要求する情報ビット長が異なる場合であっても送信情報をLDPC符号に符号化して伝送することができる。
実施の形態7.
つづいて、実施の形態7の通信装置について説明する。図28は、実施の形態7の通信装置が備える復号装置の構成例を示す図である。この復号装置は、上述した実施の形態1〜6に示したいずれかの通信装置が備えるLDPC復号部を構成し、LDPC符号の復号に係る行処理を行う行処理部71と、LDPC符号の復号に係る列処理を行う列処理部72と、復号結果を得るために硬判定を行う硬判定部73と、を備える。また、列処理部72は、通常の列処理を行う列処理部72−1、列次数2の列処理を行う列処理部72−2、列次数1の列処理を行う列処理部72−3を含む。以下、本実施の形態においては、LDPC符号の復号法として、最も一般的なSum-Product復号法を使用する場合について説明を行うが、これに限らず、他のLDPC符号復号法を使用する場合においても同様である。なお、本実施の形態の復号装置が繰り返し復号手段に相当する。
つづいて、実施の形態7の通信装置について説明する。図28は、実施の形態7の通信装置が備える復号装置の構成例を示す図である。この復号装置は、上述した実施の形態1〜6に示したいずれかの通信装置が備えるLDPC復号部を構成し、LDPC符号の復号に係る行処理を行う行処理部71と、LDPC符号の復号に係る列処理を行う列処理部72と、復号結果を得るために硬判定を行う硬判定部73と、を備える。また、列処理部72は、通常の列処理を行う列処理部72−1、列次数2の列処理を行う列処理部72−2、列次数1の列処理を行う列処理部72−3を含む。以下、本実施の形態においては、LDPC符号の復号法として、最も一般的なSum-Product復号法を使用する場合について説明を行うが、これに限らず、他のLDPC符号復号法を使用する場合においても同様である。なお、本実施の形態の復号装置が繰り返し復号手段に相当する。
LDPC符号の復号処理を表現するために、LDPC符号に係る記号を以下に定義する。
LDPC符号の検査行列を「H=[Hm,n]、(0≦n<N、0≦m<M)」とする。また、チェック・ノードmにおいて、1を持つビット・ノードの組を「N(m)={n:Hm,n=1}」とし、ビット・ノードnにおいて、1を持つチェック・ノードの組を「M(n)={m:Hm,n=1}」とする。また、「N(m)\n」はnを除く組を示し、「M(n)\m」はmを除く組を示すこととする。さらに、w'=[w'n]を復号系列とし、Fnを受信値のLLRとする。
また、Sum−Productアルゴリズムでは、「チェック・ノードmからビット・ノードnへ送るビットnのLLRであるεm,n (i)」、「ビット・ノードnからチェック・ノードmへ送るビットnのLLRであるZm,n (i)」および「ビットnの事後値であるZn (i)」を更新する。そして、復号を行う初期値をZm,n (0)=Fnとする。
以下、本実施の形態の復号装置における復号処理を説明する。
図28に示した復号装置において、行処理部71は、次式(16)で示す処理を行う。
列処理部72は、(0≦n<N、m∈M(n))に対して、情報ビットに相当する列を処理する場合には列処理部72−1が次式(17)に示す処理(以下、列処理Aと呼ぶ)を実行し、パリティビットに相当し列次数が2の列を処理する場合には列処理部72−2が次式(18)に示す処理(以下、列処理Bと呼ぶ)を実行し、パリティビットに相当し列次数が1の列を処理する場合には列処理部72−3が次式(19)に示す処理(以下、列処理Cと呼ぶ)を実行する。
Zm,n (i)=Fn+εm,n' (i)
Zm,n' (i)=Fn+εm,n (i) …(18)
Zm,n' (i)=Fn+εm,n (i) …(18)
Zm,n (i)=Fn …(19)
硬判定部73は、Zn (i)(0≦n<k)を硬判定し、復号系列w'=[w'n]を生成する。すなわち、Zn (i)が正であればw'nは0,負であればw'nは1と判定し、復号結果として出力する。
つづいて、本実施の形態の復号装置の動作について説明する。図29は、実施の形態7にかかる復号装置の動作の一例を示すフローチャートであり、以下、この図に沿って動作を説明する。
まず行処理部71は、受信LLRに対して行処理(上式(16)参照)を所定回数(M回)実行してεm,n (i)を得る(ステップS71、S72)。次に、行処理部71からεm,n (i)が入力されると、列処理部72は、入力信号に対して実行する処理を選択するために列次数判定(nの値の確認)を行う(ステップS73)。ステップS73の列次数判定の結果、情報ビットに相当する列の処理(列次数が3以上)の場合には列処理部72−1が上記列処理Aを実行し(ステップS74−1)、パリティビットに相当する列で列次数が2の場合には列処理部72−2が上記列処理Bを実行し(ステップS74−2)、パリティビットに相当する列で列次数が1の場合には列処理部72−3が上記列処理Cを実行する(ステップS74−3)。その後、列処理部72は、列処理(ステップS74−1〜S74−3のいずれか)を所定回数(N回)実行してZm,n (i)を得る(ステップS73、S74−1〜74−3、S75)。さらに、行処理部71および列処理部72は、上述した行処理および列処理を最大回数に達するまで繰り返し実行し、繰り返し終了となった時点で列処理部72は、Zm,n (i)をZn (i)をとして硬判定部73へ出力する(ステップS76、Yes)。列処理部72からZn (i)が入力されると硬判定部73は、復号ビットを生成して出力する(ステップS77)。なお、ここで生成する復号ビットは情報ビットに相当するビットのみである。
従来使用されていたLDPC符号の復号アルゴリズムにおいては、行処理および列処理を実行する毎に硬判定を行い、情報ビットだけでなくパリティビットの復号結果も得た後にパリティ検査を行っていた。そして、パリティ検査の結果、すべての検査を満たせば復号が完了したとして、行処理と列処理の繰り返しを終えることとしていた。しかしながら、復号アルゴリズムを実際に受信機などに組み込んで使用する場合には、復号処理は規定の遅延時間内に処理を終了すれば良く、条件によっては、必ずしも途中で復号処理を終える必要はない。そのため、本実施の形態の動作においては、規定された遅延時間に対して処理時間に余裕があるという条件の下で、パリティ検査処理を行わないようにした。これにより、パリティビットの硬判定とZn (i)の演算と、列次数の小さい場合に加算回数(処理)を削減することができる。
たとえば、図30−1〜図30−4に示したように、列次数が2、1の場合には処理を切り返すことですべての列処理を同じ構成で実行するよりも、演算量を削減することができる。すなわち、本実施の形態においては、列次数が2、1の場合、処理を切り替えて加算回数を削減できる。なお、上述した例では、Sum−Product復号法を使用する場合について説明を行ったが、列処理において同様の演算を行うLDPC符号の復号法ならばすべて同様の削減効果を得ることができる。
なお、図30−1は、列次数が2の場合かつ上記列処理Aを用いた場合の処理例を示し、図30−2は、列次数が2の場合かつ上記列処理Bを用いた場合の処理例を示す。また、図30−3は、列次数が1の場合かつ上記列処理Aを用いた場合の処理例を示し、図30−4は、列次数が1の場合かつ上記列処理Cを用いた場合の処理例を示す。
実施の形態8.
つづいて、実施の形態8について説明する。図31は、本発明にかかる復号装置の実施の形態8の構成例を示す図である。本実施の形態の復号装置は、復号処理の初期化を行う初期化部81と、LDPC符号の復号に係る信頼度情報の更新を行う復号コア部82と、復号結果を得るために硬判定と繰り返し復号の停止規範を判断する硬判定部83と、により構成される。また、復号コア部82は部分構成として、最小3値を選択する選択する最小値選択部821、新たな信頼度を算出して更新する更新部822、更新情報を保持しておくための情報保持部823を備える。
つづいて、実施の形態8について説明する。図31は、本発明にかかる復号装置の実施の形態8の構成例を示す図である。本実施の形態の復号装置は、復号処理の初期化を行う初期化部81と、LDPC符号の復号に係る信頼度情報の更新を行う復号コア部82と、復号結果を得るために硬判定と繰り返し復号の停止規範を判断する硬判定部83と、により構成される。また、復号コア部82は部分構成として、最小3値を選択する選択する最小値選択部821、新たな信頼度を算出して更新する更新部822、更新情報を保持しておくための情報保持部823を備える。
実施の形態8の復号装置に実装するアルゴリズムを以下に示す。なお、LDPC符号の復号を表現するための各記号は、上述した実施の形態7と同様である。
まず初期化処理として、m∈{1,…,M}かつn∈N(m)について、εm,n (0)=0を設定し、n∈{1,…,N}について、Zn (0)=Fnを設定する。
次に、Step1(信頼度情報の更新)として、以下の処理を行う。
[Step1−1]
1≦m≦Mについての各mに関して、n∈N(m)について、次式(20)を計算する。
Zm,n (l-1)=Zn (l-1)−εm,n (l-1) …(20)
[Step1−1]
1≦m≦Mについての各mに関して、n∈N(m)について、次式(20)を計算する。
Zm,n (l-1)=Zn (l-1)−εm,n (l-1) …(20)
[Step1−2]
算出した|Zm,n (l-1)|の最も小さいものから3値(|Zm,n0 (l-1)|,|Zm,n1 (l-1)|,|Zm,n2 (l-1)|)を選択する。なお、n0:minimum index,n1:minimum index except{n0},n2:minimum index except{n0,n1}である。
算出した|Zm,n (l-1)|の最も小さいものから3値(|Zm,n0 (l-1)|,|Zm,n1 (l-1)|,|Zm,n2 (l-1)|)を選択する。なお、n0:minimum index,n1:minimum index except{n0},n2:minimum index except{n0,n1}である。
[Step1−3]
上記で得た3値を用いて次式(21)を計算する。
δ0=max(0.9−(|Zm,n2 (l-1)|−|Zm,n1 (l-1)|)/2) Δ0=max(|Zm,n1 (l-1)|−δ0,0)
δ1=max(0.9−(|Zm,n2 (l-1)|−|Zm,n0 (l-1)|)/2),Δ1=max(|Zm,n0 (l-1)|−δ1,0)
δ2=max(0.9−(|Zm,n1 (l-1)|−|Zm,n0 (l-1)|)/2) Δ2=max(|Zm,n0 (l-1)|−δ2,0)
…(21)
上記で得た3値を用いて次式(21)を計算する。
δ0=max(0.9−(|Zm,n2 (l-1)|−|Zm,n1 (l-1)|)/2) Δ0=max(|Zm,n1 (l-1)|−δ0,0)
δ1=max(0.9−(|Zm,n2 (l-1)|−|Zm,n0 (l-1)|)/2),Δ1=max(|Zm,n0 (l-1)|−δ1,0)
δ2=max(0.9−(|Zm,n1 (l-1)|−|Zm,n0 (l-1)|)/2) Δ2=max(|Zm,n0 (l-1)|−δ2,0)
…(21)
[Step1−4]
Zm,n (l-1)の正の値および負の値を用いて次式(22)および(23)を計算する。
Zm,n (l-1)の正の値および負の値を用いて次式(22)および(23)を計算する。
εm,n (l)=S・sgn(Zm,n (l-1))・Δj
(Δj:自ノードZm,n (l-1)の関係しない計算結果を選択)
…(23)
(Δj:自ノードZm,n (l-1)の関係しない計算結果を選択)
…(23)
[Step1−5]
n∈N(m)について、次式(24)を計算する。
Zn (l)=Zm,n (l-1)+εm,n (l) …(24)
n∈N(m)について、次式(24)を計算する。
Zn (l)=Zm,n (l-1)+εm,n (l) …(24)
次に、Step2(硬判定・停止規範)として、以下の処理を行う。
[Step2−1]
次式(25)を用いて推定符号語c'=[c'n]を決定する。
c'n=1 if Zn (l)>0
c'n=0 if Zn (l)≦0 …(25)
[Step2−1]
次式(25)を用いて推定符号語c'=[c'n]を決定する。
c'n=1 if Zn (l)>0
c'n=0 if Zn (l)≦0 …(25)
[Step2−2]
c'=[c'n]がパリティ検査を満たすかどうかを確認し、満たしていれば処理を終了する。
c'=[c'n]がパリティ検査を満たすかどうかを確認し、満たしていれば処理を終了する。
[Step2−3]
Step1およびStep2−1の実行回数が最大繰り返し回数に達したかどうかを確認し、最大繰り返し回数に達していれば処理を終了する。そうでなければ、上記Step1−1〜Step2−1の処理を再度実行する。
Step1およびStep2−1の実行回数が最大繰り返し回数に達したかどうかを確認し、最大繰り返し回数に達していれば処理を終了する。そうでなければ、上記Step1−1〜Step2−1の処理を再度実行する。
以下、c'=[c'n]がパリティ検査を満たす、または、Step1およびStep2−1の実行回数が最大繰り返し回数に達するまで、Step1およびStep2の処理を繰り返し実行する。
図32は、本実施の形態の復号装置の処理を示すフローチャートである。以下、図31および図32に基づいて復号装置の動作を説明する。
まず、受信情報としてLLRを入力し、上述したアルゴリズム初期化(初期化処理)に従って、初期化部81が情報保持部821の初期化を行う(ステップS81、S82)。次に、復号コア部82は、上述したアルゴリズムのStep1(信頼度情報の更新)に従った処理(ステップ#1)を実行する。具体的には、最小値選択部822は、情報保持部821からZn (l-1)およびεm,n (l-1)を読み出して(ステップS83)、つぎにZm,n (l-1)を算出する(ステップS84)。そして、ステップS84での算出結果から絶対値の小さい方から3つを選択する(ステップS85)。更新部823は、選択された値からΔjを算出し、Zm,n (l-1)の正の値および負の値を用いてεm,n (l)の更新値を算出する(ステップS86)。さらに、算出したεm,n (l)からZn (l)の更新値を算出する(ステップS87)。最後に、更新部823がこれら(εm,n (l)の更新値、Zn (l)の更新値)を情報保持部821へ書き込んで(ステップS88)復号コア部82の処理を終える。
復号コア部82における情報の更新処理が終了すると、硬判定部83は、上述したアルゴリズムのStep2(硬判定・停止規範)に従った処理(ステップ#2)を実行する。具体的には、硬判定部83は、上記Step2−1のZn (l-1)硬判定を実行して推定符号語を得て、そのパリティチェックを行い、さらに、繰り返し復号の停止規範を確認する(ステップS89)。停止規範を満たせば、復号処理を終了して復号結果を出力し(ステップS91)、そうでなければ復号コア部82の処理を繰り返す(ステップS90)。
以降、各繰り返し処理における上記ステップS89に相当する処理で停止規範を満たすまで繰り返し処理を継続し(ステップS90、…、ステップS90g)、繰り返し処理を終了後、復号結果を出力する(ステップS91)。
なお、本実施の形態では受信LLRが入力されることを前提としたが、復調処理後の受信情報を復号装置へ入力させ、復号処理の初期化処理において受信LLRを算出するようにしてもよい。また、信頼度情報の更新の処理を示す式(21)では非特許文献4に従い、更新に支配的な関数の近似1次項までを用いて簡易化した場合を示したが、非特許文献4で支配的でないとして無視しているもう一方の関数の近似も追加した更新式を用いるなど、実装に適した近似であれば、いずれでも良い。
実施の形態8によれば、従来の「Horizontal Shuffled BP」を実装する際に困難であった数学関数を近似に基づいて簡易化し、実装複雑度を低減させることが可能となる。これにより、回路規模や消費電力などを抑えることができる。
実施の形態9.
つづいて、実施の形態9について説明する。本実施の形態においては、上述した実施の形態1〜8のいずれかの通信装置を適用した通信システムついて説明する。
つづいて、実施の形態9について説明する。本実施の形態においては、上述した実施の形態1〜8のいずれかの通信装置を適用した通信システムついて説明する。
実施の形態1〜8において説明した本発明にかかるLDPC符号化処理および復号処理は、たとえば、移動体通信(端末、基地局),無線LAN,光通信,衛星通信,量子暗号装置等、通信機器全般に適用できるものであり、具体的には、本発明にかかるLDPC符号化処理および復号処理を実行する装置を、上記各通信機器に搭載し、誤り訂正を行う。
図33は、本発明にかかる通信装置を適用した移動体通信システムの構成例を示す図である。図33において、移動体端末100は、物理層に、物理層LDPC符号化器101と、変調器102と、復調器103と、物理層LDPC復号器104と、アンテナ105と、を物理層に備え、基地局200は、物理層LDPC復号器201と、復調器202と、変調器203と、物理層LDPC符号化器204と、アンテナ205と、を物理層に備えている。なお、移動体端末100および基地局200の物理層LDPC符号化器101および204には、上述した実施の形態1〜7のいずれかで説明した通信装置のLPDC符号化部の構成を適用し、移動体端末100および基地局200の物理層LDPC復号器104および201には、上述した実施の形態1〜7のいずれかで説明した通信装置のLPDC復号部の構成を適用する。
上記のように構成される移動体通信システムにおいて、移動端末100が基地局200を介して情報データを送受信する動作について説明する。まず、移動体端末100がデータを送信する場合、物理層では、フェージング通信路用の物理層LDPC符号化器101が送信データ(情報データ)をパケットデータ単位に符号化する。この符号化データは、変調器102とアンテナ105を介して無線通信路へ送出される。
一方、基地局200は、無線通信路中で発生した誤りを含む受信信号を、アンテナ205と復調器202を介して受け取り、物理層LDPC復号器201が復調器202から受け取った復調後の受信データの誤り訂正を行う。そして、物理層LDPC復号器201は、パケット単位で実行した誤り訂正が成功したかどうかを、上位層に通知する。誤り訂正が成功した場合、上位層は、この情報データを含んだパケット(情報パケット)を、復号データとしてネットワークを介して通信相手先へ転送する。
また、ネットワークから移動体端末100が情報データを受信する場合、上述した移動端末100の情報データ送信動作と逆の処理を行うことにより、基地局200が移動体端末100へ符号化データを送信し、移動体端末100が受信したデータを再生する。
具体的には、基地局200が移動体端末100へ符号化データを送信する場合、物理層では、フェージング通信路用の物理層LDPC符号化器204が送信データ(情報データ)をパケットデータ単位に符号化する。この符号化データは、変調器203とアンテナ205を介して無線通信路へ送出される。一方、移動体端末100は、無線通信路中で発生した誤りを含む受信信号を、アンテナ105と復調器103を介して受け取り、物理層LDPC復号器104が復調器103から受け取った復調後の受信データの誤り訂正を行う。そして、物理層LDPC復号器104は、パケット単位で実行した誤り訂正が成功したかどうかを、上位層に通知する。
このように、本実施の形態においては、上述した実施の形態1〜8のいずれかに記載の通信装置を通信システム(基地局および移動体端末)に適用することとした。これにより、誤り訂正能力(復号能力)が向上した通信システムを構築することができる。
以上のように、本発明にかかる通信装置は、通信システムに有用であり、特に、LDPC符号を使用した誤り訂正機能を備える通信装置に適している。
Claims (22)
- LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置であって、
LDPC符号化された情報を構成するLDPC符号化ビットを、当該LDPC符号化ビットの生成に用いた検査行列の列次数の大きい順に、ソートする送信ソート手段と、
前記送信ソート手段によりソートされた後のLDPC符号化ビットを、ソート後の順番に従って、雑音レベルの低い伝送路から順番に割り当てて送信する信号送信手段と、
を備えることを特徴とする通信装置。 - さらに、
前記LDPC符号化された情報の符号化率に基づいて、前記ソート後のLDPC符号化ビットを、雑音レベルの低い伝送路から順番に割り当てて送信するか、雑音レベルの高い伝送路から順番に割り当てて送信するか、を決定する伝送路決定手段、
を備え、
前記信号送信手段が、前記伝送路決定手段の決定内容に従って前記ソート後のLDPC符号化ビットを送信することを特徴とする請求項1に記載の通信装置。 - LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置であって、
前記LDPC符号がLDGM構造である場合、LDPC符号化された情報を構成するLDPC符号化ビットを、情報ビットから順番に、雑音レベルの低い伝送路へ割り当てて送信する信号送信手段、
を備えることを特徴とする通信装置。 - さらに、
符号化率に基づいて、前記LDPC符号化ビットを、情報ビットから順番に雑音レベルの低い伝送路へ割り当てて送信するか、情報ビットから順番に雑音レベルの低い伝送路と高い伝送路とに交互に割り当てて送信するか、を選択決定する伝送路決定手段、
を備え、
前記信号送信手段が、前記伝送路決定手段の決定内容に従って前記LDPC符号化ビットを送信することを特徴とする請求項3に記載の通信装置。 - LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置であって、
符号化率が1/2のLDPC符号に基づいて、通信システムが要求する符号化ビット長となるように、当該LDPC符号のパリティビットをパンクチャして符号化率および符号化ビット長を調整するパンクチャ手段と、
前記パンクチャ実行後のLDPC符号を相手通信装置へ送信する信号送信手段と、
を備えることを特徴とする通信装置。 - 前記パンクチャ手段は、符号化率が「2のべき乗/(2のべき乗+1)」の場合にはパンクチャしない位置が等間隔となるように決め、それ以外の符号化率の場合には、その符号化率よりも小さく、最も近い符号化率「2のべき乗/(2のべき乗+1)」の場合を基準にして要求符号化率となるように末尾から順に前記パリティビットをパンクチャすることを特徴とする請求項5に記載の通信装置。
- LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置であって、
前記LDPC符号の生成行列の大きさと、システムから要求された情報ビット長が一致しない場合に、送信情報の情報ビット長が当該生成行列の大きさと一致するように、当該送信情報に対して調整ビットを挿入するビット長調整手段と、
前記調整ビットを挿入後の送信情報をLDPC符号化し、さらに、当該LDPC符号から前記調整ビットに対応するLDPC符号化ビットを除去するLDPC符号化手段と、
を備えることを特徴とする通信装置。 - LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置であって、
受信信号であるMIMO伝送信号を復調する復調手段と、
検査行列を使用し、前記復調手段からの出力信号である受信LDPC符号に対して、第1の復号処理である行処理を実行し、当該行処理の結果に対して、第2の復号処理である列処理を実行し、以下、列処理の結果に対する前記行処理および行処理結果に対する前記列処理を所定回数にわたって実行した後の列処理結果を、最終的な列処理結果とし、さらに当該最終列処理結果に対する硬判定を行って得られた結果を復号結果として出力する繰り返し復号手段と、
を備え、
前記繰り返し復号手段の列処理では、パリティビットに相当する列処理かつ検査行列の対応する列次数が2の場合、通常の列処理よりも演算量の少ない第1のアルゴリズムを使用して列処理を行い、パリティビットに相当する列処理かつ検査行列の対応する列次数が1の場合には、さらに演算量の少ない第2のアルゴリズムを使用して列処理を行うことを特徴とする通信装置。 - LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置であって、
請求項1に記載の通信装置の処理を実行する送信機と、
請求項8に記載の通信装置の処理を実行する受信機と、
を備えることを特徴とする通信装置。 - LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置であって、
請求項3に記載の通信装置の処理を実行する送信機と、
請求項8に記載の通信装置の処理を実行する受信機と、
を備えることを特徴とする通信装置。 - LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置であって、
請求項5に記載の通信装置の処理を実行する送信機と、
請求項8に記載の通信装置の処理を実行する受信機と、
を備えることを特徴とする通信装置。 - LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置であって、
請求項7に記載の通信装置の処理を実行する送信機と、
請求項8に記載の通信装置の処理を実行する受信機と、
を備えることを特徴とする通信装置。 - LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置が備える復号装置であって、
検査行列を使用し、入力信号である受信LDPC符号に対して、第1の復号処理である行処理を実行し、当該行処理の結果に対して、第2の復号処理である列処理を実行し、以下、列処理の結果に対する前記行処理および行処理結果に対する前記列処理を所定回数にわたって実行した後の列処理結果を、最終的な列処理結果とし、さらに当該最終列処理結果に対する硬判定を行って得られた結果を復号結果として出力する繰り返し復号手段、
を備え、
前記繰り返し復号手段の列処理では、パリティビットに相当する列処理かつ検査行列の対応する列次数が2の場合、通常の列処理よりも演算量の少ない第1のアルゴリズムを使用して列処理を行い、パリティビットに相当する列処理かつ検査行列の対応する列次数が1の場合には、さらに演算量の少ない第2のアルゴリズムを使用して列処理を行うことを特徴とする復号装置。 - LDPC符号化された情報を、MIMO技術を使用して送受信する場合の情報伝送方法であって、
送信元通信装置が、
LDPC符号化された情報を構成するLDPC符号化ビットを、当該LDPC符号化ビットの生成に用いた検査行列の列次数の大きい順に、ソートする送信ソートステップと、
前記送信ソートステップにおいてソートされた後のLDPC符号化ビットを、ソート後の順番に従って、雑音レベルの低い伝送路から順番に割り当てて送信する情報伝送ステップと、
送信先(受信側)通信装置が、
前記送信元通信装置からの受信信号に対して、予め取得しておいた前記送信ソートステップにおけるソート処理に関する情報に基づいて、前記送信ソートステップにおいて実行したソート処理と逆の処理(逆ソート)を実行し、当該受信信号を本来の並び順に戻す受信ソートステップと、
を含むことを特徴とする情報伝送方法。 - さらに、
前記送信元通信装置が、
前記LDPC符号化された情報の符号化率に基づいて、前記ソート後のLDPC符号化ビットを雑音レベルの低い伝送路から順番に割り当てて送信するか、雑音レベルの高い伝送路から順番に割り当てて送信するか、を決定する伝送路決定ステップ、
を含むことを特徴とする請求項14に記載の情報伝送方法。 - LDPC符号化された情報を、MIMO技術を使用して送受信する場合の情報伝送方法であって、
前記LDPC符号がLDGM構造である場合、
送信元通信装置が、
LDPC符号化された情報を構成するLDPC符号化ビットを、情報ビットから順番に、雑音レベルの低い伝送路へ割り当てて送信する情報伝送ステップと、
を含むことを特徴とする情報伝送方法。 - さらに、
前記送信元通信装置が、
符号化率に基づいて、前記LDPC符号化ビットを、情報ビットから順番に雑音レベルの低い伝送路へ割り当てて送信するか、情報ビットから順番に雑音レベルの低い伝送路と高い伝送路とに交互に割り当てて送信するか、を選択決定する伝送路決定ステップ、
を含み、
前記情報伝送ステップでは、前記伝送路決定ステップでの決定内容に従って前記LDPC符号化ビットを送信することを特徴とする請求項16に記載の情報伝送方法。 - LDPC符号化された情報を、MIMO技術を使用して送受信する場合の情報伝送方法であって、
送信元通信装置が、
符号化率が1/2のLDPC符号に基づいて、通信システムが要求する符号化ビット長となるように、当該LDPC符号のパリティビットをパンクチャして符号化率および符号化ビット長を調整するパンクチャステップと、
前記パンクチャ実行後のLDPC符号を相手通信装置へ送信する情報伝送ステップと、
送信先(受信側)通信装置が、
予め取得しておいた前記パンクチャ処理に関する情報に基づいて、前記送信元通信装置からの受信信号にダミービットを挿入し、受信信号を本来のビット位置に戻すデパンクチャステップと、
を含むことを特徴とする情報伝送方法。 - 前記パンクチャステップでは、符号化率が「2のべき乗/(2のべき乗+1)」の場合にはパンクチャしない位置が等間隔となるように決め、それ以外の符号化率の場合には、その符号化率よりも小さく、最も近い符号化率「2のべき乗/(2のべき乗+1)」の場合を基準にして要求符号化率となるように末尾から順に前記パリティビットをパンクチャすることを特徴とする請求項18に記載の情報伝送方法。
- LDPC符号化された情報を、MIMO技術を使用して送受信する場合の情報伝送方法であって、
送信元通信装置が、
前記LDPC符号の生成行列の大きさと、システムから要求された情報ビット長が一致しない場合に、送信情報の情報ビット長が当該生成行列の大きさと一致するように、当該送信情報に対して調整ビットを挿入するビット長調整ステップと、
前記調整ビットを挿入後の送信情報をLDPC符号化し、さらに、当該LDPC符号から前記調整ビットに対応するLDPC符号化ビットを除去するLDPC符号化ステップと、
送信先(受信側)通信装置が、
前記送信元通信装置からの受信信号に対して、前記調整ビットの挿入位置と同じ位置にダミービットを挿入してから復号を行い、さらに、当該調整ビットに対応する復号ビットを除去する復号ステップと、
を含むことを特徴とする情報伝送方法。 - LDPC符号化された情報を、MIMO技術を使用して送受信する場合の情報伝送方法であって、
受信信号であるMIMO伝送信号を復調する復調ステップと、
検査行列を使用し、前記復調ステップにおける復調結果である受信LDPC符号に対して、第1の復号処理である行処理を実行し、さらに、当該行処理の結果に対して、第2の復号処理である列処理を実行し、以下、列処理の結果に対する前記行処理および行処理結果に対する前記列処理を所定回数にわたって実行する行処理列処理ステップと、
前記行処理列処理ステップにおける処理結果に対して硬判定を行い、当該硬判定結果を復号結果として出力する硬判定ステップと、
を含み、
前記行処理列処理ステップの列処理では、パリティビットに相当する列処理かつ検査行列の対応する列次数が2の場合、通常の列処理よりも演算量の少ない第1のアルゴリズムを使用して列処理を行い、パリティビットに相当する列処理かつ検査行列の対応する列次数が1の場合には、さらに演算量の少ない第2のアルゴリズムを使用して列処理を行うことを特徴とする情報伝送方法。 - LDPC符号化された情報を、MIMO技術を使用して送受信する通信装置がLDPC符号を復号する場合の復号方法であって、
検査行列を使用し、入力信号である受信LDPC符号に対して、第1の復号処理である行処理を実行し、さらに、当該行処理の結果に対して、第2の復号処理である列処理を実行し、以下、列処理の結果に対する前記行処理および行処理結果に対する前記列処理を所定回数にわたって実行する行処理列処理ステップ、
を含み、
前記行処理列処理ステップの列処理では、パリティビットに相当する列処理かつ検査行列の対応する列次数が2の場合、通常の列処理よりも演算量の少ない第1のアルゴリズムを使用して列処理を行い、パリティビットに相当する列処理かつ検査行列の対応する列次数が1の場合には、さらに演算量の少ない第2のアルゴリズムを使用して列処理を行うことを特徴とする復号方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006075513 | 2006-03-17 | ||
JP2006075513 | 2006-03-17 | ||
PCT/JP2007/055224 WO2007108396A1 (ja) | 2006-03-17 | 2007-03-15 | 通信装置、復号装置、情報伝送方法および復号方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2007108396A1 true JPWO2007108396A1 (ja) | 2009-08-06 |
Family
ID=38522426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008506269A Pending JPWO2007108396A1 (ja) | 2006-03-17 | 2007-03-15 | 通信装置、復号装置、情報伝送方法および復号方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090138785A1 (ja) |
EP (1) | EP1998454A4 (ja) |
JP (1) | JPWO2007108396A1 (ja) |
KR (1) | KR20080104376A (ja) |
WO (1) | WO2007108396A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2453471B (en) * | 2006-07-26 | 2012-03-28 | Japan Science & Tech Corp | Secret communication method and secret communication device thereof |
WO2008132813A1 (ja) * | 2007-04-17 | 2008-11-06 | Panasonic Corporation | 無線通信装置および無線通信方法 |
KR100970645B1 (ko) | 2007-12-24 | 2010-07-15 | 엘지전자 주식회사 | 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법 |
HUE038989T2 (hu) | 2007-12-24 | 2018-12-28 | Lg Electronics Inc | Csatorna kódolás egy (32,11) blokk kód és egy változó O hosszúságú (20, O) blokk kód használatával |
WO2009094805A1 (en) * | 2008-01-25 | 2009-08-06 | Panasonic Corporation | Radio communication apparatus and interleaving method |
KR101502623B1 (ko) * | 2008-02-11 | 2015-03-16 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치 |
KR20090131230A (ko) * | 2008-06-17 | 2009-12-28 | 삼성전자주식회사 | 적어도 두 개의 주파수 대역들을 이용하는 저 밀도 패리티코드 인코딩 장치 및 디코딩 장치 |
JP2010041252A (ja) * | 2008-08-01 | 2010-02-18 | Toyota Central R&D Labs Inc | 通信方法および通信装置 |
JP5523064B2 (ja) * | 2009-11-13 | 2014-06-18 | 三菱電機株式会社 | 復号装置及び方法 |
US8448041B1 (en) | 2010-02-01 | 2013-05-21 | Sk Hynix Memory Solutions Inc. | Multistage LDPC encoding |
US8443257B1 (en) | 2010-02-01 | 2013-05-14 | Sk Hynix Memory Solutions Inc. | Rate-scalable, multistage quasi-cyclic LDPC coding |
US8572463B2 (en) * | 2010-02-01 | 2013-10-29 | Sk Hynix Memory Solutions Inc. | Quasi-cyclic LDPC encoding and decoding for non-integer multiples of circulant size |
US8504894B1 (en) | 2010-03-04 | 2013-08-06 | Sk Hynix Memory Solutions Inc. | Systematic encoding for non-full row rank, quasi-cyclic LDPC parity check matrices |
EP2560311A1 (en) * | 2011-08-17 | 2013-02-20 | Panasonic Corporation | Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes |
JP5826852B2 (ja) * | 2011-08-30 | 2015-12-02 | パナソニック株式会社 | Sc−fdma送信装置及び送信方法 |
JP2014045436A (ja) * | 2012-08-28 | 2014-03-13 | Jvc Kenwood Corp | 送信装置、受信装置、送信方法、受信方法 |
KR102205229B1 (ko) | 2013-01-11 | 2021-01-19 | 선 페이턴트 트러스트 | 데이터 처리방법, 프리코딩 방법, 통신장치 |
WO2015041475A1 (ko) * | 2013-09-17 | 2015-03-26 | 삼성전자 주식회사 | 송신 장치 및 그의 펑처링 방법 |
EP3070850B1 (en) * | 2013-11-15 | 2019-07-17 | Nippon Hoso Kyokai | Encoder and decoder for an ldpc code of rate 93/120 and length 44880 |
DE102014213071A1 (de) * | 2014-07-04 | 2016-01-07 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Verarbeitung von Daten |
US11296823B2 (en) * | 2017-05-30 | 2022-04-05 | Qualcomm Incorporated | Priority based mapping of encoded bits to symbols |
US11750321B2 (en) * | 2019-12-03 | 2023-09-05 | Intel Corporation | Peak rate enhancement for constellation shaping |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6938196B2 (en) * | 2001-06-15 | 2005-08-30 | Flarion Technologies, Inc. | Node processors for use in parity check decoders |
DE10236510A1 (de) * | 2002-08-09 | 2004-02-19 | Grünenthal GmbH | Verfahren zur Herstellung von 2-[(Dimethylamino)methyl]-1-(3-methoxyphenyl)cyclohexanol |
JP2005039585A (ja) | 2003-07-16 | 2005-02-10 | Science Univ Of Tokyo | 情報送信方法及び装置 |
US7418051B2 (en) * | 2003-11-26 | 2008-08-26 | Lucent Technologies Inc. | Nonsystematic repeat-accumulate codes for encoding and decoding information in a communication system |
US7395494B2 (en) * | 2003-12-22 | 2008-07-01 | Electronics And Telecommunications Research Institute | Apparatus for encoding and decoding of low-density parity-check codes, and method thereof |
JP3875693B2 (ja) * | 2004-03-24 | 2007-01-31 | 株式会社東芝 | Lpc符号を用いた符号化ビットのマッピング方法及び送信装置 |
FI121431B (fi) * | 2004-09-13 | 2010-11-15 | Tamfelt Pmc Oy | Paperikoneessa käytettävä kudosrakenne ja menetelmä sen valmistamiseksi |
US7876670B2 (en) * | 2005-02-03 | 2011-01-25 | Agency For Science, Technology And Research | Method for transmitting data, method for receiving data, transmitter, receiver, and computer program products |
KR100946884B1 (ko) * | 2005-07-15 | 2010-03-09 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법 |
-
2007
- 2007-03-15 US US12/293,355 patent/US20090138785A1/en not_active Abandoned
- 2007-03-15 JP JP2008506269A patent/JPWO2007108396A1/ja active Pending
- 2007-03-15 KR KR1020087025292A patent/KR20080104376A/ko not_active Ceased
- 2007-03-15 WO PCT/JP2007/055224 patent/WO2007108396A1/ja active Application Filing
- 2007-03-15 EP EP07738674A patent/EP1998454A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20090138785A1 (en) | 2009-05-28 |
EP1998454A4 (en) | 2010-04-28 |
EP1998454A1 (en) | 2008-12-03 |
WO2007108396A1 (ja) | 2007-09-27 |
KR20080104376A (ko) | 2008-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2007108396A1 (ja) | 通信装置、復号装置、情報伝送方法および復号方法 | |
US11374682B2 (en) | Method and apparatus for encoding data using a polar code | |
US11133825B2 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
US10554223B2 (en) | Apparatus and methods for polar code construction | |
EP3583700B1 (en) | A method to generate ordered sequence for polar codes | |
KR102694927B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
US10735154B2 (en) | Methods and apparatus for coding sub-channel selection | |
CN103988439A (zh) | 用于在通信/广播系统中传送和接收数据的装置和方法 | |
US11791845B2 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
KR102482110B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
CN107888331A (zh) | 数据发送方法、装置及信源 | |
US20180375611A1 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
CN111357218B (zh) | 用于在通信或广播系统中对信道进行编码和解码的方法和设备 | |
US12021618B2 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
KR20080106738A (ko) | 저밀도 패리티 검사 코드 부호의 부호화 및 복호화 장치 및방법 | |
KR101276845B1 (ko) | 복수의 레이어들을 이용하여 ldpc 복호화를 수행하는방법 | |
KR102445150B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR102302366B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110802 |