JPS639978A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜トランジスタの製造方法に関するものであ
る。

〔従来の技術、及び発明が解決しようとする問題点〕

従来、液晶ディスプレイまたは密着型イメージセンサ等
で用いられる薄膜トランジスタの多くは、アモルファス
シリコンか或いは多結晶シリコンの基板上に形成される
。特に、アモルファスシリコンは大面積にわたって一様
にしかも低温で成膜できるのでトランジスタ素子を大面
積に集積するのに適している。しかし、アモルファスシ
リコンの電子移動度はせいぜい１ｃｍ　２／Ｖ　−Ｓ　
ｅ　ｃ程度でバルクシリコンの１００分の１以下と小さ
いのでこれを用いたトランジスタはマトリックスのスイ
ッチング用としては充分でも駆動用周辺回路を同時に繰
込んで製造しようとすると充分なスピードをもたせるこ
とができない。また、多結晶シリコンを用いれば移動度
はかなり大きなものが得られ駆動回路の繰込みも可能と
なるが、製造工程に比較的高温のプロセスを含むので使
用できる絶縁基板等に材質上の制限を受ける。すなわち
、高価なガラス基板しか使用できない。これは大面積の
絶縁基板を用いる場合にはコスト上大きな問題を生じる
。

従って、ガラス基板を低温に保ちつつ非晶質の半導体膜
の表面部分のみを局所的に加熱溶解し高移動度の多結晶
薄膜を得る手段として紫外レーザ光照射による技術が提
案された。（例えば、プロシーディング　オブ　第１６
回　個体素子材料コンファレンス、Ｃ−３−８，ｐ１２
＞。これは、波長４００ｎｍ以下の光の半導体層に対す
る吸収深さは約数百Ａであり半導体層表面のみを加熱さ
せることができるという考えから生れたものである。

第４図（ａ）〜（ｄ）および第５図は紫外レーザ光をも
ちいた従来の薄膜トランジスタの製造工程図を示すもの
である。ここで第４図の製造方法によれば、ガーラス基
板１上の非晶質半導体膜２には紫外パルスレーザ光１０
．Ｊ・照もさｎ多結晶化、高移動度１ヒが、まず（ａ）
図の如く行われる。ついでゲート絶縁膜３およびゲート
電極４から成るゲート部が成膜パターニングにより形成
されたあと、更に自己整合技術によりイオン１１が注入
されることによってソースおよびドレインの各領域がそ
れぞれ形成される。〔第４図（ｂ）参照〕。

この後、イオン注入層の活性化のため紫外レーザ１０が
再び照射され、ついでソース電極６およびドレイン電極
７をそれぞれ設けることによって完成品となる！　〔第
４図（ｃ）および（ｄ）参照〕。従って、この製造方法
によると２回の紫外レーザ光による熱処理工程が含まれ
る。

また、第５図は所謂スタッガート構造の薄膜トランジス
タの製造方法を示すものであるが、この場合には紫外レ
ーザ光１０が上下より一度に照射される。この方法によ
ると熱処理工程は１回ですむが、半導体膜２とガラス基
板１との境界面が加熱されるためガラス基板として使用
出来るものに材質上制限が加わるという欠点がある。

本発明の目的は、上記の状況に鑑み、少なくともゲート
電極を透明金属で形成することによってこの透明電極か
らの唯一回の紫外光レーザの照射により電極層のアニー
ル、チャネル部分の高移動化及びソース、ドレイン領域
の活性化を同時に行い得るようにした薄膜トランジスタ
の製造方法を提供することである。

〔問題点を解決するための手段〕

本発明によれば、薄膜トランジスタの製造方法は、絶縁
基板上の非晶質半導体膜を紫外レーザ光の照射により多
結晶化し且つアニールする半導体結晶膜の熱処理工程を
含む薄膜トランジスタの製造方法において、前記薄膜ト
ランジスタのゲートおよび或いはソース、ドレイン電極
をそれぞれ透明金属で形成し、前記ゲートおよび或いは
ソース、ドレイン電極の透過光を介しチャネルおよび或
いはソース、トレイン領域の非晶質半導体膜を熱処理す
る紫外レーザ光照射工程を備えることを含む。

ここで、透明金属には酸化インジウム・スズ合金を用い
ることができ、またその膜厚は８００〜１０００Ａの範
囲に設定される。

〔作用・原理〕

通常、アモルファスシリコンおよび多結晶シリコンはバ
ルクシリコンに比べ電子移動度がかなり低い。これは主
にアモルファスシリコンでは未結合手によるダングリン
グボンド、多結晶シリコンでは結晶中の粒界界面等に数
多く存在するダングリングボンドにトラップされたキャ
リアによるバリアの影響であるといわれている。従って
、非晶質のアモルファスシリコンでは純粋なアモルファ
スシリコンでなく、一般には水素化されたものが使われ
ている。この水素が膜中に存在するダングリングボンド
を不活性化してバリアのポテンシャルを下げるので実用
可能な膜となる。多結晶シリコンにおいても水素化し結
晶粒界でのダウンリングポンドを不活性化することによ
って結晶粒界のバリアを下げることができればかなりの
高移動度が期待できる。しかし通常の方法では水素化し
た多結晶シリコンを成膜することはむずかしい。そこで
、水素化されたアモルファスシリコンをまず成膜しこれ
に短時間のパルスレーザアニールを行えば水素が抜ける
間もなぐ多結晶化せしめ得るので膜中に水素を残した水
素化多結晶膜として成膜することができる。この方法に
よると基板温度を土げずに多結晶化することができると
共に、水素化されているので従来の多結晶膜よりも高移
動度な膜が得られる。

従って本発明による通常の薄膜トランジスタ（ＦＥＴ）
の製造プロセスでは、絶縁基板ガラス上に水素化アモル
ファス半導体薄膜、ゲート絶縁膜、およびゲート電極用
としての透明金属がまず基板温度３００℃以下において
それぞれ成膜される。

この透明金属はスパッタ法により基板温度１００℃程度
で約１０００Ａの厚さに成膜されるにの厚さはゲータ電
極としてのパターニングのしやすさと電極としての抵抗
率、紫外光の透過エネルギー量およびイオン注入に対し
て必要となるマスクの厚さとのかね合いで決まる。従っ
てこの透明金属の厚さはこの製造方法にあっては重要な
要素である。ついで、この成膜をパターニングすること
によってゲート電極が形成され、更にこのゲート電極を
用い、自己整合によりイオン注入を行ないソース、ドレ
イン領域がそれぞれ形成される。この後全面に紫外パル
スレーザ光が照射され、チャネル部は透明なゲート電極
を通して光アニールされると共に高移動度化される。ま
たソースおよびトレイン領域のイオン注入層の活性化も
同時に行なわれる。従ってプロセスの簡略化および再現
性が著しく向上する。勿論、ゲート電極だけでなくソー
ス、トレインの各電極も同じように透明金属で形成して
もよい、この際、光アニールに用いる紫外パルスレーザ
光としては、例えばＸｅＣｌエキシマレーザ、波長３０
８ｎｍがある。

いま、透明金属として例えば酸化インジウム・スズ合金
（ＩＴＯ＞を用いた場合には、この金属の透過率は３０
％程度と低いが、この透過率は熱処理の経過と共に向上
する。従ってゲート電極部の光アニールと共に半導体膜
のアニールも効率的に行なうことができる。この場合、
酸化インジウム・スズ合金（ＩＴＯ＞の透過率は波長が
短くなるとともに悪くなるのでこれより短い波長はあま
り適当ではない。従来のようにゲート電極をＣｒ等の不
透明な通常金属で形成すると紫外光に対する吸収係数が
余りにも大きいため、紫外光レーザを強くあてた場合に
はゲート電極が蒸散するか、或いは電極層と絶縁膜との
間の熱膨張率の差で電極層のみならず半導体膜までが蒸
散的に飛散するといった現象がおこる。従ってこのよう
な現象がおこらない程度のレーザパワーでは半導体膜を
充分には熱処理できないこととなる。すなわち、本発明
によればこれらの問題を含めた従来技術の諸問題を一挙
に解決し得る。以下図面を参照して本発明の詳細な説明
する。

〔実施例〕

第１図（ａ）〜（ｃ）は本発明の一実施例を示す工程図
である。本実施例によればゲート電極のみが透明金属（
例えば酸化インジウム・スズ合金）で形成される。すな
わち、第１図（ａ＞に示すように、ガラス基板１の水素
化アモルファス半導体薄膜２上にはゲート絶縁膜３およ
び透明金属からなるゲート電極９がまずパターニングさ
れる。この際、水素化アモルファス半導体薄膜２はプラ
ズマＣＶＤ法により成膜され、また、ゲート絶縁膜、は
同じくプラズマ法からなる二酸化シリコンもしくは窒化
シリコンの成膜からそれぞれ成膜される。

このときの基板温度は共に３００℃程度である。

また、透明金属には酸化インジウム・スズ合金（ＩＴＯ
）が使用され、スバ・ツタ法により基板温度１００℃程
度において約１０００Ａ程度の厚さに成膜される。この
厚さは酸化インジウム・スズ合金膜のパターニングのし
やすさと電極としての抵抗率とのかねあいできめたちの
である。

このゲート電極部のパターニング形成後イオン注入法に
よりＰ−たけ、Ｂ′イオン１１が１０　／　ｃｍ程度打
ち込まれ自己整合的にソース、ドレイン領域がそれぞれ
形成される。ついで第１図（ｂ）に示す如く紫外パルス
レーザ光１０が透明電極９側より照射され、この熱処理
によってまず透明電極９のアニールついでチャネル領域
の多結晶化、高移動度化およびソース、トレイン領域に
おけるキャリアの活性化が同時に行なわれる。この熱処
理工程では紫外パルスレーザ光１０としてＸｅＣ１エキ
シマレーザの波長３０８ｎ−ｍをもちいた。

紫外光としてこれを用いるのはこれより短かい波長では
、透明ゲート電極９に対する透過率が落ちるためであり
また、これより長い波長では半導体膜２に対して深く浸
透するため局所加熱ができなくなるなめであり、更にほ
この波長域で比較的強いパワーがとり得るからである。

この波長域では半導体膜２の吸収深さは約２００久であ
り表面部分のみが加熱される。この後パッシベーション
膜８として二酸化シリコンまたは窒化シリコンを成膜し
、必要部分に穴開けをしてソース電極６およびドレイン
電極７をそれぞれ通常の電極材を用いて形成すれば、第
１図（ｃ）の如き薄膜トランジスタを得る。この電極材
にはＣ「の抵抗加熱蒸着膜或いはスパッタ膜を用い得る
。

以上のプロセスでは紫外光アニール工程をのぞき池の全
ては３００　’Ｃ以下の温度であり、また、紫外光の照
射もただの１度で済む。

第２図（ａ）〜（ｂ）は本発明の池の実施例を示す工程
図である。本実施例によれば、ゲート電極、ソース電極
およびドレイン電極の全てが透明電極で形成される。本
実施例によれば、第２図（ａ）に示すように、自己整合
によるイオン注入後パッシベーション膜８を被着させ、
これを窓明けして透明金属からなるソース電極１２およ
びドレイン電極１３が光アニール工程前にそれぞれ形成
される。従って紫外レーザ光１０によるアニール工程は
完成された素子の透明電極側より第２図（ｂ）に示す如
く行なわれる。本実施例によれば、熱処理される半導体
膜２は大気にさらされることがなく汚染等の問題から解
放されるので信頼性高き薄膜トランジスタを製造し得る
。

第３図は本発明のその池の実施例を示す部分工程図であ
る０本実施例によれば、スタ・ソガード構造の薄膜トラ
ンジスタを唯一回、の紫外レーザ光照射で製造し得る。

すなわち、ソース、トレインの各１２および１３を透明
金属でそれぞれ形成したのち半導体膜２を成膜し、改め
て透明ゲート電極９を介し自己整合的にソース、ドレイ
ン領域を形成する。この後に紫外パルス光１０を用いて
熱処理し完成せしめる。このように本実施例によればス
タッガード楕遺の薄膜トランジスタもより簡易な工程で
製造し得る。

〔発明の効果〕

以上詳細に説明したように、本発明によれば、紫外レー
ザ光を用いた薄膜トランジスタの製造方法を、ゲート電
極または全ての電極を透明金属で形成せしめることによ
りガラス基板を低温に保ちつつ且つ従来より簡易な工程
に改善し得る。すなわち、薄膜トランジスタの生産効率
を著しく改善し得るのみならずその信頼性の向上に順著
なる効果を有する。

【図面の簡単な説明】

第１図（ａ）〜（ｃ）は本発明の一実施例を示す工程図
、第２図（ａ）〜（ｂ）は本発明の他の実施例を示す工
程図、第３図は本発明のその池の実施例を示す部分工程
図、第４図（ａ）〜（ｄ）および第５図は紫外レーザ光
を用いた従来の薄膜トランジスタの製造工程図である。

Claims (3)

【特許請求の範囲】
1. （１）絶縁基板上の非晶質半導体膜を紫外レーザ光の照
   射により多結晶化し且つアニールする半導体結晶膜の熱
   処理工程を含む薄膜トランジスタの製造方法において、
   前記薄膜トランジスタのゲートおよび或いはソース、ド
   レイン電極をそれぞれ透明金属で形成し、前記ゲートお
   よび或いはソース、ドレイン電極の透過光を介しチャネ
   ルおよび或いはソース、ドレイン領域の非晶質半導体膜
   を熱処理する紫外レーザ光照射工程を備えることを特徴
   とする薄膜トランジスタの製造方法。
2. （２）前記透明金属が酸化インジウム・スズ合金（ＩＴ
   Ｏ）であることを特徴とする特許請求の範囲第（１）項
   記載の薄膜トランジスタの製造方法。
3. （３）前記透明金属からなる電極の膜厚が８００〜１０
   ００Åの範囲にそれぞれ設定されることを特徴とする特
   許請求の範囲第（１）項記載の薄膜トランジスタの製造
   方法。