JPS6390859A

JPS6390859A - 薄膜トランジスタとその製造方法

Info

Publication number: JPS6390859A
Application number: JP61236217A
Authority: JP
Inventors: Setsuo Kaneko; 節夫金子
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-10-06
Filing date: 1986-10-06
Publication date: 1988-04-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体薄膜、特に単結晶Ｓｉを用いた液晶ディ
スプレイ等を駆動する薄膜トランジスタ及びその製造方
法に関する。

〔従来の技術〕

近年、液晶フラットパネルディスプレイ、エレクトロル
ミセンスディスプレイ等の駆動デバイスとして使われる
薄膜トランジスタの研究開発が盛んに行われている。こ
の薄膜トランジスタに要求されていることは、（１）透明絶縁性基板上に形成できること、（２）ＯＮ
電流が太きくＯＦＦ電流が十分小さいこと、（３）大容量のトランジスタアレイが形成できるプロセ
スが可能なこと、等があげられており、半導体薄膜として多結晶Ｓｉやア
モルファスＳｉを用いた薄膜トランジスタが研究開発さ
れている。ところが、多結晶ＳｉやアモルファスＳｉの
キャリア移動度は１〜２０ｃｒｉ／■・ｓｅｃと比較的
小さいため、この薄膜トランジスタを駆動させるための
周辺駆動ＩＣが必要となる。そのため、大容量の薄膜ト
ランジスタアレイと周辺駆動ＩＣとの端子接続が必要に
なり、装置の大型化、高コスト化、低信頼化をもたらし
てきた。

一方、単結晶Ｓｉはトランジスタとしての前述の条件（
２）、　　（３）の要求を満足し、移動度も高いため、
周辺駆動回路もトランジスタアレイ形成時に同時に同一
基板上に形成でき、周辺駆動回路との端子接続が不要に
なる利点が有る。第３図に単結晶Ｓｉを用いた液晶ディ
スプレイ用トランジスタの構造を示す〔たとえば、ササ
エティ　オブ　インフォーメーション　ディスプレイ、
ダイジェスト　オブ　テクニカル　ペイパー（Ｓｏｃｉ
ｅｔｙｏｆ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｄｉｓｐｌａｙ
、Ｄｉｇｅｓｔ　ｏｆ　ＴｅｃｈｎｉｃａｌＰａｐａｒ
）　、　ｐ１５０−ｐ１５１．１９８３　）　、図中、
１４はＳｉ基板、１５は素子分離用Ｓｉ層、７はドレイ
ン領域、８はソース領域、５は絶縁保護層、４はゲート
電極、１０はドレイン電極、１１はソース電極である。

〔発明が解決しようとする問題点〕

第３図に示した単結晶Ｓｉを用いた液晶ディスプレイ用
トランジスタは、基板として不透明の単結晶Ｓｉを使用
しているため、基板を透過する光を使う液晶ディスプレ
イには不適当であった。

一方、単結晶Ｓｉを薄膜化する技術としては、デバイス
基板を支持基板に張付けた後、研磨加工して薄膜化し、
再度所望の店仮に張付ける転写技術が知られており、３
次元ＩＣに応用されている〔ジャパニーズ　ジャーナル
　オブ　アプライドフィジンクス（Ｊｐｎ、Ｊ、Ａｐｐ
ｌ、Ｐｈｙｓ、）２３．　Ｌ８１５〜８１７゜１９８４
）。しかし、この技術は薄＜シたデバイスを所望の基板
に張付ける工程が必要であるため、工程が複雑で、歩留
り低下の原因であった。

本発明の目的は、単結晶Ｓｉを薄膜化する技術を用い、
液晶ディスプレイに適した簡単なプロセスを存する薄膜
トランジスタの構造とその製造方法を堤供することにあ
る。

〔問題点を解決するための手段〕

第１の本発明は、絶縁性基板上に設けられた薄膜トラン
ジスタにおいて、素子分離用絶縁層と、ソース、ドレイ
ン領域を有し前記素子分離用絶縁層と同一面内に設けら
れた島状の単結晶Ｓｉ部と、前記絶縁性基板と前記単結
晶Ｓｉ部との間に設けられたゲート絶縁膜１ゲート電極
、接着絶縁層と、前記島状の単結晶Ｓｉ部に対して前記
ゲート電極と反対側にソース、ドレイン領域と電気的に
接触せしめるように設けられたソース、ドレイン電極と
を有することを特徴としている。

第２の本発明は、Ｓｉ基板上に素子分離用絶縁層を形成
する工程と、前記素子分離用絶縁層を部分的に除去して
絶縁層の窓を形成する工程と、形成された窓部分に島状
の単結晶Ｓｉ層を選択的に形成する工程と、前記島状の
単結晶ＳｉＦにこの層の厚さ以上の厚さを持つソース、
ドレイン領域を有するトランジスタを形成する工程と、
形成されたトランジスタ側に絶縁性基板を接着する工程
と、前記絶縁性基板の反対側から前記Ｓｉ基板を研磨加
工して前記素子分離用絶縁層と前記トランジスタを残し
て薄膜化する工程と、前記ソース。

ドレイン領域と電気的接触せしめるようにソース。

ドレイン電極を形成する工程とを含むことを特徴として
いる。

〔作用〕

第１の発明の薄膜トランジスタの構造を、第１図（ａ）
、　ｆｂ）に示す。（ａ）は断面図、（ｂ）は平面図で
ある。

３■々トランジスタが形成される単結晶Ｓ　ｉ　Ｆｉ　
６及びドレイン、ソース領域７，８は素子分離用絶縁層
９と同一面内に形成されている。また、透明電極からな
る絵素電極１３はソース領域８と電気的にる。更にデバ
イス全体が透明接着材２によって透明絶縁性基板１に接
着されているため、透明絶縁性基板１から入射した光は
吸収がほとんどなく絵素電極１３に到達するため、透過
型液晶ディスプレイとして最適な構造である。

第２の発明である薄膜トランジスタの製造方法を、第２
図（ａ）〜（ｆ）に示す。Ｓｉ基板１４上に島状に窓が
あけられた素子分離用絶縁層９を形成し、島状の窓部に
単結晶Ｓｉ層６を選択的に形成する（第２図（ａ））。

続いて通常のＭＯＳプロセスに従いＭＯＳＦＥＴを形成
する（第２図（ｂ））。このとき、ソース、ドレイン領
域８．７は通常イオン注入や不純物拡散等でつくられる
が、ソース、ドレイン領域の深さは素子分離用絶縁層９
や単結晶Ｓｉ層６とほぼ同じであるか深いように形成す
る。

これにより絶縁性基板１に張付けて化学研磨によりＳｉ
基板１４を除去した後、ドレイン、ソース領域が表面に
現れるようになる（第２図（ｄ））。その後、ドレイン
、ソース領域７，８と電気的接触せしめるようにドレイ
ン、ソース電極１０．１１を形成する（第２図（ｆ））
事により、簡単なプロセスで逆スタガード構造の単結晶
Ｓｉ薄膜トランジスタが形成される。この工程から分る
ように、従来の技術で行われた２回のデバイス転写が本
発明では１回で良くプロセスが簡単になっている。また
、ドレイン配線とゲート配線が比較的厚い素子分離用絶
縁膜によって簡単に多層配線されており、電極間の短絡
等の画素欠陥の恐れの少ない薄膜トランジスタアレイが
得られる。

〔実施例〕

本発明の実施例を図面を用いて説明する。

第１図は第１の発明の一実施例を示す断面図及び平面図
である。また第２図（ａ）〜（「）は第２の発明の薄膜
トランジスタの製造方法の一実施例を示す。

各製造工程での断面図である。なお、第２図に示す製造
方法は、第１図に示す薄膜トランジスタの製造方法を示
すものである。

第２図において、ｐ型Ｓｉ基板１４に素子分離用絶縁層
９として熱酸化膜を０．７　μｍ形成し、ドライエツチ
ング加工により島状の窓を形成する。この島状の窓部分
にＳ　ｉＨｚ　Ｃ（！ｚ　　Ｈ２ＨＣＩＣ方形を用いて
単結晶Ｓｉ層６を選択的に形成する（第２図（ａ））。

続いて、ゲート絶縁膜３として熱酸化膜を０．２μｍ形
成し、さらに１００ｋＶの加速電圧で５ＸＩＯＩ５ｃｍ
−”のほう素をマスクを用いて単結晶Ｓｉ層６に注入し
、９５０℃、１５０分間アニールして、約１μｍの深さ
にほう素を拡散しソース、ドレイン領域８，７を形成す
る。さらにゲート電極４として／ｌを０．３μｍ形成し
パターニングする。その後、第１の絶縁保護層５として
、ＣＶＤを用いて５ｉｎ２を０．６　ｐｍ形成し、ＭＯ
ＳＦＥＴが形成される（第２図（ｂ））。

更に絶縁性基板１上に透明接着材２（たとえばエポキシ
樹脂）を用いてＭＯＳ　Ｆ　ＥＴが形成されたＳｉ基板
を、ゲート電極４側が絶縁性基板１と貼り合わせられる
ように接着する（第２図（Ｃ））。

この後、Ｓｉ基板１４は化学研磨を用いて除去、薄膜化
する（第２図（ｄ））。化学研摩時の研だ材としては０
．０２μｍ径の石英粒と有機アンモニアを用いた。これ
により、Ｓｉ結晶の方が絶縁層９よりも約１０倍研磨ス
ピードが速くなり、絶縁Ｎ９の厚さで自動的に研摩が終
了する。さらに、スパッタ法を用いて第２の絶縁保護層
１２としてＳｉｎｇを１５００人形成し、コンタクトホ
ールを開ける（第２図（ｅ））。

その後、ドレイン、ソース電極１０．１１としてＡｌを
０．３　μｍ形成し、ドレイン、ソース領域７゜８と電
気的に接続されるようにパターニング形成する。更に、
液晶ディスプレイ用薄膜トランジスタアレイを形成する
場合には、ソース電極１１と接続されるように透明電極
として酸化インジウム銭（ＩＴＯ）をスパッタ法で１０
００人形成し、パターニングして絵素電極１３を形成し
、ディスプレイ用薄膜トランジスタが完成される（第２
図（ｆ））。第１図は、以上のようにして製造された薄
膜トランジスタを示している６なお、本実施例においてはＡＮゲー）ｐＭＯ３ＦＥＴが
形成されているが、多結晶Ｓｉゲートを用いたＦＥＴや
ｎＭＯ３ＦＥＴでも本発明は有効である。また、本実施
例においては第１．第２の絶縁保護層５，１２は信頼性
向上のため形成しであるが、必ずしも必要なものではな
い。

〔発明の効果〕

本発明による薄膜トランジスタの特性を調べた結果、９
ＭＯ３薄膜トランジスタで、移動度〜２００ｃＩａ／ｖ
　−５ｅｃ　、　　ＯＦ　Ｆ電流０．８〜４　Ｘｌ０−
１２Ａ、ｎＭＯ３薄膜トランジスタで、移動度〜６００
　ｃｄ／ｖ・ｓｅｃ、ＯＦＦ電流２〜５　Ｘｌ０−”　
Ａというように、液晶ディスプレイ用の薄膜トランジス
タとして十分な性能を有するばかりか、周辺駆動回路と
しても十分な性能を有する薄膜トランジスタが得られた
。また、光透過率も８０％以上の透明性を有する高性能
薄膜トランジスタが得られた。

【図面の簡単な説明】

第１図は第１の発明の実施例を示す図であり、（ａｌは
断面図、（ｂｌは平面図、第２図は第２の発明の薄膜トランジスタの製造方法の一
実施例を示す図であり、（ａ）〜（ｆ）は各製造工程で
の断面図、第３図は従来の単結晶Ｓｉを用いた液晶ディスプレイ用
トランジスタの構造を示す図である。１・・・絶縁性基板２・・・透明接着材３・・・ゲート絶縁膜４・・・ゲート電極５・・・第１の絶縁保護層６・・・単結晶Ｓｉ層７・・・ドレイン領域８・・・ソース領域９・・・素子分離用絶縁層１０・・・ドレイン電極１１・・・ソース電極１２・・・第２の絶縁保護層１３・・・絵素電極１４・・・Ｓｉ基板１５・・・素子分離用Ｓｉ層代理人弁理士　　　岩　　佐　　義　　幸第１図第　２図　（その１）第　２図　（その２）第３図

Claims

【特許請求の範囲】

（１）絶縁性基板上に設けられた薄膜トランジスタにお
いて、素子分離用絶縁層と、ソース、ドレイン領域を有
し前記素子分離用絶縁層と同一面内に設けられた島状の
単結晶Ｓｉ部と、前記絶縁性基板と前記単結晶Ｓｉ部と
の間に設けられたゲート絶縁膜、ゲート電極、接着絶縁
層と、前記島状の単結晶Ｓｉ部に対して前記ゲート電極
と反対側にソース、ドレイン領域と電気的に接触せしめ
るように設けられたソース、ドレイン電極とを有するこ
とを特徴とする薄膜トランジスタ。
（２）Ｓｉ基板上に素子分離用絶縁層を形成する工程と
、前記素子分離用絶縁層を部分的に除去して絶縁層の窓
を形成する工程と、形成された窓部分に島状の単結晶Ｓ
ｉ層を選択的に形成する工程と、前記島状の単結晶Ｓｉ
層にこの層の厚さ以上の厚さを持つソース、ドレイン領
域を有するトランジスタを形成する工程と、形成された
トランジスタ側に絶縁性基板を接着する工程と、前記絶
縁性基板の反対側から前記Ｓｉ基板を研磨加工して前記
素子分離用絶縁層と前記トランジスタを残して薄膜化す
る工程と、前記ソース、ドレイン領域と電気的接触せし
めるようにソース、ドレイン電極を形成する工程とを含
むことを特徴とする薄膜トランジスタの製造方法。