JPS6376339A - Mounting of semiconductor chip - Google Patents
Mounting of semiconductor chipInfo
- Publication number
- JPS6376339A JPS6376339A JP21816286A JP21816286A JPS6376339A JP S6376339 A JPS6376339 A JP S6376339A JP 21816286 A JP21816286 A JP 21816286A JP 21816286 A JP21816286 A JP 21816286A JP S6376339 A JPS6376339 A JP S6376339A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- package
- bump
- contact
- connection pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000000034 method Methods 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概 要〕
本発明は半導体チップの実装方法であって、半導体チッ
プの接続パッドに対応する接触子を存する配線孔が設け
られたパッケージを該パッケージの一面が前記半導体チ
ップに対向するように配置し、前記パッケージの配線孔
の他面にバンプを密接させ、該バンプを加熱溶融して前
記接触子を前記半導体チップの接続パッドに電気的に接
続することにより、−次試験を行った後の半導体チップ
を簡単で確実にパッケージに実装することを可能とする
。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention is a method for mounting a semiconductor chip, in which a package provided with wiring holes having contacts corresponding to connection pads of a semiconductor chip is mounted on one side of the semiconductor chip. By arranging a bump to face the chip, bringing a bump into close contact with the other surface of the wiring hole of the package, and heating and melting the bump to electrically connect the contact to the connection pad of the semiconductor chip, - To easily and reliably mount a semiconductor chip on a package after performing a next test.
本発明は半導体チップの実装方法に関し、特に、バンプ
を使用して半導体チップをパッケージに実装する方法に
関する。The present invention relates to a method for mounting a semiconductor chip, and more particularly to a method for mounting a semiconductor chip on a package using bumps.
近年、半導体装置は高集積度化が進み、それに伴って半
導体装置の端子数も増加している。そのため、半導体チ
ップの接続パッドはチップの外周部だけでなく、例えば
、チップの全面にマトリックス状に複数個配置されてい
る。このような、多数の接続パッドを有する半導体チッ
プをパッケージに実装する有効な方法として、はんだ等
のバンプを使用するものが実用化されている。このバン
プを使用して半導体チップをパッケージに実装する方法
は、まず、半導体チップの接続パッド上にハンプ・ボー
ルを成長させ、このバンプ・ボールが形成された半導体
チップ上に該バンプ・ボールに対応する接触子を一敗す
るようにパッケージを対向させ、そして、バンプ・ボー
ルを加熱溶融して半導体チップの接続パッドとパッケー
ジの接触子との電気的な接続を行うようにされている。In recent years, semiconductor devices have become highly integrated, and the number of terminals of semiconductor devices has also increased accordingly. Therefore, a plurality of connection pads of a semiconductor chip are arranged not only on the outer periphery of the chip but also, for example, in a matrix over the entire surface of the chip. As an effective method for mounting such a semiconductor chip having a large number of connection pads on a package, the use of bumps such as solder has been put into practical use. The method of mounting a semiconductor chip in a package using bumps is to first grow a hump ball on the connection pad of the semiconductor chip, and then grow a hump ball on the semiconductor chip on which the bump ball is formed, corresponding to the bump ball. The packages are placed opposite each other so that the contacts on the package are exposed, and the bump balls are heated and melted to establish electrical connections between the connection pads of the semiconductor chip and the contacts on the package.
ところで、半導体チップをパンケージに実装する前に、
半導体チップに対して、例えば、ＤＣ試験のような一次
試験が行われる。この半導体チップに対する一次試験は
、通常、プローブ針をバンプ・ボールに接触させて行わ
れる。By the way, before mounting the semiconductor chip on the pancage,
A primary test such as a DC test is performed on a semiconductor chip. The primary test for this semiconductor chip is usually performed by bringing a probe needle into contact with a bump ball.
第４図は従来における半導体チップの一次試験の様子を
示す概略図である。FIG. 4 is a schematic diagram showing the state of a conventional primary test of a semiconductor chip.
従来、バンプを使用してチップをパッケージに実装する
ような多数の接続パッドを有する半導体チップ、例えば
、マトリックス状の複数の接続パッドを有する半導体チ
ップの一次試験は、半導体チップ１０１の接続パッド１
０２上に形成されたバンプ・ボール１０６の上部にプロ
ーブ針１０９を接触させて行っている。ここで、バンプ
・ボール６は、はんだや金等の金属より成る。Conventionally, a primary test of a semiconductor chip having a large number of connection pads in which the chip is mounted on a package using bumps, for example, a semiconductor chip having a plurality of connection pads in a matrix, is performed using the connection pads 1 of the semiconductor chip 101.
The probe needle 109 is brought into contact with the upper part of the bump ball 106 formed on the 02. Here, the bump balls 6 are made of metal such as solder or gold.
上述したように、従来、半導体チップをパンケージに実
装する前に、半導体チップに対する一次試験が行われて
いる。この−次試験は、半導体チップ１０１の接続パッ
ド１０２上に形成されたバンプ・ボール１０６の上部に
プローブ針１０９を接触させて行われている。そのため
、硬度の低いはんだや金等のバンプ・ボール１０６は、
その上部がプローブ針１０９の接触によって、凹んだり
、傷ついたりしている。これは、複数のバンプ・ボール
１０６を全て同一の形状とすることができず、プローブ
針１０９に成る程度の押圧力を加えてバンプ・ボール１
０６に接触させなければならないからである。As described above, conventionally, a primary test is performed on a semiconductor chip before it is mounted in a pancage. This next test is performed by bringing the probe needle 109 into contact with the upper part of the bump ball 106 formed on the connection pad 102 of the semiconductor chip 101. Therefore, bump balls 106 made of low hardness solder, gold, etc.
Its upper part is dented or damaged by contact with the probe needle 109. This is because the plurality of bump balls 106 cannot all be made into the same shape, and the bump balls 1
This is because it must be brought into contact with 06.
第５図は従来の半導体チップの実装方法における問題点
を説明するための図であり、上記の一次試験を行った後
の半導体チップをそのままパッケージに実装する様子を
示している。FIG. 5 is a diagram for explaining problems in the conventional semiconductor chip mounting method, and shows how the semiconductor chip after the above-mentioned primary test is mounted in a package as it is.
第５図に示されるように、−次試験により上部が凹んだ
り、傷ついたりしたバンプ・ボール１０６は、そのまま
の状態でパッケージ１０３に溶着させることはできない
。すなわち、チップ１０１の接続パッド１０２を接触子
１０４に完全に接続させることができない。そのため、
従来の半導体チップの実装方法において、−次試験によ
り凹んだり、傷ついたりしたバンプ・ボール１０６は、
その上部を平面となるように整形してからパンケージ１
０３に溶着するようになされている。As shown in FIG. 5, the bump ball 106 whose upper portion is dented or damaged by the next test cannot be welded to the package 103 in that state. That is, the connection pads 102 of the chip 101 cannot be completely connected to the contacts 104. Therefore,
In the conventional semiconductor chip mounting method, bumps and balls 106 that are dented or damaged by the next test are
Shape the top so that it is flat, then pan cage 1
It is designed to be welded to 03.
しかし、このように−次試験が行われた後、バンプ・ボ
ール１０６の上部を整形し、それから、チップ１０１を
パッケージ１０３に実装すると、実装作業に手間を要し
費用の面でも問題がある。However, if the upper part of the bump ball 106 is shaped and the chip 101 is then mounted on the package 103 after the second test is performed in this manner, the mounting work is labor-intensive and there are problems in terms of cost.
また、バンプ・ボール１０６が設けられた半導体チップ
１０１の一次試験は、一般に広く使用されているワイヤ
・ボンディング用の試験装置をそのまま使って試験を行
うことがです、専用の試験装置を使用しなければならな
い。In addition, the primary test of the semiconductor chip 101 provided with the bump balls 106 can be performed using a widely used wire bonding test equipment as is; however, a dedicated test equipment must be used. Must be.
本発明は、上述した従来の半導体チップの実装方法の問
題点に鑑み、半導体チップの接続パッドに対応する接触
子を有する配線孔が設けられたパッケージを該パッケー
ジの一面が前記半導体チップに対向するように配置し、
前記パッケージの配線孔の他面にバンプを密接させ、該
バンプを加熱溶融して前記接触子を前記半導体チップの
接続パッドに電気的に接続することにより、−次試験を
行った後の半導体チップを簡単で確実にパッケージに実
装することを目的とする。In view of the problems of the conventional semiconductor chip mounting method described above, the present invention provides a package provided with wiring holes having contacts corresponding to connection pads of a semiconductor chip, in which one side of the package faces the semiconductor chip. Place it like this,
By bringing a bump into close contact with the other surface of the wiring hole of the package, heating and melting the bump, and electrically connecting the contact to the connection pad of the semiconductor chip, the semiconductor chip after the following test is performed. The purpose is to easily and reliably implement this into a package.
第１図は本発明に係る半導体チップの実装方法の原理を
説明するための図である。FIG. 1 is a diagram for explaining the principle of a semiconductor chip mounting method according to the present invention.
本発明によれば、接続パッド２が設けられた半導体チッ
プ１を準備し、該半導体チップの接続パッド２に対応す
る接触子４を存する配線孔５が設けられたパッケージ３
を該パンケージの一面３ａが前記半導体チップ１に対向
するように配置し、前記パッケージの配線孔５の他面３
ｂにバンプ６を密接させ、該バンプ６を加熱溶融して前
記接触子４を前記半導体チップの接続パッド２に電気的
に接続する半導体チップの実装方法が提供される。According to the present invention, a semiconductor chip 1 provided with connection pads 2 is prepared, and a package 3 provided with wiring holes 5 in which contacts 4 corresponding to connection pads 2 of the semiconductor chip are provided.
is arranged so that one surface 3a of the pan cage faces the semiconductor chip 1, and the other surface 3a of the wiring hole 5 of the package
A semiconductor chip mounting method is provided, in which bumps 6 are brought into close contact with b, and the bumps 6 are heated and melted to electrically connect the contacts 4 to the connection pads 2 of the semiconductor chip.
上述した構成を有する本発明の半導体チップの実装方法
によれば、接続パッド２が設けられた半導体チップ１は
、該半導体チップの接続パッド２に対応する接触子４を
有する配線孔５が設けられたパッケージ３を該パッケー
ジの一面３ａが前記半導体チップ１に対向するようにし
て配置される。According to the semiconductor chip mounting method of the present invention having the above-described configuration, the semiconductor chip 1 provided with the connection pads 2 is provided with the wiring holes 5 having the contacts 4 corresponding to the connection pads 2 of the semiconductor chip. The package 3 is placed so that one surface 3a of the package faces the semiconductor chip 1.
そして、前記パッケージの配線孔５の他面３ｂにはバン
プ６が密接させられる。さらに、該バンプ６は加熱溶融
され、前記接触子４は前記半導体チップの接続パッド２
に電気的に接続される。A bump 6 is brought into close contact with the other surface 3b of the wiring hole 5 of the package. Further, the bumps 6 are heated and melted, and the contacts 4 are connected to the connection pads 2 of the semiconductor chip.
electrically connected to.
以下、図面を参照して本発明に係る半導体チップの実装
方法を説明する。Hereinafter, a semiconductor chip mounting method according to the present invention will be explained with reference to the drawings.
第２図は本発明における半導体チップの一次試験の様子
を示す概略図である。FIG. 2 is a schematic diagram showing a primary test of a semiconductor chip according to the present invention.
第２図に示されるように、本発明の半導体チップの実装
方法において、半導体チップ１の一次試験はワイヤ・ボ
ンディングでチップをパッケージに実装する半導体チッ
プの試験と同様に、半導体チップの接続パッド２にプロ
ーブ針９を接触させることにより行う。ここで、−次試
験に使用する試験装置は、例えば、ワイヤ・ボンディン
グで実装する半導体チップに使用する試験装置、または
、そのような試験装置を応用したものを使用することが
できる。As shown in FIG. 2, in the semiconductor chip mounting method of the present invention, the primary test of the semiconductor chip 1 is similar to the test of the semiconductor chip in which the chip is mounted on the package by wire bonding. This is done by bringing the probe needle 9 into contact with. Here, the test device used for the -next test can be, for example, a test device used for semiconductor chips mounted by wire bonding, or an application of such a test device.
第３図（ａ）および（ｂ）は本発明の半導体チップの実
装方法を説明するための図である。FIGS. 3(a) and 3(b) are diagrams for explaining the semiconductor chip mounting method of the present invention.
半導体チップ１は、第３図（ａ）に示されるように、半
導体チップの接続パッド２を該パッドに対応するパッケ
ージ３の配線孔５に一致させ、さらに、パンケージの下
面３ａに対向するように配置される。ここで、半導体チ
ップ１は基台８の上部に載置されている。また、ここで
実装される半導体チップ１は、例えば、ＤＣ試験等の一
次試験が行われた後のものである。As shown in FIG. 3(a), the semiconductor chip 1 is arranged so that the connection pads 2 of the semiconductor chip are aligned with the wiring holes 5 of the package 3 corresponding to the pads, and are further arranged so as to face the lower surface 3a of the pan cage. Placed. Here, the semiconductor chip 1 is placed on the top of the base 8. Further, the semiconductor chip 1 mounted here has been subjected to a primary test such as a DC test, for example.
そして、パッケージの配線孔５の上面３ｂ上にバンプ６
を密接させて載置する。配線孔５内には接触子４が設け
られていて、この接触子４はバ・７ケージ３の外部端子
と配線７で電気的に接続されている。ここで、配線７は
パッケージ３の内部に埋込まれているが、パッケージ３
の上面３ｂまたは下面３ａの表面に設けてもよい。また
、接触子４もバンプ６が加熱溶融されたとき、該バンプ
６と電気的に接触する位置であれば配線孔５の内側でな
くともよい。Then, a bump 6 is placed on the upper surface 3b of the wiring hole 5 of the package.
Place them close together. A contact 4 is provided in the wiring hole 5, and this contact 4 is electrically connected to an external terminal of the bar cage 3 by a wiring 7. Here, the wiring 7 is embedded inside the package 3;
It may be provided on the upper surface 3b or lower surface 3a. Further, the contact 4 may also be located at a position other than the inside of the wiring hole 5 as long as it is in electrical contact with the bump 6 when the bump 6 is heated and melted.
次に、第３図（ｂ）に示されるように、配線孔５の上部
に密接されたバンプ６を加熱し、溶融させる。このバン
プ６の加熱溶融は、従来より行われているバンプ・ボー
ルの加熱と同様にパッケージ３全体も加熱する。この加
熱により、バンプ６は溶融し、配線孔５を通って半導体
チップ１の接続パッド２に溶着することになる。このと
き、溶融したバンプ６が配線孔５を通り易くなるように
、パッケージ３と基台８との間の空間の圧力を減少させ
てバンプ６を吸引する。もちろん、配線孔５の径が大き
い場合には吸引しなくてもよい。また、このバンプ６の
吸引の代わりに、パッケージ３の上面３ｂから圧力を加
えるようにすることもできる。Next, as shown in FIG. 3(b), the bumps 6 that are brought into close contact with the upper portions of the wiring holes 5 are heated and melted. This heating and melting of the bumps 6 also heats the entire package 3 in the same manner as the conventional heating of bumps and balls. By this heating, the bumps 6 are melted and welded to the connection pads 2 of the semiconductor chip 1 through the wiring holes 5. At this time, the pressure in the space between the package 3 and the base 8 is reduced to attract the bumps 6 so that the melted bumps 6 can easily pass through the wiring holes 5. Of course, if the diameter of the wiring hole 5 is large, suction may not be necessary. Further, instead of suctioning the bump 6, pressure may be applied from the upper surface 3b of the package 3.
このようにして、加熱溶融されたバンプ６は半導体チッ
プの接続バッド２に溶着し、配線孔５内に設けられた接
触子４が接続バッド２に電気的に接続する。これにより
、半導体チップの接続パッド２は、バンプ６、接触子４
および配線７を介してパンケージ３の外部端子に接続さ
れることになる。In this way, the heated and melted bumps 6 are welded to the connection pads 2 of the semiconductor chip, and the contacts 4 provided in the wiring holes 5 are electrically connected to the connection pads 2. As a result, the connection pads 2 of the semiconductor chip are connected to the bumps 6 and the contacts 4.
And it will be connected to the external terminal of the pan cage 3 via the wiring 7.
以上、詳述したように、本発明に係る半導体チップの実
装方法は、半導体チップの接続パッドに対応する接触子
を有する配線孔が設けられたパッケージを該パッケージ
の一面が前記半導体チップに対向するように配置し、前
記パッケージの配線孔の他面にバンプを密接させ、該バ
ンプを加熱溶着して前記接触子を前記半導体チップの接
続バッドに電気的に接続することにより、−次試験を行
った後の半導体チップを簡単で確実にパッケージに実装
することができる。As described in detail above, in the semiconductor chip mounting method according to the present invention, a package provided with wiring holes having contacts corresponding to connection pads of a semiconductor chip is mounted so that one surface of the package faces the semiconductor chip. The next test is carried out by placing a bump in close contact with the other surface of the wiring hole of the package, and electrically connecting the contact to the connection pad of the semiconductor chip by heating and welding the bump. It is possible to easily and reliably mount the semiconductor chip onto a package.
第１図は本発明に係る半導体チップの実装方法の原理を
説明するための図、
第２図は本発明における半導体チップの一次試験の様子
を示す概略図、
第３図（ａ）および（ｂ）は本発明の半導体チップの実
装方法を説明するための図、
第４図は従来における半導体チップの一次試験の様子を
示す概略図、
第５図は従来の半導体チップの実装方法における問題点
を説明するための図である。
１・・・半導体チップ、
２・・・接続バンド、
３・・・パッケージ、
３ａ・・・パッケージの一面（下面）、３ｂ・・・パッ
ケージの他面（上面）、４・・・接触子、
５・・・配線孔、
６・・・バンプ、
７・・・配線、
８・・・基台、
９・・・プローブ針。Fig. 1 is a diagram for explaining the principle of the semiconductor chip mounting method according to the present invention, Fig. 2 is a schematic diagram showing the state of the primary test of the semiconductor chip according to the present invention, and Figs. 3 (a) and (b). ) is a diagram for explaining the semiconductor chip mounting method of the present invention, FIG. 4 is a schematic diagram showing the state of a conventional semiconductor chip primary test, and FIG. 5 is a diagram illustrating problems in the conventional semiconductor chip mounting method. It is a figure for explaining. DESCRIPTION OF SYMBOLS 1... Semiconductor chip, 2... Connection band, 3... Package, 3a... One surface (lower surface) of package, 3b... Other surface (upper surface) of package, 4... Contactor, 5... Wiring hole, 6... Bump, 7... Wiring, 8... Base, 9... Probe needle.
Claims (1)
を準備し、 該半導体チップの接続パッド（２）に対応する接触子（
４）を有する配線孔（５）が設けられたパッケージ（３
）を該パッケージの一面（３ａ）が前記半導体チップ（
１）に対向するように配置し、 前記パッケージの配線孔（５）の他面（３ｂ）にバンプ
（６）を密接させ、 該バンプ（６）を加熱溶融して前記接触子（４）を前記
半導体チップの接続パッド（２）に電気的に接続する半
導体チップの実装方法。 ２、前記加熱溶融されたバンプ（６）をパッケージの配
線孔（５）の一面（３ａ）側から吸引して前記接触子（
４）を前記半導体チップの接続パッド（２）に電気的に
接続する特許請求の範囲第１項に記載の方法。 ３、前記加熱溶融されたバンプ（６）をパッケージの配
線孔（５）の他面（３ｂ）側から加圧して前記接触子（
４）を前記半導体チップの接続パッド（２）に電気的に
接続する特許請求の範囲第１項に記載の方法。[Claims] 1. Semiconductor chip (1) provided with connection pads (2)
Prepare a contactor (2) corresponding to the connection pad (2) of the semiconductor chip.
The package (3) is provided with a wiring hole (5) having a wiring hole (4).
) with one side (3a) of the package facing the semiconductor chip (
1), a bump (6) is brought into close contact with the other surface (3b) of the wiring hole (5) of the package, and the bump (6) is heated and melted to form the contact (4). A method for mounting a semiconductor chip that electrically connects to the connection pad (2) of the semiconductor chip. 2. The heated and melted bump (6) is sucked from one side (3a) of the wiring hole (5) of the package to remove the contact (
4) A method as claimed in claim 1, in which the contact pads (2) of the semiconductor chip are electrically connected to the connection pads (2) of the semiconductor chip. 3. Press the heated and melted bump (6) from the other surface (3b) side of the wiring hole (5) of the package to remove the contact (
4) A method as claimed in claim 1, in which the contact pads (2) of the semiconductor chip are electrically connected to the connection pads (2) of the semiconductor chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21816286A JPS6376339A (en) | 1986-09-18 | 1986-09-18 | Mounting of semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21816286A JPS6376339A (en) | 1986-09-18 | 1986-09-18 | Mounting of semiconductor chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6376339A true JPS6376339A (en) | 1988-04-06 |
Family
ID=16715603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21816286A Pending JPS6376339A (en) | 1986-09-18 | 1986-09-18 | Mounting of semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6376339A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455408B1 (en) * | 1999-09-30 | 2002-09-24 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area |
| KR100447895B1 (en) * | 1997-09-13 | 2004-10-14 | 삼성전자주식회사 | Chip scale package having reduced size corresponding to size of semiconductor chip and fabricating method thereof |
-
1986
- 1986-09-18 JP JP21816286A patent/JPS6376339A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447895B1 (en) * | 1997-09-13 | 2004-10-14 | 삼성전자주식회사 | Chip scale package having reduced size corresponding to size of semiconductor chip and fabricating method thereof |
| US6455408B1 (en) * | 1999-09-30 | 2002-09-24 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area |
| US6621164B2 (en) | 1999-09-30 | 2003-09-16 | Samsung Electronics Co., Ltd. | Chip size package having concave pattern in the bump pad area of redistribution patterns and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1936686A3 (en) | Semiconductor Device, Method for Manufacturing the same, and Method for Mounting the same | |
| KR20150041029A (en) | BVA interposer | |
| JP2738568B2 (en) | Semiconductor chip module | |
| KR960015868A (en) | Laminated package and its manufacturing method | |
| US5569956A (en) | Interposer connecting leadframe and integrated circuit | |
| JPH01238148A (en) | semiconductor equipment | |
| EP0590915A1 (en) | Chip on board assembly | |
| JP3612155B2 (en) | Semiconductor device and lead frame for semiconductor device | |
| JP3430976B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| JPS62281435A (en) | Semiconductor device | |
| JPS6376339A (en) | Mounting of semiconductor chip | |
| JP2674536B2 (en) | Chip carrier semiconductor device and manufacturing method thereof | |
| US6281693B1 (en) | Semiconductor device test board and a method of testing a semiconductor device | |
| JPH09223721A (en) | SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, MOUNTING BOARD, AND MANUFACTURING METHOD THEREOF | |
| JP3234614B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3055496B2 (en) | Semiconductor device mounting structure | |
| JP3174238B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004014637A (en) | Semiconductor device and wire bonding method | |
| JP2822990B2 (en) | CSP type semiconductor device | |
| JPH0436115Y2 (en) | ||
| JPH0451056B2 (en) | ||
| JP2542675B2 (en) | Semiconductor device | |
| US6172318B1 (en) | Base for wire bond checking | |
| JP2505359Y2 (en) | Semiconductor mounting board | |
| JPH08181168A (en) | Semiconductor device |