JPS6375785A

JPS6375785A - 表示制御方式

Info

Publication number: JPS6375785A
Application number: JP61221462A
Authority: JP
Inventors: 克己青山
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1986-09-19
Filing date: 1986-09-19
Publication date: 1988-04-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕コード・メモリの文字コードに基づいて文字パターンを
生成する文字パターン・ジェネレータの出力とビデオ・
メモリの出力とをデータ・モディファイ回路に入力し、
データ・モディファイ回路によって再入力データを演算
し、データ・モディファイ回路の出力を再びビデオ・メ
モリに書込み得るようにした表示制御方式である。

〔産業上の利用分野〕

本発明は、コード・メモリに格納されている文字コード
に基づいて生成された文字パターンと、ビデオ・メモリ
に格納されているイメージ情報とをデータ・モディファ
イ回路により加工し、データ・モディファイ回路の出力
を再びビデオ・メモリに格納出来るようにした表示制御
方式に関するものである。

〔従来の技術〕

従来は、文字を素早く表示させるため、或いはメモリが
非常に高価で節約して使用しなければならなかったため
、小容量のコード・メモリを用意し、ここに文字コード
をストアすることにより、このコードに応じて文字パタ
ーン発生器を動かし、得られたパターンを表示タイミン
グに同期してディスプレイに写し出していた。

そして、メモリが安価になり、且つ文字をイメージとし
て処理すると言う要望が高まって（ると、ビット・マツ
プと称し、プロセッサがキャラクタ・・パターン・メモ
リから対応する文字のパターンを読み出し、ビデオ・メ
モリ上の任意の位置にストアして文字パターンの編集を
行う方式が採用されるようになってきた。

〔解決しようとする問題点〕しかし、ビット・マツプ方式の場合、ディスプレイ装置
が１画面を走査するまでにパターン・データの転送を完
結して置かねばならず（何回もの走査に跨がって画素の
書き替えを行うとチラッキの原因となる）、画素が大容
量化して行くほど、処理時間の制限が厳しくなり、最終
的に表示制御を担当するプロセッサの専用化が必要とな
って来ている。

本発明は、この点に鑑みて創作されたものであって、プ
ロセッサの表示に関する負荷を軽減すること及び画像情
報を扱い易い形で保存して置くことを目的としている。

〔問題点を解決するための手段〕

第１図は本発明の原理図である。同図において、１はコ
ード・メモリ、２はタイミング・ジェネレータ、３はメ
モリ・ゲート回路、４は文字パターン・ジェネレータ、
５はビデオ・メモリ、６はコマンド・レジスタ、７はラ
ッチ、８はデータ・モディファイ回路、９はディスプレ
イ、１０は並列直列変換回路をそれぞれ示している。

コード・メモリｌには、複数の文字コードが格納される
。タイミング・ジェネレータ２は、各回路にタイミング
信号を供給するものである。メモリ・ゲート回路３には
、システム・バスを介してプロセッサ（図示せず）から
送られて来るイメージ情報とデータ・モディファイ回路
８からの出力とが入力され、指示信号に応じてその内の
何れかが選択され、出力される。文字パターン・ジェネ
レータ４は、文字コード１から出力される文字コードに
対応する文字パターンを出力する。ビデオ・メモリ５に
はメモリ・ゲート回路３の出力が入力される。コマンド
・レジスタ６には、システム・バスを介してプロセッサ
から送られて来るコマンドが入力される。ビデオ・メモ
リ５の出力は一旦ラッチ７にセットされる。データ・モ
ディファイ回路８にはラッチ７の出力と文字パターン発
生器４の出力とが人力され、データ・モディファイ回路
８は再入力データを演算して出力する。並列直列変換回
路１０は、データ・モディファイ回路８からの並列デー
タを直列データに変換し、直列データをディスプレイ装
置９に送る。

〔実施例〕

第２図は本発明の１実施例のブロック図である。

同図において、１１はマイクロプロセッサ、１２と１３
はマルチプレクサ、１４はバス・ドライバ、１５は表示
制御回路をそれぞれ示している。マイクロプロセッサ１
１は、コード・メモリ１に文字コードを書き込んだり、
ビット・マツプ・ビデオ・メモリ５にイメージ情報を書
き込んだり、コマンド・レジスタ６に書き込んだりする
ことが出来る。マルチプレクサ１２は、表示制御回路１
５の出力するアドレスとマイクロプロセッサ１１の出力
するアドレスの内の何れかを指示信号に応じて選択し、
選択したアドレスをコード・メモリ１に与えるものであ
る。マルチプレクサ１３は、表示制御回路１５から出力
されるアドレス（メモリ・アドレスとラスタ・アドレス
を連結したもの）と、マイクロプロセッサ１１の出力す
るアドレスの内の何れかを指示信号に応じて選択し、選
択したアドレスをビデオ・メモリ５に与えるものである
。

バス・ドライバ１４は、コード・メモリ１に古き込むデ
ータをドライブするものである。表示制御回路１５は、
内部にメモリ・アドレス発生器、タイミング・ジェネレ
ータ、ラスタ・アドレス発生器などを有している。

コード・メモリｌに文字コードをストアして置くと、タ
イミング・ジェネレータによって所定のタイミングにな
ると、コード・メモリｌの中のデータが読み出され、パ
ターン・ジェネレータ４が起動され、文字パターンを得
る。このパターン情報は、次のパターンが選択されるま
で保持される。

一方、ビデオ・メモリ５からは、パターン・ジェネレー
タ４からの出力と略ぼ同時期に出力が得られ、それは一
旦ラッチしてしまうため直ぐに出力を止めてしまう。こ
の時点で未だ有効になっているパターン・ジェネレータ
４の出力と、一旦うフチされたビデオ・メモリ５からの
データとがデータ・モディファイ回路８に入力される。

データ・モディファイ回路８は、コマンド・レジスタ６
にストアされる各種コマンドにより書き替え、や重ね書
きを指定し、実行コマンドによって１フレーム走査期間
だけモディファ動作を実施する。実際の使い方は予めコ
ード・メモリ１に文字コードを設定し、コマンド・レジ
スタ６にモディファイ作業内容を指示し、最後に実行コ
マンドを発行する形になる。

第３図は本発明の詳細な説明するためのタイミング・チ
ャートである。パターン・ジェネレータ出力とビデオ・
メモリ出力とは、同時にデータ・モディファイ回路８に
入力される。次のタイミングでデータ・モディファイ回
路８からデータが出力されるが、この時点ではメモリ・
ゲート回路３はモディファイ回路の出力を選択して出力
する。

従って、ビデオ・メモリ５の１メモリ・サイクル中に読
出し／書込みが行われる。

第４図はデータ・モディファイ回路の１実施例のブロッ
ク図である。同図において、工６と１７はＯＲ回路、１
８ないし２２はＡＮＤ回路、２３はラッチをそれぞれ示
している。重ね書きイネーブル信号がオンであると、パ
ターン・ジェネレータ側出力とビデオ・メモリ側出力と
を重ね合わせたものがデータ・モディファイ回路８から
出力される。パターン・ジェネレータ出力優先信号がオ
ンであると、パターン・ジェネレータ側出力がデータ・
モディファイ回路８から出力される。パターン・ジェネ
レータ出力信号φは、パターン・ジェネレータ出力の１
ワードがＯのときにオンする信号である。書き替えイネ
ーブル信号がオンで且つパターン・ジェネレータ出力φ
のときは、ビデオ・メモリ側出力がデータ・モディファ
イ回路８から出力される。

第５図はデータ・モディファイ回路の出力例を示す図で
ある。ビデオ・メモリのモディファイ前の出力が第５図
の上人側のようなものであると仮定し、パターン・ジェ
ネレータのモディファイ前の出力が第５図の上布側のよ
うなものであると仮定する。第４図ａのような信号状態
であると第５図ａのようなイメージ情報がデータ・モデ
ィファイ回路８から出力され、第４図すのような信号状
態であると第５図すのようなイメージ情報がデータ・モ
ディファイ回路８から出力され、第４図Ｃのような信号
状態であると第５図Ｃのようなイメージ情報がデータ・
モディファイ回路８から出力される。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、パタ
ーン・ジェネレータに用意されている文字或いはモザイ
ク・パターンの書き替えが僅がなリード／ライト動作で
素早く行うことが出来、また文字をイメージ情報として
扱えるため再加工が容易に行うことが出来る。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明の１実施例の
ブロック図、第３図は本発明の詳細な説明するためのタ
イミング・チャート、第４図はデータ・モディファイ回
路の１実施例のブロック図、第５図はデータ・モディフ
ァイ回路の出力例を示す図である。 ■・・・コード・メモリ、２・・・タイミング・ジェネ
レータ、３・・・メモリ・ゲート回路、４・・・文字パ
ターン・ジェネレータ、５・・・ビデオ・メモリ、６・
・・コマンド・レジスタ、７・・・ラッチ、８・・・デ
ータ・モディファイ回路、９・・・ディスプレイ、１０
・・・並列直列変換回路、１１・・・マイクロプロセッ
サ、１２と１３・・・マルチプレクサ、１４・・・バス
・ドライバ、１５・・・表示制御回路、１６と１７・・
・ＯＲ回路、１８ないし２２・・・ＡＮＤ回路、２３・
・・ランチ。

Claims

【特許請求の範囲】ディスプレイ上の画面と１対１で対応する表示データを
格納するビデオ・メモリ（５）と、画面上に表示される
文字に対応する文字コードを格納するコード・メモリ（
１）と、コード・メモリ（１）の内容によって文字パターンを発
生する文字パターン・ジェネレータ（４）と、文字パタ
ーン・ジェネレータ（４）から得られたパターン・デー
タとビデオ・メモリ（５）から得られたパターン・デー
タとを重ね合わせたり或いは書き替えたりするデータ・
モディファイ回路（８）と、データ・モディファイ回路
（８）からのデータとシステム・バスから直接的にビデ
オ・メモリ（５）に書き込もうとするデータを切り換え
るメモリ・ゲート回路（３）と、各部にタイミング信号を供給するタイミング・ジェネレ
ータ（２）と、データ・モディファイ回路（８）を出力をディスプレイ
に転送する回路（１０）とを具備し、コードとして与えた文字情報をそのままコー
ド情報として或いはイメージ情報として扱えることを特
徴とする表示制御方式。