JPS6367921A - デ−タ収集回路 - Google Patents
デ−タ収集回路Info
- Publication number
- JPS6367921A JPS6367921A JP21150486A JP21150486A JPS6367921A JP S6367921 A JPS6367921 A JP S6367921A JP 21150486 A JP21150486 A JP 21150486A JP 21150486 A JP21150486 A JP 21150486A JP S6367921 A JPS6367921 A JP S6367921A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- pulse
- transmission signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ収集回路に関するものである。
従来のデータ収集回路の一例を第５図に示し説明する。
図において、５０１ はパラレル・シリアル変換部、５
０２はパラレルデータ５１３をシリアルデータ５１４に
変換するパラレル・シリアル変換回路、５０３は収集部
、５０４はパルス発生回路である。そして、５１０はス
トローブ信号を示し、５１１ はクロック信号を示す。
０２はパラレルデータ５１３をシリアルデータ５１４に
変換するパラレル・シリアル変換回路、５０３は収集部
、５０４はパルス発生回路である。そして、５１０はス
トローブ信号を示し、５１１ はクロック信号を示す。
そして、との第５図に示すように、パラレルデータ５１
３をシリアルデータ５１４に変換して収集する回路にお
いて、パラレル・シリアル変換回路５０２に対してパラ
レルデータのラッチのタイミングを決めるストローブ信
号５１０ とシリアルデータ５１４の送出タイミングを
決めるクロック信号５１１ ヲ与えて、パラレルデー
タ５０３をシリアルデータ５１４ として収集するとい
う方法が採られている。
３をシリアルデータ５１４に変換して収集する回路にお
いて、パラレル・シリアル変換回路５０２に対してパラ
レルデータのラッチのタイミングを決めるストローブ信
号５１０ とシリアルデータ５１４の送出タイミングを
決めるクロック信号５１１ ヲ与えて、パラレルデー
タ５０３をシリアルデータ５１４ として収集するとい
う方法が採られている。
上述した従来のデータ収集回路では、パラレル・シリア
ル変換回路に対してクロック信号とストローブ信号の２
本の信号線を接続する必要があシ、このパラレル停シリ
アル変換回路が多数になると、これに対応してクロック
信号およびス）ｏ−ブ信号もそれぞれに必要となシ、非
常にたくさんの信号線の接続が必要になるという問題点
があった。
ル変換回路に対してクロック信号とストローブ信号の２
本の信号線を接続する必要があシ、このパラレル停シリ
アル変換回路が多数になると、これに対応してクロック
信号およびス）ｏ−ブ信号もそれぞれに必要となシ、非
常にたくさんの信号線の接続が必要になるという問題点
があった。
本発明のデータ収集回路は、タイミングパルスおよびデ
ータ収集信号となる送信信号を発生するパルス発生回路
と、このパルス発生回路からの送信信号を受信しその送
信信号の先頭ビットを検出する先頭ビット検出回路と、
上記送信信号をクロックとし上記先頭ビット検出回路の
出力により初期化されるカウンタ回路と、とのカウンタ
回路の出力とパラレルデータにより上記送信信号のパル
スを禁止するパルスインヒビット回路と、このパルスイ
ンヒビット回路の出力信号と上記送信信号の比較を行い
シリアルデータを送出する比較回路によ多構成され、上
記送信信号のパルスを入力されるパラレルデータによっ
て規則的に禁止することによυ情報を伝達することで、
送受各１本の接続でパラレルデータをシリアルデータに
変換して収集するようにしたものである。
ータ収集信号となる送信信号を発生するパルス発生回路
と、このパルス発生回路からの送信信号を受信しその送
信信号の先頭ビットを検出する先頭ビット検出回路と、
上記送信信号をクロックとし上記先頭ビット検出回路の
出力により初期化されるカウンタ回路と、とのカウンタ
回路の出力とパラレルデータにより上記送信信号のパル
スを禁止するパルスインヒビット回路と、このパルスイ
ンヒビット回路の出力信号と上記送信信号の比較を行い
シリアルデータを送出する比較回路によ多構成され、上
記送信信号のパルスを入力されるパラレルデータによっ
て規則的に禁止することによυ情報を伝達することで、
送受各１本の接続でパラレルデータをシリアルデータに
変換して収集するようにしたものである。
本発明においては、データ収集回路において、従来の回
路であったデータ信号とクロック信号およびストローブ
信号を１つの信号に多重化する。
路であったデータ信号とクロック信号およびストローブ
信号を１つの信号に多重化する。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明によるデータ収集回路の一実施例を示す
ブロック図で、基本的構成例を示すものである。
ブロック図で、基本的構成例を示すものである。
図において、１０１ はタイミングパルスおよびデータ
収集信号となる送信信号１１０を発生するパルス発生回
路、１０２はこのパルス発生回路１０１からの送信信号
１１０を受信しその送信信号１１０の先頭ビットを検出
する先頭ビット検出回路、１０３はパルス発生回路１０
１ からの送信信号１１０をクロックとし上記先頭ビ
ット検出回路１０２の出力である初期化信号１１２にょ
シ初期化されるカウンタ回路、１ｏ４はこのカウンタ回
路１０３の出力である制御信号１１３ とノくラレルデ
ータ１１４により送信信号１１０を禁止するパルスイン
ヒビット回路、１ｏ５ はこのパルスインヒビット回路
１０４の出力信号である受信信号１１１ と送信信号１
１０ の比較を行いシリアルデータ１１５ を送出する
比較回路である。１０６ Ｕパラレル・シリアル変換部
を示し、１０７ は収集部を示す。
収集信号となる送信信号１１０を発生するパルス発生回
路、１０２はこのパルス発生回路１０１からの送信信号
１１０を受信しその送信信号１１０の先頭ビットを検出
する先頭ビット検出回路、１０３はパルス発生回路１０
１ からの送信信号１１０をクロックとし上記先頭ビ
ット検出回路１０２の出力である初期化信号１１２にょ
シ初期化されるカウンタ回路、１ｏ４はこのカウンタ回
路１０３の出力である制御信号１１３ とノくラレルデ
ータ１１４により送信信号１１０を禁止するパルスイン
ヒビット回路、１ｏ５ はこのパルスインヒビット回路
１０４の出力信号である受信信号１１１ と送信信号１
１０ の比較を行いシリアルデータ１１５ を送出する
比較回路である。１０６ Ｕパラレル・シリアル変換部
を示し、１０７ は収集部を示す。
そして、送信信号１１０ のパルスを入力されるパラレ
ルデータ１１４によって規則的に禁止することにより情
報を伝達することで、送受各１本の接続でパラレルデー
タをシリアルデータに変換して収集するように構成され
ている。
ルデータ１１４によって規則的に禁止することにより情
報を伝達することで、送受各１本の接続でパラレルデー
タをシリアルデータに変換して収集するように構成され
ている。
このように構成されたデータ収集回路では、従来、この
種の回路で必要であったデータ信号、りロック信号、ス
トローブ信号を１つの信号に多重化することにより、パ
ラレル・シリアル変換部１０６ と収集部１０７のイン
ターフェイスに必要な信号線を必要最小限にしている。
種の回路で必要であったデータ信号、りロック信号、ス
トローブ信号を１つの信号に多重化することにより、パ
ラレル・シリアル変換部１０６ と収集部１０７のイン
ターフェイスに必要な信号線を必要最小限にしている。
そして、データ信号、クロック信号、ストローブ信号を
多重化する方法は、送信信号１１０を受信し、決められ
た位置のパルスを禁止するかしないかで情報を伝送する
方式にもとづいている。
多重化する方法は、送信信号１１０を受信し、決められ
た位置のパルスを禁止するかしないかで情報を伝送する
方式にもとづいている。
第２図は本発明によるデータ収集回路の実施例を示すブ
ロック図で、具体的構成例を示すものである。
ロック図で、具体的構成例を示すものである。
図において、２０１ はパルス発生回路で、このパルス
発生回路２０１は第１図のパルス発生回路１０１ に対
応する。２０２はこのパルス発生回路２０１から出力さ
れた送信信号２２１ のフレームの先頭ビットを検出す
るモノマルチバイブレータで、このモノマルチバイブレ
ータ２０２は第１図の先頭ビット検出回路１０２に対応
する。２０３はクリア同期式カウンタで、このクリア同
期式カウンタ２０３は第１図のカウンタ回路１０３ に
対応する。２０４，２０５はインバータゲート、２０６
゜２０７はアンドゲート、２０８はノアゲートで、これ
らは第１図のパルスインヒビット回路１０４に対応する
回路を構成している。２０９は排他的論理和回路で、こ
の排他的論理和回路２０９ は第１図の比較回路１０５
に対応する。
発生回路２０１は第１図のパルス発生回路１０１ に対
応する。２０２はこのパルス発生回路２０１から出力さ
れた送信信号２２１ のフレームの先頭ビットを検出す
るモノマルチバイブレータで、このモノマルチバイブレ
ータ２０２は第１図の先頭ビット検出回路１０２に対応
する。２０３はクリア同期式カウンタで、このクリア同
期式カウンタ２０３は第１図のカウンタ回路１０３ に
対応する。２０４，２０５はインバータゲート、２０６
゜２０７はアンドゲート、２０８はノアゲートで、これ
らは第１図のパルスインヒビット回路１０４に対応する
回路を構成している。２０９は排他的論理和回路で、こ
の排他的論理和回路２０９ は第１図の比較回路１０５
に対応する。
（−して、２１０はパラレル・シリアル変換部、２１１
は収集部を示し、２２２，２２３はパラレルデータ、
２２４は受信信号、２２５はシリアルデータ、２２６は
クリア信号を示す。
は収集部を示し、２２２，２２３はパラレルデータ、
２２４は受信信号、２２５はシリアルデータ、２２６は
クリア信号を示す。
つぎにこの第２図に示す実施例の動作を第３図を参照し
て説明する。
て説明する。
第３図は第２図に示す実施例のタイムチャートで、ωは
送信信号２２１ を示したものであシ、ｏ３）、（Ｃ）
はパラＬ／／ｌ／データ２２２，２２３、（ｄ）は受信
信号、（ｅ）はシリアルデータ２２５、（ｆ）はクリア
信号２２６を示したものである。゛ まず、パルス発生回路２０１から出力された送信信号２
２１ （第３図（ａ）参照）の先頭ビットをモノマルチ
バイブレータ２０２で検出し、その出力のクリア信号２
２６（第３図（ｆ）参照）でクリア同期式カウンタ２０
３をリセットする。つぎに、とのクリア同期式カウンタ
２０３の出力ＱＡ、ＱＢと、インバータゲート２０４．
２０５ とアンドゲート２０６ 、２０７ およびノア
ゲート２０８からなる論理ゲートによって、第３図（ｂ
） 、 （ｃ）に示すような波形のパラレルデータ２２
２，２２３の各パラレル入力によってそれぞれ決められ
た位置のパルスを禁止し、受信信号２２４（第３図（ｄ
）参照〕 として出力する。この例では、パラレルデー
タ２２２が２番目のパルス、パラレルデータ２２３が３
番目のパルスに割当てられている。
送信信号２２１ を示したものであシ、ｏ３）、（Ｃ）
はパラＬ／／ｌ／データ２２２，２２３、（ｄ）は受信
信号、（ｅ）はシリアルデータ２２５、（ｆ）はクリア
信号２２６を示したものである。゛ まず、パルス発生回路２０１から出力された送信信号２
２１ （第３図（ａ）参照）の先頭ビットをモノマルチ
バイブレータ２０２で検出し、その出力のクリア信号２
２６（第３図（ｆ）参照）でクリア同期式カウンタ２０
３をリセットする。つぎに、とのクリア同期式カウンタ
２０３の出力ＱＡ、ＱＢと、インバータゲート２０４．
２０５ とアンドゲート２０６ 、２０７ およびノア
ゲート２０８からなる論理ゲートによって、第３図（ｂ
） 、 （ｃ）に示すような波形のパラレルデータ２２
２，２２３の各パラレル入力によってそれぞれ決められ
た位置のパルスを禁止し、受信信号２２４（第３図（ｄ
）参照〕 として出力する。この例では、パラレルデー
タ２２２が２番目のパルス、パラレルデータ２２３が３
番目のパルスに割当てられている。
そして、排他的論理和回路２０９ で受信信号２２４
（第３図（ｅ）参照）が得られる。
（第３図（ｅ）参照）が得られる。
なお、この実施例では各フレームの先頭ビットの検出を
クロックの立上シ動作のモノマルチバイブレータ２０２
を用い、その時定数をｔｌ＜ｔ＜ｔｌに設定することに
よって実現している。
クロックの立上シ動作のモノマルチバイブレータ２０２
を用い、その時定数をｔｌ＜ｔ＜ｔｌに設定することに
よって実現している。
第４図は本発明の他の実施例を示すブロック図である。
図において、４０１，４０２，４０３は直列に接続され
たパラレル・シリアル変換部、４０４は収集部である。
たパラレル・シリアル変換部、４０４は収集部である。
４１１，４１２，４１３ はパラレルデータを示し、４
１４はシリアルデータを示す。
１４はシリアルデータを示す。
そして、この第４図はパラレル・シリアル変換部４０１
〜４０３をシリアルに接続する場合の実施例で、複数の
場所でパラレルデータ４１１〜４１３を変換し、シリア
ルデータ４１４として受信することができる。
〜４０３をシリアルに接続する場合の実施例で、複数の
場所でパラレルデータ４１１〜４１３を変換し、シリア
ルデータ４１４として受信することができる。
〔発明の効果〕
以上説明したように、本発明によれば、データ収集回路
において、従来の回路であったデータ信号とクロック信
号およびストローブ信号を１つの信号に多重化すること
により、パラレル・シリアル変換回路と収集部との接続
を必要最小限にできるので、実用上の効果は極めて大で
ある。
において、従来の回路であったデータ信号とクロック信
号およびストローブ信号を１つの信号に多重化すること
により、パラレル・シリアル変換回路と収集部との接続
を必要最小限にできるので、実用上の効果は極めて大で
ある。
第１図は本発明によるデータ収集回路の一実施例の基本
的構成を示すブロック図、第２図は本発明の実施例の具
体的構成を示すブロック図、第３図は第２図の動作説明
に供するタイムチャート、第４図は本発明の他の実施例
を示すブロック図、第５図は従来のデータ収集回路の一
例を示すブロック図である。 １０１．２０１ ・・・・パルス発生回路、１０２・・
・・先頭ビット検出回路、１０３ ・・・・カウンタ回
路、１０４ ・・・・パルスインヒビット回路、１０
５ ・・・・比較回路。
的構成を示すブロック図、第２図は本発明の実施例の具
体的構成を示すブロック図、第３図は第２図の動作説明
に供するタイムチャート、第４図は本発明の他の実施例
を示すブロック図、第５図は従来のデータ収集回路の一
例を示すブロック図である。 １０１．２０１ ・・・・パルス発生回路、１０２・・
・・先頭ビット検出回路、１０３ ・・・・カウンタ回
路、１０４ ・・・・パルスインヒビット回路、１０
５ ・・・・比較回路。
Claims (1)
- タイミングパルスおよびデータ収集信号となる送信信号
を発生するパルス発生回路と、このパルス発生回路から
の送信信号を受信しその送信信号の先頭ビットを検出す
る先頭ビット検出回路と、前記送信信号をクロックとし
前記先頭ビット検出回路の出力により初期化されるカウ
ンタ回路と、このカウンタ回路の出力とパラレルデータ
により前記送信信号のパルスを禁止するパルスインヒビ
ット回路と、このパルスインヒビット回路の出力信号と
前記送信信号の比較を行いシリアルデータを送出する比
較回路により構成され、前記送信信号のパルスを入力さ
れるパラレルデータによつて規則的に禁止することによ
り情報を伝達することで、送受各１本の接続でパラレル
データをシリアルデータに変換して収集するようにした
ことを特徴とするデータ収集回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21150486A JP2570268B2 (ja) | 1986-09-10 | 1986-09-10 | デ−タ収集回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21150486A JP2570268B2 (ja) | 1986-09-10 | 1986-09-10 | デ−タ収集回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6367921A true JPS6367921A (ja) | 1988-03-26 |
| JP2570268B2 JP2570268B2 (ja) | 1997-01-08 |
Family
ID=16607031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21150486A Expired - Lifetime JP2570268B2 (ja) | 1986-09-10 | 1986-09-10 | デ−タ収集回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570268B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349857A (en) * | 1988-08-12 | 1994-09-27 | Murata Manufacturing Co., Ltd. | Vibratory gyroscope |
| US5569969A (en) * | 1988-08-12 | 1996-10-29 | Murata Manufacturing Co., Ltd. | Vibrator and vibratory gyroscope using the same |
| US5874674A (en) * | 1988-08-12 | 1999-02-23 | Murata Manufacturing Co., Ltd. | Vibrator including piezoelectric electrodes or detectors arranged to be non-parallel and non-perpendicular to coriolis force direction and vibratory gyroscope using the same |
-
1986
- 1986-09-10 JP JP21150486A patent/JP2570268B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349857A (en) * | 1988-08-12 | 1994-09-27 | Murata Manufacturing Co., Ltd. | Vibratory gyroscope |
| US5505085A (en) * | 1988-08-12 | 1996-04-09 | Murata Manufacturing Co., Ltd. | Vibrator and vibratory gyroscope using the same |
| US5569969A (en) * | 1988-08-12 | 1996-10-29 | Murata Manufacturing Co., Ltd. | Vibrator and vibratory gyroscope using the same |
| US5874674A (en) * | 1988-08-12 | 1999-02-23 | Murata Manufacturing Co., Ltd. | Vibrator including piezoelectric electrodes or detectors arranged to be non-parallel and non-perpendicular to coriolis force direction and vibratory gyroscope using the same |
| US6016699A (en) * | 1988-08-12 | 2000-01-25 | Murata Manufacturing Co., Ltd. | Vibrator including piezoelectric electrodes of detectors arranged to be non-parallel and non-perpendicular to Coriolis force direction and vibratory gyroscope using the same |
| US6016698A (en) * | 1988-08-12 | 2000-01-25 | Murata Manufacturing Co., Ltd. | Vibratory gyroscope including piezoelectric electrodes or detectors arranged to be non-parallel and non-perpendicular to coriolis force direction |
| US6161432A (en) * | 1988-08-12 | 2000-12-19 | Murata Manufacturing Co., Ltd. | Vibrator and vibratory gyroscope using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570268B2 (ja) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753915B2 (ja) | 通信制御装置 | |
| JPS6367921A (ja) | デ−タ収集回路 | |
| JPS5816771B2 (ja) | 回線切換方式 | |
| US4809303A (en) | Dynamic speed shifter for fiber optic work station | |
| JPH0746802B2 (ja) | フレ−ム同期回路 | |
| SU1159164A1 (ru) | Преобразователь последовательного кода в параллельный | |
| JPH0710047B2 (ja) | 零連誤り検出回路 | |
| CN111917504B (zh) | 一种传输多路数据的双线同步高速传输系统 | |
| JPS6253539A (ja) | フレ−ム同期方式 | |
| SU1649676A1 (ru) | Преобразователь кодов | |
| SU1541622A1 (ru) | Устройство дл сопр жени вычислительной машины с аппаратурой передачи данных | |
| SU1322355A1 (ru) | Обнаружитель битовой ошибки в последовательном цифровом тестовом потоке | |
| SU1464292A2 (ru) | Преобразователь последовательного кода в параллельный | |
| SU1741270A1 (ru) | Преобразователь кода системы счислени с одним основанием в код системы счислени с другим основанием | |
| SU1651383A1 (ru) | Преобразователь биимпульсного кода в бинарный | |
| SU1197090A2 (ru) | Устройство дл определени ранга числа | |
| JPS63211998A (ja) | アラ−ムデ−タ収集回路 | |
| SU1417193A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
| SU1615893A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
| JPH0117198B2 (ja) | ||
| US6282199B1 (en) | ATM switch system employing an efficient clock pulse division technique | |
| SU1580581A1 (ru) | Система передачи двоичной информации | |
| SU1175037A1 (ru) | Резервированный генератор синхроимпульсов | |
| SU1513626A1 (ru) | Устройство для преобразования последовательного кода в параллельный 2 | |
| JPH067601Y2 (ja) | ビットエラーレート検出回路 |