JPS6367430B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、周波数安定性が良好であるというジ
エンセン回路の特徴を巧みに利用し、外部パルス
発生器なしに二次側のチヨツパ部をパルス幅制御
できるように工夫したコンバータ回路に関するも
のである。

スイツチングレギユレータ回路には様々な回路
方式のものがあるが、そのなかの一つに、一次側
に設けたロイヤー回路やリンギングチヨークコン
バータ回路を用いた自励発振回路と、二次側に設
けた外部パルス発生器を有するパルス幅制御式チ
ヨツパ型レギユレータとを組合わせたものがあ
る。このようなスイツチングレギユレータ回路
は、効率よく電圧変換ができ、自励発振回路中の
トランスによつて入出力間を絶縁でき、マルチ出
力を取出しやすいという利点を有するため、最
近、徐々に利用されつつある。

従来のこの種のスイツチングレギユレータ回路
は、例えば第１図に示すように構成されている。
すなわち、ロイヤー回路１０の出力を、ダイオー
ドＤ１，Ｄ２及びコンデンサＣ１よりなる整流回
路で直流にし、それをスイツチングトランジスタ
Ｑ１を有するチヨツパ部でチヨツピングし、チヨ
ークコイルＬ及びコンデンサＣ２からなるフイル
タで直流化する構成である。チヨツパ部は、外部
パルス発生器１２からの出力と、コンバータの出
力と基準電圧Vrefとの差分とによつて、パルス
幅制御部１６にてパルス幅制御がなされる。

しかし、このような回路構成だと、一次側自励
発振回路の発振周波数が入力変動や負荷変動に対
して著しく変動するのに対して、二次側はパルス
発生器からの一定周波数のパルスでスイツチング
するため、一次側と二次側とで周波数のずれが生
じ、うなりを生じることになる。このことは、特
に二次側をマルチ出力として取出す場合、出力相
互間で干渉が生じる欠点がある。また、外部パル
ス発生器を別に設けねばならないため部品点数が
多くなるし、それを動作させるための補助電源も
必要となる。

本発明の目的は、このような従来技術の欠点を
解消し、自励発振型で、しかも周波数を固定し、
うなりを生じないように同期化することができ、
部品点数の削減と性能の向上を計ることができる
ようなパルス幅制御方式のDC／DCコンバータ回
路を提供することにある。

本発明者は、ロイヤー回路を変形した回路の一
つであるジエンセン（Jensen）回路が良好な発
振周波数安定性を呈することに着目し、これをパ
ルス発生源としてチヨツパ部を駆動できるのでは
ないかと想到し、本発明を完成させるに至つたも
のである。

以下、図面に基づき本発明について詳述する。
第２図は本発明の一実施例を示す回路図である。
本発明では、一次側の自励発振回路としてジエン
セン回路２０が用いられる。これは、前述した如
くロイヤー回路の変形回路であつて、通常のヒス
テリシス特性のコアを用いる出力トランスＴ１
と、角型ヒステリシス特性のコアを用いるトラン
ジスタＱ２，Ｑ３駆動用のトランスＴ２との２個
のトランスを用いるものである。出力トランスＴ
１の二次側には従来同様、ダイオードＤ１，Ｄ２
及びコンデンサＣ１よりなる整流回路を介してス
イツチングトランジスタＱ１を有するチヨツパ回
路２４が接続され、更に、チヨークコイルＬ及び
コンデンサＣ２からなるフイルタが接続されてい
る。

本発明が従来技術と顕著に相違する点は、ジエ
ンセン回路２０の出力トランスＴ１の二次巻線Ｎ
２の一部に抵抗Ｒ１とコンデンサＣ３とからなる
積分回路２２を挿入し、その出力をトランジスタ
Ｑ４のベースに供給するよう構成した点である。

なお、ダイオードＤ３は、トランジスタＱ１が
オフの間、コイルＬの中に磁束として蓄えられた
エネルギーをコンデンサＣ２に対する充電電流と
して流しつづける機能を果す、所謂フライホイー
ルダイオードである。また、この実施例では、基
準電圧の作成と電圧比較は、抵抗Ｒ２，Ｒ３とツ
エナーダイオードZD及びトランジスタＱ５によ
つて行われる。

さて、本実施例に示す装置の動作について説明
すると次の通りである。前述の如く、一次側の自
励発振回路はジエンセン回路であるから、入力電
圧変動や負荷電圧変動に対して発振周波数はほと
んど変化しない。従つて、出力トランスＴ１の二
次側電圧波形は一定周波数の矩形波となるので、
丁度、パルス発生器の役目を果すことができる。
本発明では、この矩形波パルスを抵抗Ｒ１とコン
デンサＣ３とからなる積分回路２２で積分して三
角波形とし、これでトランジスタＱ４を駆動す
る。

パルス幅制御部は従来同様であつてもよいが、
本実施例のように構成すると小数のデイスクリー
ト部品で済むため極めて好都合である。この部分
は本発明の要旨からは外れるが、その動作につい
ても簡単に説明しておく。三角波出力がトランジ
スタＱ４のベース・エミツタ間電圧より高い期
間、該トランジスタＱ４は導通してスイツチング
トランジスタＱ１をオンとし、逆に三角波出力が
トランジスタＱ４のベース・エミツタ間電圧より
低い期間はトランジスタＱ４が非導通となつてＱ
１をオフとする。このようなＱ１のオン・オフ動
作によつて出力電圧が発生する。ツエナーダイオ
ードZDと電圧制御用トランジスタＱ５とは、出
力電圧に応じて三角波出力の充放電の時定数を変
化させる機能を果し、それによつてパルス幅制御
がなされることになる。つまり、ツエナーダイオ
ードZDは、その定電圧性により出力電圧の変化
分を電流の変化分として検出し、トランジスタＱ
５を動作させるのである。

上記実施例は、回路構成的には極めて簡単で好
ましいのであるが、出力電圧と比較する基準電圧
をツエナーダイオード１本で発生されているの
で、出力電圧の大、小によりツエナー電圧を変え
ねばならないし、ツエナー電圧の温度変化がその
まま出力電圧の変動としてあらわれてしまうた
め、使用範囲が制限されるといつた問題点があ
る。

第３図に示す実施例は、かかる問題点を解消し
うるものである。この実施例では、出力トランス
Ｔ１に別巻線Ｎ３を設け、ダイオードＤ４とコン
デンサＣ４とで整流平滑化し、電界効果トランジ
スタＱ６とツエナーダイオードZD１により定電
流・定電圧回路を構成し、トランジスタＱ７によ
り出力電圧と基準電圧との比較を行うことにより
電圧安定度の高い出力電圧を得ることができるよ
うになつている。本実施例において、別巻線Ｎ３
を設ける理由は、基準電圧のもとになるツエナー
ダイオードZD１のツエナー電圧の温度係数が丁
度±０となるような電圧を得るためである。ま
た、Ｑ１にFETを用いているので定電流性が得
られる。その他の構成は、基本的には第２図に示
す実施例の場合と同様なので、対応する部分に同
一符号を付し、それらについての記載は省略す
る。

本発明は上記のようにジエンセン回路を用い、
その出力の一部を利用してクロツクパルスを作成
するよう構成されているため、特別に外部にパル
ス発生器を設ける必要がなく、ジエンセン回路自
身が小型化しやすいという性質をもつこととが相
俟つて、装置の小型化、簡略化が可能であるし、
発振回路が複数個あつてもそれらは全て同じ周波
数で発振しているため、一次側と二次側とでうな
りを生じることもなく、また二次出力をマルチで
取出す場合でも出力相互間の干渉がなく、更に
は、全て自励式であるため補助電源は全く不要で
あるなど、すぐれた効果を奏しうるものである。

【図面の簡単な説明】

第１図は従来技術を示す回路図、第２図は本発
明に係るコンバータ回路の一実施例を示す回路
図、第３図は本発明の他の施例を示す回路図であ
る。 ２０……ジエンセン回路、２２……積分回路、
２４……チヨツパ回路。

Claims (1)

【特許請求の範囲】
1. １ 一次側に設けた自励発振回路と二次側に設け
   たパルス幅制御型チヨツパ回路とが組合わされた
   定電圧スイツチング回路において、前記自励発振
   回路としてジエンセン回路を用い、その二次側交
   流出力を積分回路を介して前記チヨツパ回路に供
   給してパルス幅制御させることを特徴とする自励
   発振型パルス幅制御コンバータ回路。