JPS6364391A - 電子部品の高密度実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、各種電子装置、制御機器等に使用されている
電子部品の高密度実装方法に関するものである。

従来の技術 従来の電子部品の実装方法について第３図を参照しなが
ら説明すると、回路基板（プリント基板）１０１の孔１
０２にデュアルインラインパッケージ（ＤＩＰ）に収納
された集積回路素子（以下、ＩＣと称す）１０３の端子
１０．１を挿通させる。これと共にチップタイプの電子
部品１０５は回路基板１０１に接着剤１０６により接着
し、リード付電子部品１０７ばそのリード１０８を回路
基板１０１の孔１０９に挿通させる。然る後、ＩＣ１０
３の端子１０４と、電子部品１０５の電極１１０と、電
子部品１０７のリード１０８を回路基板１０１に半田づ
け１１１により接続する。

発明が解決しようとする問題点 しかしながら、上記従来例においては、ＩＣ１０３を含
めたすべての電子部品が回路基板１．０１上に平面的に
配列されているため、電子部品の高密度実装を得ようと
すると、基板面積が広くなり、電子装置等の小型化を図
ることができないという問題があった。

そこで、本発明は、このような従来の問題を解決するも
のであり、電子部品を低コストで高密度に実装すること
ができ、また平面上で占める回路基板の面積を縮小して
電子装置等の小型化を図ることができ、また配線を容易
に行うことがてき、さらには高機能化を図ることができ
るようにした電子部品の高密度実装方法を提供しようと
するものである。

問題点を解決するだめの手段 そして上記問題点を解決するための本発明の技術的な手
段は、集積回路素子の外部電極の一部を他の回路と接続
しない電子部品とのみ接続し、集積回路素子の残る外部
電極を回路基板；二接続するものである。

作　　　　用 本発明は、上記構成により、集積回路素子の外部電極を
そのまま利用して集積回路素子の周辺電子部品を集積回
路素子の面積内に納めることができるので、低コストで
回路基板面積を縮小することが可能となり、電子装置等
の小型化を図ることができ、また電子部品の高密度実装
を行うことができるので、高機能化を図ることができる
。ここで、全体の高さが高くなるが、これは電子装置全
体の高さに影響を及ぼすことは少ないので問題とはなら
ない。

実施例 以下、本発明の実施例について図面を参照しながら説明
する。

先ず、本発明の第１実施例について説明する。

第１図において、１はプリント基板よりなる主基板（回
路基板）、２は集積回路素子（以下、ＩＣと称す）、３
はチップ型の電子部品、４はリード付電子部品、５はサ
ブ基板で、プリント基板等よりなり、ＩＣ２とほぼ同じ
面積に形成されている。

６はチップタイプの電子部品である。

実装順序について説明すると、先ず、サブ基板５上に電
子部品６の電極７を半田づけ８等により接続して固定す
る。ＩＣ２はその外部電極の中、他の回路と接続されな
い電子部品６とのみ接続する外部電極９を主基板１上の
電子部品３，４と接続する外部電極１０とは反対側の上
方に折り曲げて独立（分離）させておく。この外部電極
９をサブ基板５に形成した孔１１　に挿通させ、この外
部電極９をサブ基板５上の電子部品６に半田づけ８によ
り接続する。その他の外部電極１０は主基板１に形成し
た孔１２に挿通させる。次にチップタイプの電子部品３
を接着剤１３により主基板１に接着するさ共に、リード
付の電子部品４のリード１５　を主基板１に形成した孔
１６　に挿通させる。

然る後、ＩＣ２の外部端子１０、電子部品３の電極１４
、電子部品４のＩＪ−１−１５を主基板１にそれぞれ半
田づけ８により接続する。

上記第１実施例によれば、本来、主基板１上に搭載され
るべき電子部品６をＩＣ２の独立電極９のみによりサブ
基板５を介してＩＣ２０面面積内接続することができる
ので、サブ基板５と主基板１間の接続は不要であり、一
般ＩＣの外部電極をそのまま利用するこ吉ができる。従
って、低コストで基板１の面積を縮小することができる
。またＩＣ２の外部電極の一部、すなわち独立した外部
電極９が主基板ｌに挿入されなくなるので、主基板１の
配線面に余裕ができ、配線の引きまわしが容易になる。

またＩＣ２に電子部品６を接続したものを一つの部品と
して、標準化したモジュール構造とするこ吉がでさ、設
計や生産の合理化を図ることができる。さらに電子部品
６を外部に配置しているので、その交換が容易となる。

次に本発明の第２実施例について説明する。

本実施例においては、第２図に示すようにＩＣ２の外部
電極の中、サブ基板５上の電子部品６のみに接続する外
部電極９を主基板１上の電子部品３．４と接続する外部
電極１０より短く形成し、短い外部電極９をサブ基板５
に形成した孔１１に挿通させる。この外部電極９をサブ
基板５上に接続されている電子部品６に半田づけ８によ
り接続する。次にＩＣ２の長い外部電極１０を主基板１
に形成した孔１２に挿通させ、半田づけ８により接続す
るようにしたものであり、その他の構成は上記第１実施
例と同様である。上記サブ基板５は電子部品６と上下逆
或いは主基板に下付けにしてもよい。

尚、主基板１とサブ基板５はプリント基板以外のセラミ
ック、メタル等、いかなる材質でもよく、片面パターン
のみでなく、両面、多層等、すべての回路基板を適用す
ることができる。また電子部品はすべての種類のものを
適用することができる。

またＩＣ２はプーアルインラインパッケージ（ＤＩＰ）
のみてなく、あらゆるタイプのパッケージについて適用
することができる。またサブ基板５の椋ζ、大きさ、接
続方法はあらゆるものを適用することができる。さらに
サブ基板５を用いることなく、電子部品６を直接外部電
画９に接続することもてきる。

発明の効果 上記のように本発明によれば、集積回路素子の外部電極
の一部を他の回路と接続しない電子部品とのみ接続し、
集積回路素子の残る外部電極を回路基板に接続するよう
にしているので、集積回路素子の外部電極をそのまま利
用して集積回路素子の周辺電子部品の一部を集積回路素
子の面積内に納めることができ、低コストで電子部品の
高密度実装を図ることができ、しかも回路基板面積を縮
小して電子装置等の小型化を図ることができるっまた集
積回路素子の下方の回路基板面積に余裕ができ、配線を
容易に行うことができる。

【図面の簡単な説明】

第１図は本発明の第１実施例における実装方法を示す断
面図、第２図は本発明の第２実施例を示す断面図、第３
図は従来の実装方法を示す；断面図である。

Claims (1)

【特許請求の範囲】
1. 集積回路素子の外部電極の一部を他の回路と接続しない
   電子部品とのみ接続し、集積回路素子の残る外部電極を
   回路基板に接続することを特徴とする電子部品の高密度
   実装方法。