JPS6362144B2

JPS6362144B2 -

Info

Publication number: JPS6362144B2
Application number: JP56210394A
Authority: JP
Priority date: 1981-12-30
Filing date: 1981-12-30
Publication date: 1988-12-01
Also published as: JPS58116828A

Description

【発明の詳細な説明】本発明は、パケツト伝送により送られて来る情
報の各情報ビツトを取り出すために用いられるク
ロツクパルスの発生回路に関し、特にパケツト伝
送情報の各情報ビツトに自動的に位相合せされた
クロツクパルスを発生するクロツクパルス発生回
路に関するものである。

パケツト伝送は、各種の情報をブロツク伝送す
ることにより伝送精度および伝送効率を高めたも
のであり、例えば、文字情報伝送テレビジヨン方
式に於いては、文字信号の伝送に利用されてい
る。この場合、文字情報伝送テレビジヨン方式は
文字信号（図形も含む）をテレビジヨン信号の垂
直帰線期間に於ける複数ラインに多重化してパケ
ツト伝送を行なうものであり、受信側に於いては
パケツト伝送により送られて来る文字信号をメモ
リ情報として順次メモリに書き込み、テレビジヨ
ンの水平および垂直走査周期に同期した周期でメ
モリ情報を読み出してテレビジヨンの画面に表示
されるものである。従つて、文字情報が多重化さ
れたカラーテレビ信号は、例えば第１図に１水平
走査期間を示すように、水平同期信号HS、カラ
ーバースト信号CBに続いて例えば296ビツトの文
字信号が送られて来るように構成されている。そ
して、この文字信号CSは走り込み基準信号RIと
情報データIDとからなり、走り込み基準信号RI
は、第２図にその拡大図を示すように2.86MHzの
16ビツトパルスによつて構成されており、情報デ
ータIDは走り込み基準信号RIに於けるパルス周
期に同期した5.73MHzのビツトレートを有する非
ゼロもどり法（NRZ）により表わされる信号と
なつている。

従つて、このように構成された文字信号CSの
受信処理に際しては、文字情報受信機の内部に受
信文字信号CSの各ビツトに位相およびレートが
一致するクロツクパルスを発生するクロツクパル
ス発生回路を設け、このクロツクパルスを用いて
文字受信信号CSをサンプリングすることにより
情報データIDの各情報ビツトを取り出している。
この場合、クロツクパルス発生回路は、受信文字
信号CSから分離して取り出した2.86MHzの走り
込み基準信号RIを入力として引き込み発振を行
なうことにより、ほぼ１水平走査期間にわたつて
発振を持続する発振回路が用いられており、これ
によつて発生されるクロツクパルスの位相および
レートを、受信文字信号CSの各ビツトに一致さ
せている。

しかしながら、上記構成によるクロツクパルス
発生回路に於いては、文字信号CSの冒頭部分に
於いてのみ送られて来る走り込み基準信号RIに
引き込まれて発振を持続する発振回路を利用した
ものであるために、発生されるクロツクパルスの
周期および位相は一時的な走り込み基準信号RI
によつて一義的に決定されることになる。この結
果、何かの原因によつて文字信号CSの位相が変
化すると、文字信号CSの各ビツトに対するサン
プリング用クロツクパルスの位相がずれて正確な
信号処理が行なえなくなる問題を有している。

従つて、本発明による目的は、パケツト伝送に
より送られて来る情報信号の情報ビツトが何かの
原因によつて位相変動したとしても、常に位相同
期したクロツクパルスが得られるクロツクパルス
発生回路を提供することである。

このような目的を達成するために本発明による
クロツクパルス発生回路は、バケツト伝送により
送られて来る情報信号の各情報ビツトの位相に対
応して発生されるクロツクパルスの位相を自動調
整するように構成したものである。以下、図面を
用いて本発明によるクロツクパルス発生回路を詳
細に説明する。

第３図は本発明によるクロツクパルス発生回路
の一実施例を示す回路図であつて、特に文字情報
伝送テレビジヨン受信機に用いられるクロツクパ
ルス発生回路に適用した場合を示す。同図に於い
て１はパケツト伝送により送られて来る情報信号
としての文字信号CSを入力とし、この文字信号
CSの各ビツト信号のエツジ、つまり前縁および
後縁を検出して一定パルス幅のサンプリングパル
スSPを発生するエツジ検出回路であつて、文字
信号CSを微分するコンデンサ２と抵抗３とから
なる第１微分回路４と、インバータ５によつて反
転された文字信号CSを微分するコンデンサ６と
抵抗７とからなる第２微分回路８と、第１，第２
微分回路４，８の出力をそれぞれ入力とするオア
ゲート９とによつて構成されている。１０は位相
判別回路を構成するＤタイプのフリツプフロツプ
回路であつて、後述するクロツクパルス選択回路
１５から出力されるクロツクパルスCPを入力Ｄ
としかつ前記サンプリング信号SPをクロツク入
力CKとしており、サンプリングパルスSPに対す
るクロツクパルスCPの遅れに対しては出力Ｑを
“Ｈ”とし、進みに対しては出力を“Ｈ”とす
る位相判別出力を発生する。１１は前記エツジ検
出回路１から発生されるサンプリングパルスSP
をクロツク入力CKとする５ビツトのアツプダウ
ンカウンタであつて、フリツプフロツプ回路１０
の出力Ｑをダウンモードの制御入力DOとすると
ともに、出力をアツプモードの制御入力UPと
している。また、このアツプダウンカウンタ１１
はそのプリセツト入力PRにテレビ信号から分離
して取り出したパケツト伝送に於ける、伝送開始
信号としての水平同期信号HSを入力としており、
この水平同期信号HSが供給される毎に所定値に
プリセツトされるものであり、ここではフルカウ
ント値「32」のほぼ1/2である「15」にセツトさ
れる。１２はアツプダウンカウンタ１１の出力端
Q^A〜Q^Eから出力される２進の計数値を入力ａ〜
ｅとして10進数に変換するデコーダ、１３はパケ
ツト伝送により送られて来る情報信号としての文
字信号CSの基本ビツトレートと一致する5.73M
Hzの原クロツクパルスCP′を発生するクロツク発
振器、１４は複数の遅延出力端を有する遅延回路
を構成するデイレーラインであつて、デコーダ１
２の出力端数と同一の出力端O₀〜O₃₂を有してお
り、クロツク発振器１３から供給される原クロツ
クパルスCP′を順次遅延させながら各出力端O₀〜
O₃₂から順次出力するように構成されている。１
５はデコーダ１２の出力に対応したデイレーライ
ン１４の出力端から発生される出力を選択して、
文字信号CSの各ビツトに位相同期されたクロツ
クパルスCPとして送出するクロツクパルス選択
回路であつて、デコーダ１２とデイレーライン１
４の対応する出力端から発生される信号の一致を
求めるアンドゲート１６₁〜１６₃₂と、各アンド
ゲート１６₁〜１６₃₂の出力を入力とするオアゲ
ート１７とによつて構成されている。

このように構成されたクロツクパルス発生回路
に於いて、クロツク発振器１３はパケツト伝送に
より送られて来る情報としての文字信号CSの基
本ビツト周期に一致する5.73MHzの原クロツクパ
ルスCP′を発生し続けている。そして、この原ク
ロツクパルスCP′はデイレーライン１４に供給さ
れ、各出力端O₀〜O₃₂にそれぞれ6ns単位で順次
遅延されながら出力されている。

一方、アツプダウンカウンタ１１は、テレビ信
号を分離して取り出した水平同期信号HSが供給
される毎に、予め定められたほぼ中央のプリセツ
ト値「15」にセツトされており、文字信号CSが
供給されない状態に於いては、このアツプダウン
カウンタ１１のプリセツト出力がデコーダ１２に
於いてデコードされて出力端O₁₅から出力が送出
されることになる。そして、クロツク発振器１３
から発生される原クロツクパルスCP′がデイレー
ライン１４に於いて順次遅延され、出力端O₁₅か
ら出力が発生される毎にアンドゲート１６₁₅のみ
から一致出力が送出されることになる。そして、
このアンドゲート１６₁₅の出力、つまり原クロツ
クパルスCP′がデイレーライン１４に於いて6ns
×15＝90ns遅延された信号がクロツクパルスCP
として送出されることになる。つまり、クロツク
パルス選択回路１５は、デコーダ１２の出力に対
応してデイレーライン１４の遅延出力を選択して
いることになり、これに伴なつてクロツクパルス
CPの位相調整が行なわれる。

次に、エツジ検出回路１に第４図ａに示す文字
信号CSが供給されると、エツジ検出回路１は第
１微分回路４を構成するコンデンサ２と抵抗３が
文字信号CSを微分し、また第２微分回路８を構
成するコンデンサ６と抵抗７がインバータ５を介
して供給される文字信号CSの反転信号を微分す
る。このようにして微分された第１，第２微分回
路４，８の出力信号は、オアゲート９を介して取
り出すことにより、その正極性出力のみが第４図
ｂに示すように文字信号CSの各ビツトに於ける
エツジ部分に同期した一定パルス幅のサンプリン
グ信号SPとして送出されることになる。このよ
うにして発生されたサンプリングパルスSPは、
位相判別回路を構成するフリツプフロツプ回路１
０に於いてクロツクパルス選択回路１５から出力
されるクロツクパルスCPとの位相関係が判別さ
れる。つまり、文字信号CSの各ビツト信号をサ
ンプリングするに最も適したクロツクパルスCP
の位相は、第４図ｃに示すようにその前縁が文字
信号CSを構成する各ビツトの中央部分に位置す
る場合である。この場合、クロツクパルスCPは
文字信号CSの基本ビツト周期に対して1/2に設定
されているために、クロツクパルスCPの前縁が
文字信号CSの各ビツトの中央に位置する場合に
は、サンプリングパルスSPの前縁がクロツクパ
ルスCPの後縁に一致した状態で位相同期される。
従つて、サンプリングパルスSPをクロツク入力
CKとし、クロツクパルスCPを入力ＤとするＤタ
イプのフリツプフロツプ回路１０は、クロツクパ
ルスCPが文字信号CSに上述したように位相同期
した場合には不安定な状態となつて出力Ｑ，の
いずれかが“Ｈ”となる。例えば出力Ｑが“Ｈ”
となつた場合に於いては、アツプダウンカウンタ
１１がアツプモードにセツトされ、サンプリング
パルスSPをカウントしてカウント値がプリセツ
ト値「15」から「16」に上昇する。この結果、デ
コーダ１２は出力端O₁₆から出力を発生すること
になり、これに伴なつてアンドゲート１６₁₆はデ
イレーライン１４の出力端O₁₆の出力を選択して
取り出すために、オアゲート１７から出力される
クロツクパルスCPは前回のクロツクパルスCPに
対してデイレーライン１４の１タツプ遅延時間と
しての6nsだけ遅延されたものとなる。そして次
のサンプリングパルスSPが供給されると、フリ
ツプフロツプ回路１０に於いてクロツクパルス
CPとの位相関係が判別される。この場合、クロ
ツクパルスCPは6nsだけ遅延されているために、
今度はクロツクパルスCPの“Ｈ”期間にサンプ
リングパルスSPが発生されることになり、これ
に伴なつて出力が“Ｈ”となつてアツプダウン
カウンタ１１がダウンモードにセツトされる。従
つて、アツプダウンカウンタ１１はサンプリング
パルスSPによつてダウンカウントされて再び
「15」となる。このように、サンプリングパルス
SPの前縁とクロツクパルスCPの後縁の位相が一
致している場合に於いては、アツプダウンカウン
タ１１が１カウントのアツプ．ダウン動作を交互
に行なうことになり、これに伴なつてクロツクパ
ルスCPの位相がデイレーライン１４の１タツプ
遅延分だけ変動する信号となる。しかし、この場
合に於ける１タツプ遅延時間は6nsと極めて短い
ものであるために何ら問題とはならず、サンプリ
ングパルスSPつまり外部入力信号としての文字
信号CSに位相合せされたクロツクパルスCPとな
る。

次に、何かの原因によつて文字信号CSの位相
が進んでクロツクパルスCPの位相が第４図ｄに
示すように大きく遅れると、Ｄタイプのフリツプ
フロツプ回路１０の出力が“Ｈ”となつて、ア
ツプダウンカウンタ１１がダウンモードにセツト
される。この結果、サンプリングパルスSPが供
給される毎にアツプダウンカウンタ１１が順次ダ
ウンカウントされることになり、カウント値が１
カウント下がる毎にデコーダ１２の出力発生端が
下位方向に１個ずつ移行されることになる。従つ
て、クロツクパルス選択回路１５のデイレーライ
ン１４に対する出力選択端も下位方向に移行さ
れ、これに伴なつてサンプリングパルスSPの発
生毎に、クロツクパルスCPの位相が6nsずつ進め
られることになる。このような動作をサンプリン
グパルスSPの発生毎に行なうことにより、クロ
ツクパルスCPの位相が順次進められて第４図ｃ
に示すようにサンプリングパルスSPに一致され
る。そして、この両信号が一致した後に於いて
は、上述したようにアツプダウンカウンタ１１が
サンプリングパルスSPが入力される毎にアツプ
ダウン動作を繰り返すことになり、これによつて
クロツクパルスCPがサンプリングパルスSPに自
動的に位相調整される。

次に、何かの原因によつて文字信号CSの位相
が遅れてクロツクパルスCPの位相が第４図ｅに
示すように大きく進むと、サンプリングパルス
SPの発生時にフリツプフロツプ回路１０の出力
Ｑが“Ｈ”となつてアツプダウンカウンタ１１が
アツプモードにセツトされる。この結果、サンプ
リングパルスCPの発生毎にアツプダウンカウン
タ１１が順次アツプカウントされることになり、
カウント値が１カウント上がる毎にデコーダ１２
の出力発生端が上位方向に１個ずつ移行されるこ
とになる。従つて、クロツクパルス選択回路１５
に於けるデイレーライン１４に対する出力選択端
も上位方向に移行され、これに伴なつてサンプリ
ングパルスSPの発生毎に、クロツクパルスCPの
位相が6nsずつ遅らされることになる。このよう
な動作をサンプリングパルスSPの発生毎に行な
うことにより、クロツクパルスCPの位相が順次
遅らされて第４図ｃに示すように文字信号CSの
位相に一致したものとなる。

このような動作を水平同期信号HSが発生され
る毎に、アツプダウンカウンタ１１が再びプリセ
ツトされながら順次繰り返されることになり、こ
れに伴なつてサンプリングパルスつまり外部入力
信号としての文字信号CSに自動的に位相調整さ
れたクロツクパルスCPが得られることになる。
なお、デイレーライン１４は、クロツク発振器１
３から発生される原クロツクパルスCP′をほぼ１
周期（約180ns）の範囲にわたつて遅延すること
が出来るように遅延時間が設定されており、これ
によつてクロツクパルスCPの位相が最大限にず
れた場合に於いても自動調整が行なえるようにさ
れている。また、デイレーライン１４の出力端
O₀〜O₃₂はクロツクパルスCPの位相が１周期ず
れた場合に於いても調整出来るようにその端子数
が設定されており、アツプダウンカウンタ１１の
プリセツト時にはその中央部分の出力端O₁₅が選
択されて位相調整範囲のほぼ中央部分に設定され
るように構成されている。

なお、上記実施例に於いては、順次遅延された
出力を発生する複数の出力端を有する遅延回路と
してデイレーラインを用いた場合について説明し
たが、本発明はこれに限定されるものではなく、
シフトパルスによつて入力信号を順次シフトする
シフトレジスタを用いても良いことは言うまでも
ない。

以上説明したように、本発明によるクロツクパ
ルス発生回路は、パケツト伝送により送られて来
る情報の各情報ビツトのエツジ部分を検出して幅
の狭いサンプリングパルスを発生するエツジ検出
回路と、バケツト伝送の開始時に送られて来る伝
送開始信号によつて所定値がプリセツトされると
ともに前記エツジ検出回路の出力をカウントする
アツプダウンカウンタと、クロツク発振器から発
生される原クロツクパルスを入力として複数の出
力端に順次遅延信号を出力する遅延回路と、アツ
プダウンカウンタの出力に対応して遅延回路の各
出力端から送出される出力信号を選択してクロツ
クパルスを送出するクロツクパルス選択回路を設
け、位相判別回路に於いてサンプリングパルスに
対するクロツクパルスの位相を判別し、遅れ位相
の場合にはアツプダウンカウンタをダウンモード
に制御し、また進み位相の場合にはアツプダウン
カウンタをアツプモードに制御することにより、
発生されるクロツクパルスをパケツト伝送により
送られて来る情報の情報ビツトに自動的に位相合
せするものである。よつて、何かの原因によつて
パケツト伝送により送られて来る情報の情報ビツ
トの位相が変化した場合に於いても、常に自動的
に位相合せされたクロツクパルスが得られる優れ
た効果を有する。

【図面の簡単な説明】

第１図はパケツト伝送される文字信号が多重さ
れたテレビ信号を示す波形図、第２図は第１図に
示す文字信号の拡大波形図、第３図は本発明によ
るクロツクパルス発生回路の回路図、第４図ａ〜
ｅは第３図の各部動作波形図である。１…エツジ検出回路、１０…フリツプフロツプ
回路、１１…アツプダウンカウンタ、１２…デコ
ーダ、１３…クロツク発振器、１４…デイレーラ
イン、１５…クロツク選択回路。

Claims

【特許請求の範囲】

１パケツト伝送の開始を示す伝送開始信号をと
もなつて送られて来る情報信号の各情報ビツトの
取り出し処理に用いられるクロツクパルスを発生
するクロツクパルス発生回路に於いて、前記情報
信号の各情報ビツトのエツジを検出してサンプリ
ングパルスを発生するエツジ検出回路と、前記伝
送開始信号によつて予め定められた所定値がプリ
セツトされ、前記サンプリングパルスをカウント
入力とするアツプダウンカウンタと、前記情報信
号の基本ビツトレートに一致する周期の原クロツ
クパルスを入力として複数の出力端から順次遅延
された遅延クロツクパルスを出力する遅延回路
と、前記アツプダウンカウンタから出力される計
数値に応じて前記遅延回路の各出力端から出力さ
れる遅延クロツクパルスのひとつ選択して送出す
るクロツクパルス選択回路と、このクロツクパル
ス選択回路から出力されるクロツクパルスの後縁
の位相が、前記サンプリングパルス前縁に対して
進みか遅れかを判別し、クロツクパルスが遅れ位
相の場合には前記アツプダウンカウンタをダウン
モードに制御し、かつクロツクパルスが進み位相
の場合には前記アツプダウンカウンタをアツプモ
ードに制御する位相判別回路とを設け、前記クロ
ツクパルス選択回路から出力されるクロツクパル
スを常に前記パケツト伝送により送られて来る情
報信号の各情報ビツトに位相合せすることを特徴
とするクロツクパルス発生回路。