JPS635619A - プロセス制御装置用のａ／ｄ変換器 - Google Patents
プロセス制御装置用のａ／ｄ変換器Info
- Publication number
- JPS635619A JPS635619A JP14916986A JP14916986A JPS635619A JP S635619 A JPS635619 A JP S635619A JP 14916986 A JP14916986 A JP 14916986A JP 14916986 A JP14916986 A JP 14916986A JP S635619 A JPS635619 A JP S635619A
- Authority
- JP
- Japan
- Prior art keywords
- input
- converter
- comparator
- analog signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000004886 process control Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、温度、Ｅ力、流量のようなプロセス量に対応
したアナログ信号をディジタル信号に変換するプロセス
制御装置用のＡ／Ｄ変換器に関し、更に詳しくは、プロ
セス量に対応した複数のアナログ信号をマルチプレクサ
によって選択し、コンパレータ、マイクロプロセッサ及
びＤ／Ａ変換器で形成されるループによってディジタル
信号に変換し、このデータ信号を用いて、制御量等を演
算するプロセス制御装置用のＡ／Ｄ変換器に関するもの
である。
したアナログ信号をディジタル信号に変換するプロセス
制御装置用のＡ／Ｄ変換器に関し、更に詳しくは、プロ
セス量に対応した複数のアナログ信号をマルチプレクサ
によって選択し、コンパレータ、マイクロプロセッサ及
びＤ／Ａ変換器で形成されるループによってディジタル
信号に変換し、このデータ信号を用いて、制御量等を演
算するプロセス制御装置用のＡ／Ｄ変換器に関するもの
である。
（従来の技術）
第３図は、従来装置の一例を示す構成ブロック図である
０図において、ＭＰＸはプロセス量に対応した複数個の
アナログ信号ｅｘｔ、 ｅｘ２・・・、既知の値のアナ
ログ信号ｅ２ｅ４等を抵抗Ｒ及びコンデンサＣからなる
時定数回路を介して入力し、これらのアナログ信号を１
１次選択するマルチプレクサ、Ｃ′Ｆｗｉ Ｐは、マル
チプレクサＭＰＸで選択したアナログ信号を一方の入力
とするコンパレータ、μＰはコンパレータＣＭＰからの
信号を入力するマイクロプロセッサ、ＤＡＣはマイクロ
プロセッサμＰから出力されるディジタル信号をアナロ
グ信号に変換するＤ／Ａ変換器で、その出力はコンパレ
ータＣＭＰの他方の入力端（−）に印加されている。
０図において、ＭＰＸはプロセス量に対応した複数個の
アナログ信号ｅｘｔ、 ｅｘ２・・・、既知の値のアナ
ログ信号ｅ２ｅ４等を抵抗Ｒ及びコンデンサＣからなる
時定数回路を介して入力し、これらのアナログ信号を１
１次選択するマルチプレクサ、Ｃ′Ｆｗｉ Ｐは、マル
チプレクサＭＰＸで選択したアナログ信号を一方の入力
とするコンパレータ、μＰはコンパレータＣＭＰからの
信号を入力するマイクロプロセッサ、ＤＡＣはマイクロ
プロセッサμＰから出力されるディジタル信号をアナロ
グ信号に変換するＤ／Ａ変換器で、その出力はコンパレ
ータＣＭＰの他方の入力端（−）に印加されている。
マイクロプロセッサμＰは、マルチプレクサＭＰＸを制
御するとともに、コンパレータＣＭＰ。
御するとともに、コンパレータＣＭＰ。
マイクロプロセッサμＰ及びＤ／Ａ変換器ＤＡｃで形成
されるループによって、マルチプレクサＭＰＸで選択さ
れたアナログ信号を、逐次比較方式でディジタル４８号
に変換する。変換されたディジタル信号は、マイクロプ
ロセッサμＰ内のレジスタ手段やメモリ手段等に格納さ
れ、マイクロプロセッサμＰ内で演算等に利用される。
されるループによって、マルチプレクサＭＰＸで選択さ
れたアナログ信号を、逐次比較方式でディジタル４８号
に変換する。変換されたディジタル信号は、マイクロプ
ロセッサμＰ内のレジスタ手段やメモリ手段等に格納さ
れ、マイクロプロセッサμＰ内で演算等に利用される。
また、既知の値のアナログ信号ｃ、ｅｆをＡ／Ｄ変換し
た信号は、Ａ／Ｄ変換値のノーマライズ等に利用される
。
た信号は、Ａ／Ｄ変換値のノーマライズ等に利用される
。
（発明が解決しようとする問題点）
このような構成の従来のＡ／Ｄ変換器において、マルチ
プレクサＭＰＸは、マイクロプロセッサμＰによって、
各アナログ信号を一定周期でサンプリングするもので、
各アナログ信号が選択されている時間は、例えばＩｎｓ
程度の短時間となっており、この間に選択されたアナロ
グ信号がコンパレータＣＭＰの一方の入力端（＋）に印
加される。
プレクサＭＰＸは、マイクロプロセッサμＰによって、
各アナログ信号を一定周期でサンプリングするもので、
各アナログ信号が選択されている時間は、例えばＩｎｓ
程度の短時間となっており、この間に選択されたアナロ
グ信号がコンパレータＣＭＰの一方の入力端（＋）に印
加される。
ところで、各アナログ信号が印加されるコンパレータＣ
ＭＰの一方の入力端（＋）には、マルチプレクサＭＰＸ
の出力容量、コンパレータＣＭＰの入力容量、配線容量
等の総和からなるｉ’！２遊容量ＣＯが存在する。この
ために、マルチプレクサＭＰＸで選択されたアナログ信
号は、浮遊容量ＣＯを充電し、コンパレータＣＭＰの一
方の入力端（＋）に印加されることとなる。このため、
抵抗Ｒ、コンデンサＣからなる時定数回路を介して印加
されるアナログ信号は、瞬間的に低下し、その後増大す
るように変化する信号となり、その回復が遅れて、正確
なＡ／Ｄ変換が行なえないという問題点がある。
ＭＰの一方の入力端（＋）には、マルチプレクサＭＰＸ
の出力容量、コンパレータＣＭＰの入力容量、配線容量
等の総和からなるｉ’！２遊容量ＣＯが存在する。この
ために、マルチプレクサＭＰＸで選択されたアナログ信
号は、浮遊容量ＣＯを充電し、コンパレータＣＭＰの一
方の入力端（＋）に印加されることとなる。このため、
抵抗Ｒ、コンデンサＣからなる時定数回路を介して印加
されるアナログ信号は、瞬間的に低下し、その後増大す
るように変化する信号となり、その回復が遅れて、正確
なＡ／Ｄ変換が行なえないという問題点がある。
本発明は、このような問題点に鑑みてなされたもので、
その目的は、コンパレータの入力端に存在する浮遊容量
に起因するＡ／Ｄ変換誤差を除去できるＡ／Ｄ変換器を
実現しようとするものである。
その目的は、コンパレータの入力端に存在する浮遊容量
に起因するＡ／Ｄ変換誤差を除去できるＡ／Ｄ変換器を
実現しようとするものである。
（問題点を解決するための手段）
前記した問題点を解決する本発明は、複数個の入力アナ
ログ信号を選択するマルチプレクサ、このマルチプレク
サで選択されたアナログ信号を一つの入力とするコンパ
レータ、このコンパレータからの出力信号を入力するマ
イクロプロセッサ、このマイクロプロセッサから出力さ
れるディジタル信号をアナログ信号に変換しかつこのア
ナログ信号を前記コンパレータの池の一つの入力信号と
して与えるＤ／Ａ変換器を備えた装置において、前記マ
ルチプレクサに前記Ｄ／Ａ変換器の出力信号を選択して
コンパレータの一つの入力端に与えるチャンネルを増設
し、前記マイクロプロセッサは、前記複数個の入力アナ
ログ信号のうちの１つの入力チャンネルを選択する前の
時点で前記マルチプレクサの増設チャンネルを選択する
とともに、前記１つの入力チャンネルの前回入力値を前
記Ｄ／Ａ変換器を介して出力するようにしたことを特徴
とするものである。
ログ信号を選択するマルチプレクサ、このマルチプレク
サで選択されたアナログ信号を一つの入力とするコンパ
レータ、このコンパレータからの出力信号を入力するマ
イクロプロセッサ、このマイクロプロセッサから出力さ
れるディジタル信号をアナログ信号に変換しかつこのア
ナログ信号を前記コンパレータの池の一つの入力信号と
して与えるＤ／Ａ変換器を備えた装置において、前記マ
ルチプレクサに前記Ｄ／Ａ変換器の出力信号を選択して
コンパレータの一つの入力端に与えるチャンネルを増設
し、前記マイクロプロセッサは、前記複数個の入力アナ
ログ信号のうちの１つの入力チャンネルを選択する前の
時点で前記マルチプレクサの増設チャンネルを選択する
とともに、前記１つの入力チャンネルの前回入力値を前
記Ｄ／Ａ変換器を介して出力するようにしたことを特徴
とするものである。
（実施例）
第１図は本発明に係る装置の構成ブロック図である。こ
の図において、第３図装置の各部分に対応する部分には
同一符号を付して示し、その説明は省略する。
の図において、第３図装置の各部分に対応する部分には
同一符号を付して示し、その説明は省略する。
本発明の装置は、第３図装置において、マルチプレクサ
ＭＰＸに、Ｄ／Ａ変換器ＤＡＣの出力信号を選択して、
コンパレータＣＭＰの一つの入力端（＋）に与えるチャ
ンネルＣｈｄを設けたものである。
ＭＰＸに、Ｄ／Ａ変換器ＤＡＣの出力信号を選択して、
コンパレータＣＭＰの一つの入力端（＋）に与えるチャ
ンネルＣｈｄを設けたものである。
第２図は、このように構成した本発明装置において、マ
イクロプロセッサμＰの動作の一例を示すフローチャー
トである。マイクロプロセッサμＰは、通常Ａ／Ｄ変換
動作の他に、演算処理や演算結果の出力、周辺回路の制
御等を行なうが、ここではＡ／Ｄ変換動作の主要なもの
についてのみ示す。
イクロプロセッサμＰの動作の一例を示すフローチャー
トである。マイクロプロセッサμＰは、通常Ａ／Ｄ変換
動作の他に、演算処理や演算結果の出力、周辺回路の制
御等を行なうが、ここではＡ／Ｄ変換動作の主要なもの
についてのみ示す。
マイクロプロセッサμＰは、複数個の入力アナログ信号
の１つ、例えば入力アナログ信号ｅＸｌをＡ／Ｄ ’！
換するに先だって、はじめに、マルチプレクサＭＰＸの
増設チャンネルＣｈｄを選択する（ステップ１）。次に
、この状態で、前回、入力アナログ信号ｅＸｌをＡ／Ｄ
変換してマイクロプロセッサμＰ内のメモリ（図示せず
）等に格納されていた前回値であるディジタル信号Ｄｘ
＋ｏを、Ｄ／Ａ変換器ＤＡＣを介して出力する（ステッ
プ２）。
の１つ、例えば入力アナログ信号ｅＸｌをＡ／Ｄ ’！
換するに先だって、はじめに、マルチプレクサＭＰＸの
増設チャンネルＣｈｄを選択する（ステップ１）。次に
、この状態で、前回、入力アナログ信号ｅＸｌをＡ／Ｄ
変換してマイクロプロセッサμＰ内のメモリ（図示せず
）等に格納されていた前回値であるディジタル信号Ｄｘ
＋ｏを、Ｄ／Ａ変換器ＤＡＣを介して出力する（ステッ
プ２）。
ここで、Ｄ／Ａ変換器ＤＡＣから出力された前回１’ｉ
ｉ Ｄ ｘ ＋。に対応するアナログ信号は、マルチプ
レクサＭＰＸの増設チャンネルＣｈｄを介して、浮遊容
量ＣＯを充電する。従って、この時点で、コンパレータ
ＣＭＰの一方の入力端（＋）の電位は、前回の入力アナ
ログ信号ｅｘ、。と等しくなる。
ｉ Ｄ ｘ ＋。に対応するアナログ信号は、マルチプ
レクサＭＰＸの増設チャンネルＣｈｄを介して、浮遊容
量ＣＯを充電する。従って、この時点で、コンパレータ
ＣＭＰの一方の入力端（＋）の電位は、前回の入力アナ
ログ信号ｅｘ、。と等しくなる。
吹に、マルチプレクサＭＰＸはチャンネルＣｈｉを選択
し、入力アナログ信号ｅＸｌをコンパレータＣＭＰの一
方の入力端（＋）に印加する（ステップ３）。ここで、
コンパレータＣＭＰの一方の入力端（＋）に存在してい
る浮遊容量ＣＯには、既にステップ２の段階で前回の入
力アナログ信号ｅＸＩＱが貯えられているので、今回の
入力アナログ信号ｅｘ、が前回値ｅｘ、。に比べて大き
く変化していないとすれば、コンパレータＣ〜ＩＰの一
方の入力端（＋）の電位は、浮遊容量ＣＯの存在にもか
かわらず、直ちに今回の入力アナログ信号ｅｘ、の値に
なる。
し、入力アナログ信号ｅＸｌをコンパレータＣＭＰの一
方の入力端（＋）に印加する（ステップ３）。ここで、
コンパレータＣＭＰの一方の入力端（＋）に存在してい
る浮遊容量ＣＯには、既にステップ２の段階で前回の入
力アナログ信号ｅＸＩＱが貯えられているので、今回の
入力アナログ信号ｅｘ、が前回値ｅｘ、。に比べて大き
く変化していないとすれば、コンパレータＣ〜ＩＰの一
方の入力端（＋）の電位は、浮遊容量ＣＯの存在にもか
かわらず、直ちに今回の入力アナログ信号ｅｘ、の値に
なる。
次に、マイクロプロセッサμＰは、コンパレータＣＭＰ
の出力信号を読み込み、入力アナログ信号ｅｘｔをＡ／
Ｄ変換する（ステップ４）、ここでＡ／Ｄ変換されたデ
ィジタル信号Ｄｘ、は、今回の入カア＋。、信号ｅｘ、
□工確１．対応、□も。ｇ々ている０次にマイクロプロ
セッサμＰは、ステップ４で得られたＡ／Ｄ変換値をメ
モリ手段に格納する（ステップ５）。
の出力信号を読み込み、入力アナログ信号ｅｘｔをＡ／
Ｄ変換する（ステップ４）、ここでＡ／Ｄ変換されたデ
ィジタル信号Ｄｘ、は、今回の入カア＋。、信号ｅｘ、
□工確１．対応、□も。ｇ々ている０次にマイクロプロ
セッサμＰは、ステップ４で得られたＡ／Ｄ変換値をメ
モリ手段に格納する（ステップ５）。
以上は、入力アナログ信号ｅＸｌをＡ／Ｄ変換する場合
であるが、他の入力アナログ信号ｅＸ１． ｅＸ。
であるが、他の入力アナログ信号ｅＸ１． ｅＸ。
・・・についても同様の手順によってＡ／Ｄ変換が行な
われる。
われる。
なお、上記の説明では入力アナログ信号は、前回値ｅｘ
ｔ、と現在値ｅｘ、とが大きく変化しないこと、即ち、
マルチプレクサＭＰＸにおける走査周期内で大幅に変化
しないことを想定して説明したが、両者の値が大きく興
なる場合でも、現在値ｅｘ、を選択の時点で、浮遊容量
ＣＯの一端（コンパレータＣＭＰの入力端）の電位は、
６Ｘ、。とｅＸｌの差分だけ変化することとなるので、
Ａ／Ｄ変換誤差を減少させることができる。
ｔ、と現在値ｅｘ、とが大きく変化しないこと、即ち、
マルチプレクサＭＰＸにおける走査周期内で大幅に変化
しないことを想定して説明したが、両者の値が大きく興
なる場合でも、現在値ｅｘ、を選択の時点で、浮遊容量
ＣＯの一端（コンパレータＣＭＰの入力端）の電位は、
６Ｘ、。とｅＸｌの差分だけ変化することとなるので、
Ａ／Ｄ変換誤差を減少させることができる。
（発明の効果）
以上説明したように、本発明は、プロセス量に対応する
入力アナログ信号ｅ×をＡ／Ｄ変換するに先だって、予
じめ浮遊容量ＣＯに、当該入力アナログ信号の現在値に
近い値であるところの前回値ｅＸＱを貯えるようにした
ものである。従って、本発明によれば、浮遊容量ＣＯが
存在していてもその影響を受けず、正確なＡ／Ｄ変換を
行なうことができる。
入力アナログ信号ｅ×をＡ／Ｄ変換するに先だって、予
じめ浮遊容量ＣＯに、当該入力アナログ信号の現在値に
近い値であるところの前回値ｅＸＱを貯えるようにした
ものである。従って、本発明によれば、浮遊容量ＣＯが
存在していてもその影響を受けず、正確なＡ／Ｄ変換を
行なうことができる。
第１図は本発明に係る装置の構成ブロック図、第２図は
第１図装置におけるマイクロプロセッサμＰの動作の一
例を示すフローチャート、第３図は従来装置の構成ブロ
ック図である。 ＭＰＸ・・・マルチプレクサ、μＰ・・・マイクロプロ
セッサ、ＣＭＰ・・・コンパレータ、ＤＡＣ・・・Ｄ／
Ａ変換器、ＣＯ・・・浮遊容量。 第 １ 図 第２図 第３図
第１図装置におけるマイクロプロセッサμＰの動作の一
例を示すフローチャート、第３図は従来装置の構成ブロ
ック図である。 ＭＰＸ・・・マルチプレクサ、μＰ・・・マイクロプロ
セッサ、ＣＭＰ・・・コンパレータ、ＤＡＣ・・・Ｄ／
Ａ変換器、ＣＯ・・・浮遊容量。 第 １ 図 第２図 第３図
Claims (1)
- プロセス量に対応した複数個の入力アナログ信号を選択
するマルチプレクサ、このマルチプレクサで選択された
アナログ信号を一つの入力とするコンパレータ、このコ
ンパレータからの出力信号を入力するマイクロプロセッ
サ、このマイクロプロセッサから出力されるディジタル
信号をアナログ信号に変換しかつこのアナログ信号を前
記コンパレータの他の一つの入力信号として与えるＤ／
Ａ変換器を備えたプロセス制御装置において、前記マル
チプレクサに前記Ｄ／Ａ変換器の出力信号を選択してコ
ンパレータの一つの入力端に与えるチャンネルを増設し
、前記マイクロプロセッサは、前記複数個の入力アナロ
グ信号のうちの１つの入力チャンネルを選択する前の時
点で前記マルチプレクサの増設チャンネルを選択すると
ともに、前記１つの入力チャンネルの前回入力値を前記
Ｄ／Ａ変換器を介して出力するようにしたことを特徴と
するプロセス制御装置用のＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14916986A JPS635619A (ja) | 1986-06-25 | 1986-06-25 | プロセス制御装置用のａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14916986A JPS635619A (ja) | 1986-06-25 | 1986-06-25 | プロセス制御装置用のａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS635619A true JPS635619A (ja) | 1988-01-11 |
| JPH0573295B2 JPH0573295B2 (ja) | 1993-10-14 |
Family
ID=15469305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14916986A Granted JPS635619A (ja) | 1986-06-25 | 1986-06-25 | プロセス制御装置用のａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS635619A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0354552A2 (en) * | 1988-08-12 | 1990-02-14 | Kabushiki Kaisha Toshiba | Analog to digital converter |
| US5472601A (en) * | 1993-04-20 | 1995-12-05 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Hollow fiber filter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61126823A (ja) * | 1984-11-22 | 1986-06-14 | Nec Corp | アナログデイジタル変換器 |
-
1986
- 1986-06-25 JP JP14916986A patent/JPS635619A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61126823A (ja) * | 1984-11-22 | 1986-06-14 | Nec Corp | アナログデイジタル変換器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0354552A2 (en) * | 1988-08-12 | 1990-02-14 | Kabushiki Kaisha Toshiba | Analog to digital converter |
| US5472601A (en) * | 1993-04-20 | 1995-12-05 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Hollow fiber filter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0573295B2 (ja) | 1993-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149256A (en) | Analog signal processing system | |
| US4596977A (en) | Dual slope analog to digital converter with out-of-range reset | |
| US4907165A (en) | Electric energy measuring method | |
| JPS635619A (ja) | プロセス制御装置用のａ／ｄ変換器 | |
| JPH0664678B2 (ja) | アナログ入力装置 | |
| EP0144143A2 (en) | Circuit arrangement for adjusting sound volume | |
| JPS5926999B2 (ja) | 多点測定装置 | |
| US5610810A (en) | Apparatus for correcting errors in a digital-to-analog converter | |
| JPH088747A (ja) | アナログ／デジタル変換回路 | |
| KR20000056025A (ko) | 피엘씨 시스템의 아날로그 입력 회로 및 그의 제어 방법 | |
| JPH05113379A (ja) | 圧力・差圧伝送器 | |
| JP2626100B2 (ja) | 多点測定装置 | |
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| SU805490A1 (ru) | Аналого-цифровой преобразователь сАВТОМАТичЕСКОй КОРРЕКциЕй Нул | |
| JP2769272B2 (ja) | 入力処理カード及び出力処理カード | |
| SU627503A1 (ru) | Устройство дл сжати информации | |
| JPH03270413A (ja) | アナログ入出力装置 | |
| JPH0227894A (ja) | 異常監視装置 | |
| JPS61182331A (ja) | アナログデイジタル変換器 | |
| JPH05243998A (ja) | Ａ／ｄ変換システムの自動調整装置 | |
| JPS6094534A (ja) | デジタルアナログ変換装置 | |
| SU1112324A1 (ru) | Устройство дл контрол параметров электронных схем | |
| SU1589078A1 (ru) | Устройство дл измерени температуры | |
| JPH09246968A (ja) | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット | |
| JPS58186841A (ja) | 対数変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |