[go: up one dir, main page]

JPS6351603B2 - - Google Patents

Info

Publication number
JPS6351603B2
JPS6351603B2 JP57179321A JP17932182A JPS6351603B2 JP S6351603 B2 JPS6351603 B2 JP S6351603B2 JP 57179321 A JP57179321 A JP 57179321A JP 17932182 A JP17932182 A JP 17932182A JP S6351603 B2 JPS6351603 B2 JP S6351603B2
Authority
JP
Japan
Prior art keywords
circuit
differential amplifier
output
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57179321A
Other languages
Japanese (ja)
Other versions
JPS5970012A (en
Inventor
Atsushi Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP57179321A priority Critical patent/JPS5970012A/en
Publication of JPS5970012A publication Critical patent/JPS5970012A/en
Publication of JPS6351603B2 publication Critical patent/JPS6351603B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G7/00Volume compression or expansion in amplifiers
    • H03G7/002Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はテープレコーダのノイズリダクシヨ
ン装置において、可変フイルタ回路の出力レベル
を検波し、この可変フイルタ回路の周波数特性を
制御する直流電圧を設定するノイズリダクシヨン
装置の検波回路に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention is a noise reduction device for a tape recorder, which detects the output level of a variable filter circuit and sets a DC voltage to control the frequency characteristics of the variable filter circuit. The present invention relates to a detection circuit for a noise reduction device.

〔発明の技術的背景〕[Technical background of the invention]

周知のように、テープレコーダの分野では種々
のノイズリダクシヨン(以下NRと称す)装置が
広く普及されるようになり、特にカセツトテープ
レコーダにおいては、テープ自体に存在するヒス
ノイズを充分に低減できるようになつて、良好な
音響再生が可能となつている。
As is well known, various noise reduction (hereinafter referred to as NR) devices have become widely used in the field of tape recorders, and in cassette tape recorders in particular, it has become possible to sufficiently reduce the hiss noise present in the tape itself. As a result, good sound reproduction is now possible.

第1図は現在最も広く普及されているドルビー
(=商標)方式NR装置Bタイプ11の基本構成
を示すもので、NR録音を可能とするエンコーダ
とNR再生を可能とするデコーダが兼用されてい
る。まず、エンコーダとして動作させる場合、録
再切換スイツチS1をR(レコード)側に接続して、
図示しないオーデイオアンプ等からの音声信号を
入力端子INに供給する。この音声信号は反転増
幅器12で増幅された後、主信号路13を経て差
動増幅器14に供給されると共に、副信号路15
の可変フイルタ16に供給される。この可変フイ
ルタ16は入力信号の高域成分を抽出するもの
で、その出力信号は緩衝用増幅器17を介して可
変フイルタ制御回路18に供給される。この可変
フイルタ制御回路18は反転増幅器19及び検波
回路20で構成されるもので、検波回路20の整
流回路21及び積分回路22によつて可変フイル
タ16の出力レベルを検知し、これに対応する直
流電圧に変換する。そして、この直流電圧を上記
可変フイルタ16の制御入力端に供給し、可変フ
イルタ16内部の可変インピーダンスを変化さ
せ、可変フイルタ16の出力レベルに応じてカツ
トオフ周波数を移動させるように制御している。
Figure 1 shows the basic configuration of the currently most widely used Dolby (trademark) NR device B type 11, which combines an encoder that enables NR recording and a decoder that enables NR playback. . First, when operating as an encoder, connect recording/playback switch S 1 to the R (record) side,
An audio signal from an audio amplifier (not shown) or the like is supplied to the input terminal IN. After this audio signal is amplified by an inverting amplifier 12, it is supplied to a differential amplifier 14 via a main signal path 13, and a sub signal path 15.
is supplied to the variable filter 16. This variable filter 16 extracts high-frequency components of the input signal, and its output signal is supplied to a variable filter control circuit 18 via a buffer amplifier 17. The variable filter control circuit 18 is composed of an inverting amplifier 19 and a detection circuit 20, and detects the output level of the variable filter 16 by the rectification circuit 21 and integration circuit 22 of the detection circuit 20, Convert to voltage. This DC voltage is then supplied to the control input terminal of the variable filter 16 to change the variable impedance inside the variable filter 16 and control the cutoff frequency to be moved in accordance with the output level of the variable filter 16.

すなわち、副信号路15の音声信号は可変フイ
ルタ16によつて低レベルの高域成分だけが通過
され、緩衝用増幅器17及びリミツタ回路23を
介して上記差動増幅器14に供給される。そし
て、この差動増幅器14によつて主信号路13の
信号と副信号路15の低レベルの高域成分だけに
なつた信号とが加算され、高域成分の増強された
音声信号にエンコードされて出力端子OUTより
図示しないテープレコーダの録音増幅器に供給さ
れ、NR録音が可能となる。
That is, the variable filter 16 passes only low-level high-frequency components of the audio signal on the sub-signal path 15, and the audio signal is supplied to the differential amplifier 14 via the buffer amplifier 17 and limiter circuit 23. Then, the differential amplifier 14 adds the signal on the main signal path 13 and the signal on the sub signal path 15, which has only low-level high-frequency components, and encodes it into an audio signal with enhanced high-frequency components. The signal is supplied from the output terminal OUT to a recording amplifier of a tape recorder (not shown), making NR recording possible.

一方、上記BタイプのNR装置11をデコーダ
として動作させる場合、録音切換スイツチS1をP
(プレイ)側に接続し、図示しないテープレコー
ダの再生増幅器から再生信号を入力端子INに供
給する。この再生信号は反転増幅器12で増幅さ
れた後、主信号路13を介して差動増幅器14に
供給される。この差動増幅器14の出力信号は副
信号路15を経て上記エンコーダの場合と同様に
低レベルの高域成分だけと信号となつて差動増幅
器14に供給される。副信号路15の信号は差動
増幅器14により主信号路15の信号に対して逆
位相であり、差動増幅器14で両信号を加算する
と、再生信号から高域成分が減算され、ここにテ
ープレコーダ再生信号がデコードされて出力端子
OUTに出力されるものである。
On the other hand, when operating the B type NR device 11 as a decoder, the recording selector switch S1 is set to P.
(play) side, and supplies a playback signal from a playback amplifier of a tape recorder (not shown) to the input terminal IN. This reproduced signal is amplified by an inverting amplifier 12 and then supplied to a differential amplifier 14 via a main signal path 13. The output signal of the differential amplifier 14 is supplied to the differential amplifier 14 through the sub-signal path 15 as a signal containing only low-level high-frequency components, as in the case of the encoder described above. The signal on the auxiliary signal path 15 is processed by the differential amplifier 14 so that it has an opposite phase to the signal on the main signal path 15. When the differential amplifier 14 adds both signals, the high-frequency component is subtracted from the reproduced signal. Recorder playback signal is decoded and output terminal
This is what is output to OUT.

第2図は上記BタイプのNR装置11の副信号
路15の具体的な構成を示すもので、副信号路1
5の入力信号は可変フイルタ16のコンデンサ2
4,25及びカツトオフ周波数を制御する抵抗2
6と可変インピーダンス回路を構成する抵抗2
7、FET28、電源29によつて高域成分が抽
出される。そして、抵抗26と可変インピーダン
ス回路のインピーダンスとの比で制御される時定
数によつて減衰され出力される。この低レベル高
域信号は緩衝用増幅器17、反転増幅器19を介
して、検波回路20の整流回路21に供給され
る。この整流回路21はゲルマニウムダイオード
30で半波整流し、コンデンサ31で平滑するも
ので、入力信号を直流電圧に変換して積分回路2
2に供給する。この積分回路22はシリコンダイ
オード32、抵抗33及びコンデンサ34で構成
される非直線積分回路である。すなわち、入力レ
ベルが小さいときはシリコンダイオード32がオ
フ状態となり、抵抗33とコンデンサ34でつく
られる充電速度、つまり時定数によつて直流電圧
変化の応答性をゆるやかにし、入力レベルが大き
いときはシリコンダイオード32がオン状態とな
つて応答性をはやくするものである。コンデンサ
34の充電電圧は可変フイルタ16のFET28
ゲートGに印加され、可変インピーダンスを制御
すると共に減衰量も制御している。
FIG. 2 shows a specific configuration of the sub-signal path 15 of the B-type NR device 11.
The input signal of 5 is the capacitor 2 of the variable filter 16.
4, 25 and a resistor 2 that controls the cutoff frequency.
6 and resistor 2 that constitutes a variable impedance circuit.
7. High frequency components are extracted by FET 28 and power supply 29. Then, the signal is attenuated by a time constant controlled by the ratio of the impedance of the resistor 26 and the variable impedance circuit and is output. This low-level high-frequency signal is supplied to a rectifier circuit 21 of a detection circuit 20 via a buffer amplifier 17 and an inverting amplifier 19. This rectifier circuit 21 performs half-wave rectification with a germanium diode 30 and smoothes it with a capacitor 31, converts the input signal into a DC voltage, and converts the input signal into a DC voltage.
Supply to 2. This integrating circuit 22 is a nonlinear integrating circuit composed of a silicon diode 32, a resistor 33, and a capacitor 34. That is, when the input level is low, the silicon diode 32 is turned off, and the charging speed created by the resistor 33 and capacitor 34, that is, the time constant, slows down the response to DC voltage changes, and when the input level is high, the silicon diode 32 turns off. The diode 32 is turned on to speed up the response. The charging voltage of the capacitor 34 is determined by the FET 28 of the variable filter 16.
It is applied to the gate G to control the variable impedance and the amount of attenuation.

このように制御された可変フイルタ16の出力
信号は緩衝増幅器17、リミツタ回路23を介し
て差動増幅器14に供給され、主信号路13の信
号に加算されるようになる。
The output signal of the variable filter 16 controlled in this manner is supplied to the differential amplifier 14 via the buffer amplifier 17 and the limiter circuit 23, and is added to the signal on the main signal path 13.

上記BタイプのNR装置11を発展させ、さら
にNR効果を高めるCタイプのNR装置が近時広
く普及し始めている。周知のようにこのCタイプ
のNR装置はBタイプのNR装置11を2段直列
に接続し、前段がハイレベルステージとして高域
信号を、後段がローレベルステージとして中高域
信号をエンコード或いはデコードするもので、そ
の動作原理はBタイプのNR装置11と同様であ
るのでその説明を省略する。
Recently, a C-type NR device, which is a development of the B-type NR device 11 and further enhances the NR effect, has begun to be widely used. As is well known, this C-type NR device has two stages of B-type NR devices 11 connected in series, with the first stage serving as a high-level stage for encoding or decoding high-frequency signals, and the latter stage serving as a low-level stage for encoding or decoding mid-high frequency signals. The operating principle is the same as that of the B-type NR device 11, so the explanation thereof will be omitted.

したがつて、このCタイプのNR装置のローレ
ベルステージをオフとし、ハイレベルステージの
エンコードまたはデコード特性をつくる定数を切
り換えればBタイプのNR装置11としてきわめ
て容易に切り換え使用することができる。
Therefore, by turning off the low level stage of this C type NR device and switching the constants that create the encoding or decoding characteristics of the high level stage, it can be used as a B type NR device 11 very easily.

現在、この種のNR装置はIC化されているが、
すでに普及されているBタイプのNR装置11と
切り換え可能とするため、上記で述べたようにハ
イレベルステージのエンコードまたはデコード特
性を作る素子をICの外付けにして、トランジス
タ等のスイツチング素子を用いて各定数の切り換
えを行なつている。
Currently, this type of NR equipment is integrated into ICs, but
In order to make it possible to switch with the B-type NR device 11 that is already in widespread use, the element that creates the encoding or decoding characteristics of the high-level stage is attached externally to the IC, as described above, and a switching element such as a transistor is used. Each constant is switched by

第3図はIC化されたCタイプのNR装置ハイレ
ベルステージ検波回路部に対して各素子を外付け
した構成を示すもので、IC内部では図示しない
可変フイルタ制御回路の増幅器出力端と接続され
る整流回路35のゲルマニウムダイオード36
が、IC外部端子aと共に積分回路37のシリコ
ンダイオード38に接続される。このシリコンダ
イオード38は外部端子bと共に図示しない可変
フイルタの可変インピーダンス回路に接続されて
いる。このようなICの外部端子aにコンデンサ
39、外部端子bにコンデンサ40を接続し、ま
た端子a〜b間を抵抗41を介して接続する。こ
の状態でBタイプの検波回路として作動するが、
さらにCタイプの検波回路と切り換え可能とする
ために、IC内部のスイツチング素子42,43
をそれぞれ外部端子c,dを介してコンデンサ4
4,45に接続し、スイツチング素子42,43
を閉じることによつてコンデンサ44,45をそ
れぞれコンデンサ39,40に並列接続されるよ
うにしている。
Figure 3 shows a configuration in which each element is externally attached to the high-level stage detection circuit section of a C-type NR device integrated into an IC. Inside the IC, it is connected to the amplifier output terminal of a variable filter control circuit (not shown). germanium diode 36 of the rectifier circuit 35
is connected to the silicon diode 38 of the integrating circuit 37 together with the IC external terminal a. This silicon diode 38 is connected together with an external terminal b to a variable impedance circuit of a variable filter (not shown). A capacitor 39 is connected to external terminal a of such an IC, a capacitor 40 is connected to external terminal b, and terminals a and b are connected via a resistor 41. In this state, it operates as a B type detection circuit, but
Furthermore, in order to enable switching with the C type detection circuit, switching elements 42 and 43 inside the IC are used.
are connected to capacitor 4 via external terminals c and d, respectively.
4, 45, switching elements 42, 43
By closing the capacitors 44 and 45, the capacitors 44 and 45 are connected in parallel to the capacitors 39 and 40, respectively.

すなわち、上記検波回路の時定数はコンデンサ
の個数を切り換えることによつて変化されるもの
で、スイツチング素子を開閉することによりBタ
イプとCタイプのNR装置検波回路を容易に切り
換えることができる。
That is, the time constant of the detection circuit is changed by switching the number of capacitors, and the B type and C type NR device detection circuits can be easily switched by opening and closing the switching element.

〔背景技術の問題点〕[Problems with background technology]

しかし、上記のようにコンデンサの個数を切り
換えて時定数を変える方法はIC外部付きの素子
数が多くなり、テープレコーダ内のNR装置がし
めるスペースが大きくなつてしまう。また、IC
内部で切り換えを行なう場合にはICの端子数を
ふやさなければならないので好ましくない。
However, the above method of changing the time constant by switching the number of capacitors requires a large number of external IC elements, which increases the space taken up by the NR device inside the tape recorder. Also, IC
If switching is performed internally, the number of IC terminals must be increased, which is not preferable.

〔発明の目的〕[Purpose of the invention]

この発明は上記欠点を改善し、NR装置ICの外
部付きとなる素子数を少なくし、さらにICの端
子数を減らしてIC内部で時定数の切り換えを行
なうことのできるノイズリダクシヨン装置の検波
回路を提供するものである。
This invention improves the above drawbacks, reduces the number of external elements of the NR device IC, further reduces the number of IC terminals, and provides a detection circuit for a noise reduction device that can switch the time constant inside the IC. It provides:

〔発明の概要〕[Summary of the invention]

すなわちこの発明におけるノイズリダクシヨン
装置の検波回路は二段の差動増幅器を用いて、一
段目を小信号用、二段目を大信号用とし、それぞ
れ入力信号に対応する電流を外部付きのコンデン
サに出力するもので、この検波回路の各差動増幅
器に供給するコンデンサ充電用電流源及び抵抗を
IC内部のスイツチによつて切り換えてコンデン
サへ流れる電流量を変えて時定数を変化させるも
のである。
That is, the detection circuit of the noise reduction device in this invention uses a two-stage differential amplifier, the first stage is for small signals, the second stage is for large signals, and the current corresponding to the input signal is connected to an external capacitor. The capacitor charging current source and resistor supplied to each differential amplifier in this detection circuit are
The time constant is changed by changing the amount of current flowing to the capacitor by switching a switch inside the IC.

〔発明の実施例〕[Embodiments of the invention]

以下、図面についてこの発明の一実施例を説明
する。
An embodiment of the present invention will be described below with reference to the drawings.

第4図はその構成を示す等価回路図であり、
NR装置IC内部では図示しない可変フイルタ制御
回路の増幅器出力端を検波回路入力端46の緩衝
用トランジスタQ1のベースに接続し、可変フイ
ルタの出力する低レベル高域信号を増幅してい
る。このトランジスタQ1はコレクタ+VCC電源に
接続し、エミツタを一段目の差動増幅回路47の
入力端であるトランジスタQ2のベースに接続す
ると共に、抵抗R1を介して二段目の差動増幅回
路48の入力端であるトランジスタQ3のベース
に接続し、さらにトランジスタQ1を動作させる
定電流源I1にも接続している。
FIG. 4 is an equivalent circuit diagram showing the configuration,
Inside the NR device IC, an amplifier output terminal of a variable filter control circuit (not shown) is connected to the base of a buffer transistor Q1 at a detection circuit input terminal 46 to amplify the low-level high-frequency signal output from the variable filter. The collector of this transistor Q 1 is connected to the +V CC power supply, the emitter is connected to the base of the transistor Q 2 which is the input terminal of the first stage differential amplifier circuit 47, and the second stage differential amplifier circuit 47 is connected via the resistor R 1 . It is connected to the base of the transistor Q3 , which is the input terminal of the amplifier circuit 48, and is also connected to the constant current source I1 that operates the transistor Q1 .

すなわち、図中A点にオフセツト電圧ΔV(=
I1・R1)を作り、トランジスタQ1のエミツタ出
力信号が小さいうちは一段目の差動増幅回路47
を動作させ、また出力信号が大きくなつてオフセ
ツト電圧ΔVを越えたときに抵抗R1を介して二段
目の差動増幅回路48を動作させるようにしてい
る。
That is, the offset voltage ΔV (=
I 1 · R 1 ), and as long as the emitter output signal of transistor Q 1 is small, the first stage differential amplifier circuit 47
When the output signal becomes large and exceeds the offset voltage ΔV, the second stage differential amplifier circuit 48 is operated via the resistor R1 .

上記一段目の差動増幅回路47では、+VCC
源にトランジスタQ4のエミツタとダイオードD1
とを接続してカレントミラー回路を形成してい
る。このカレントミラー回路はその出力端をトラ
ンジスタQ2およびQ6の各コレクタに接続し、各
トランジスタQ2,Q6に流れる電流が常に等しく
なるように制御している。このトランジスタQ2
Q6は各エミツタを共通接続して、定電流源I2およ
びスイツチング素子S10の動作に対応して並列接
続されているI3に接続し、差動回路を構成してい
る。スイツチング素子S10はNR装置Bタイブと
Cタイプの切り換えを行なうもので、この定電流
源I2,I3等によつて、第1の可変定電流源を構成
している。
In the first stage differential amplifier circuit 47, the emitter of the transistor Q 4 and the diode D 1 are connected to the +V CC power supply.
are connected to form a current mirror circuit. The output end of this current mirror circuit is connected to each collector of transistors Q 2 and Q 6 , and the currents flowing through each transistor Q 2 and Q 6 are controlled so that they are always equal. This transistor Q 2 ,
The emitters of Q 6 are commonly connected and connected to constant current source I 2 and I 3 which are connected in parallel in accordance with the operation of switching element S 10 to form a differential circuit. The switching element S10 switches between the B type and C type NR device, and the constant current sources I2 , I3, etc. constitute a first variable constant current source.

上記差動回路の出力端となるトランジスタQ2
のコレクタはトランジスタQ5のベースに接続し、
差動回路の出力信号に対応してトランジスタQ5
のコレクタ電流を制御する。このトランジスタ
Q5はエミツタ−ベース間にダイオードD2を接続
してトランジスタQ5を保護しており、エミツタ
を+VCC電源に接続し、コレクタをトランジスタ
Q6のベースに接続して差動回路を制御すると共
に、外部端子49を介して外付コンデンサC1
充電電流を供給する。
Transistor Q 2 which becomes the output end of the above differential circuit
The collector of is connected to the base of transistor Q 5 ,
Transistor Q 5 corresponding to the output signal of the differential circuit
control the collector current of this transistor
Q 5 protects transistor Q 5 by connecting diode D 2 between the emitter and base, the emitter is connected to +V CC power supply, and the collector is connected to the transistor Q 5.
It is connected to the base of Q 6 to control the differential circuit, and supplies charging current to the external capacitor C 1 via the external terminal 49.

二段目の差動増幅回路48は、一段目の差動増
幅回路47とほぼ同構成であり、カレントミラー
回路を形成するトランジスタQ6とダイオードD3
によつて+VCC電源を差動回路のトランジスタ
Q3,Q8に供給する。このトランジスタQ3,Q8
各エミツタを抵抗R2およびスイツチング素子S11
の動作に対応して並列接続される抵抗R3に接続
し、差動回路を形成するもので、この抵抗R2
R3は第2の可変定電流源を構成するようにする。
すなわちこの抵抗R2およびR3は高抵抗とし、定
電流源を代用するものである。また、スイツチン
グ素子S11はNR装置BタイプとCタイプの切り
換えを行なうものである。
The second stage differential amplifier circuit 48 has almost the same configuration as the first stage differential amplifier circuit 47, and includes a transistor Q 6 and a diode D 3 forming a current mirror circuit.
The +V CC power supply is connected to the transistor of the differential circuit by
Supply to Q 3 and Q 8 . The emitters of these transistors Q 3 and Q 8 are connected to a resistor R 2 and a switching element S 11
It is connected to the resistor R 3 connected in parallel corresponding to the operation of , forming a differential circuit, and this resistor R 2 ,
R3 constitutes a second variable constant current source.
That is, the resistors R 2 and R 3 are of high resistance, and a constant current source is used instead. Further, the switching element S11 is used to switch between the B type and C type NR device.

上記差動回路は出力端であるトランジスタQ3
のコレクタより出力用トランジスタQ7に差動回
路の出力信号を供給する。このトランジスタQ7
はベース−エミツタ間を保護用ダイオードD4
介して接続し、供給される信号に対応して+VCC
電流よりコンデンサC1へ充電電流を流すと共に
トランジスタQ8へ出力して差動回路を制御して
いる。尚、コンデンサC1はその充電電圧を外部
端子49を介して図示しない可変フイルタ回路に
供給している。また、コンデンサC1に並列に接
続されるスイツチング素子S12と定電流源I4はコ
ンデンサC1の放電時定数切換え用である。
The above differential circuit has a transistor Q3 at the output end.
The output signal of the differential circuit is supplied from the collector of the output transistor Q7 . This transistor Q 7
is connected between the base and emitter via a protection diode D4 , and +V CC is connected in response to the supplied signal.
A charging current is passed through the capacitor C1 and outputted to the transistor Q8 to control the differential circuit. Incidentally, the capacitor C1 supplies its charging voltage to a variable filter circuit (not shown) via an external terminal 49. Further, a switching element S12 and a constant current source I4 connected in parallel to the capacitor C1 are used to switch the discharge time constant of the capacitor C1 .

上記のように構成されるNR装置検波回路は
NR装置Bタイプとして使用する場合、NR装置
外部切換スイツチとして連動するIC内部のスイ
ツチング素子S10,S11,S12をオフ状態に設定す
る。そして、可変フイルタ出力信号の低レベル高
域信号を増幅器よりトランジスタQ1に供給され
ると、入力信号の振幅がオフセツト電圧ΔVを越
えないうちは一段目の差動増幅回路47が働き、
信号の振幅がオフセツト電圧ΔVを越えると、二
段目の差動増幅回路も働くようになる。この働き
は第3図のシリコンダイオード38と抵抗41の
動作に一致する。
The NR device detection circuit configured as above is
When used as a NR device B type, switching elements S 10 , S 11 , and S 12 inside the IC, which are interlocked as NR device external changeover switches, are set to the OFF state. When the low level high frequency signal of the variable filter output signal is supplied from the amplifier to the transistor Q1 , the first stage differential amplifier circuit 47 operates until the amplitude of the input signal exceeds the offset voltage ΔV.
When the amplitude of the signal exceeds the offset voltage ΔV, the second stage differential amplifier circuit also begins to function. This function corresponds to that of the silicon diode 38 and resistor 41 shown in FIG.

一段目の差動増幅回路47では差動回路のトラ
ンジスタQ2,Q6を定電流源I2で働かせているの
で、差動回路の最大出力電流はカレントミラー回
路によりI2/2となる。したがつて、出力用トラン ジスタQ5の最大ベース電流はI2/2であり、これに 対応するコレクタ電流までの範囲で電流制御され
てコンデンサC1を充電することになる。
In the first stage differential amplifier circuit 47, the transistors Q 2 and Q 6 of the differential circuit are operated by the constant current source I 2 , so the maximum output current of the differential circuit is I 2 /2 due to the current mirror circuit. Therefore, the maximum base current of the output transistor Q 5 is I 2 /2, and the current is controlled within a range up to the corresponding collector current to charge the capacitor C 1 .

一方、図中B点の電位は差動回路の働きにより
A点の電位と等しくなるが、A点の電位が下がつ
たときコンデンサC1の充電圧VCにより、B点の
電位は下がらない。すなわち、A点の電位が下が
つている間はコンデンサQ6のベース電圧VCによ
り、差動回路の出力電流は一定になる。この動作
は第3図の整流回路35の動作と一致する。
On the other hand, the potential at point B in the figure becomes equal to the potential at point A due to the action of the differential circuit, but when the potential at point A decreases, the potential at point B does not decrease due to the charging voltage V C of capacitor C1 . . That is, while the potential at point A is decreasing, the output current of the differential circuit remains constant due to the base voltage V C of the capacitor Q6 . This operation corresponds to the operation of the rectifier circuit 35 in FIG.

二段目の差動増幅回路48は上記差動増幅回路
47と同様に抵抗R2によつてきまる差動回路の
最大出力電流範囲内でトランジスタQ7を制御し、
このトランジスタQ7のコレクタ電流は、一段目
の差動増幅回路47の出力と共にコンデンサC1
に充電電流を供給する。したがつて、充電速度は
急激に増してコンデンサC1の充電電圧VCの立ち
上がり時間、すなわち時定数を短くすることにな
る。この働きは第3図の積分回路37の動作に一
致する。
The second stage differential amplifier circuit 48 controls the transistor Q 7 within the maximum output current range of the differential circuit determined by the resistor R 2 in the same way as the differential amplifier circuit 47 described above.
The collector current of this transistor Q 7 is passed through the capacitor C 1 together with the output of the first stage differential amplifier circuit 47.
Supplies charging current to. Therefore, the charging speed increases rapidly, shortening the rise time, ie, the time constant, of the charging voltage V C of the capacitor C 1 . This function corresponds to the operation of the integrating circuit 37 shown in FIG.

すなわち、上記NR装置Bタイプとしての検波
回路に、第5図Aに示すようなピーク電圧VIN1
(≦ΔV)のトーンバースト波を入力すると、一
段目の差動増幅回路47だけが作動して、その出
力電圧VOUT1はB図に示すようにトーンバースト
波の周期および振幅に対応して、段階的に上昇
し、最終的に入力ピーク電圧VIN1に対応する値
VOUT1となる。この入力されてからピーク電圧
VOUT1に達するまでの時間が時定数t1である。ま
た、同様に第6図Aに示すようなピーク電圧VIN2
(≧ΔV)のトーンバースト波を入力すると、二
段目の差動増幅回路48も作動するようになり、
充電電流が増加するので、その出力電圧VOUT2
B図で示すように時定数t1′の立ち上がり速度で
変化する。尚、第5図、第6図のそれぞれAで示
す入力信号の変化がなくなると、それぞれB図で
示す各出力信号は次段の可変フイルタのインピー
ダンスできまる時定数T1或いはT1′で放電してい
く。
That is, the peak voltage V IN1 as shown in FIG.
When a tone burst wave (≦ΔV) is input, only the first stage differential amplifier circuit 47 operates, and its output voltage V OUT1 corresponds to the period and amplitude of the tone burst wave as shown in Figure B. The value increases step by step and finally corresponds to the input peak voltage V IN1
V OUT1 . The peak voltage since this input is
The time taken to reach V OUT1 is the time constant t 1 . Similarly, the peak voltage V IN2 as shown in FIG. 6A
When a tone burst wave of (≧ΔV) is input, the second stage differential amplifier circuit 48 also starts operating.
As the charging current increases, its output voltage V OUT2 changes at a rising speed of time constant t 1 ', as shown in diagram B. Furthermore, when the input signal shown as A in Figs. 5 and 6 ceases to change, each output signal shown in Fig. B discharges with a time constant T 1 or T 1 ' determined by the impedance of the next stage variable filter. I will do it.

上記検波回路をNR装置Cタイプとして使用す
る場合、スイツチング素子S10,S11,S12をオン
とする。このとき、一段目の差動増幅回路47の
定電流源はI2+I3となり、最大出力電流I2+I3/2と なる。この差動増幅回路47の入力電圧が変化し
たときの出力電圧の変化する速度は、定電流源の
電流値に比例するので、コンデンサC1の電圧立
ち上がり時間、すなわち時定数は定電流源I2だけ
の時よりも短くなる。これは二段目の差動増幅回
路48についても同様で、第3図のコンデンサ4
4,45の作用と一致する。第5図および第6図
のそれぞれCは、NR装置Cタイプの場合の検波
回路にそれぞれAで示すトーンバースト波を入力
したときの出力電圧VOUT1,VOUT2の波形を示すも
ので、このときの立ち上がり時定数t2およびt2′は
t2<t1,t2′<t1′となる。また、放電時定数T2及び
T2′は定電流源I4できまる。
When the above-mentioned detection circuit is used as a type C NR device, switching elements S 10 , S 11 , and S 12 are turned on. At this time, the constant current source of the first stage differential amplifier circuit 47 becomes I 2 +I 3 and the maximum output current becomes I 2 +I 3 /2. The speed at which the output voltage changes when the input voltage of the differential amplifier circuit 47 changes is proportional to the current value of the constant current source, so the voltage rise time of the capacitor C1 , that is, the time constant, is the constant current source I2. It will be shorter than when it is alone. This also applies to the second stage differential amplifier circuit 48, and the capacitor 4 in FIG.
4,45. C in FIGS. 5 and 6 indicates the waveforms of the output voltages V OUT1 and V OUT2 when the tone burst waves indicated by A are input to the detection circuit of the C type NR device, respectively. The rise time constants t 2 and t 2 ′ of are
t 2 <t 1 , t 2 ′<t 1 ′. Also, the discharge time constant T 2 and
T 2 ′ is determined by constant current source I 4 .

したがつて、従来の検波回路の特性を損なうこ
となく、外部端子および外付コンデンサの数を減
らすことができる。
Therefore, the number of external terminals and external capacitors can be reduced without impairing the characteristics of the conventional detection circuit.

第7図は上記実施例に基いて出力トランジスタ
のコレクタ電流を定電流源によつて変化させるよ
うにしたNR装置検波回路の等価回路を示すもの
で、入力端をトランジスタQ9のベースとし、そ
のエミツタ電流を定電流源I5及び抵抗R4によるオ
フセツト電圧ΔVを基準に、入力信号の振幅が小
さいとき一段目の差動増幅回路50の働かせ、振
幅がΔVを越えるときに二段目の差動増幅回路5
1も働かせるようになつている。
Figure 7 shows an equivalent circuit of the NR device detection circuit in which the collector current of the output transistor is varied by a constant current source based on the above embodiment. The emitter current is set based on the offset voltage ΔV generated by the constant current source I 5 and the resistor R 4. When the amplitude of the input signal is small, the first stage differential amplifier circuit 50 is operated, and when the amplitude exceeds ΔV, the second stage differential amplifier circuit 50 is operated. dynamic amplifier circuit 5
1 is also starting to work.

一段目の差動増幅回路50は、トランジスタ
Q10とダイオードD5とでカレントミラー回路を構
成し、+VCC電源から差動回路を構成するトラン
ジスタQ11,Q12の各コレクタそれぞれに同等の
電流量を供給する。この電流量の最大値はトラン
ジスタQ11,Q12の供通エミツタに接続されてい
る定電流源I6によつてきまる。上記差動回路の出
力端であるトランジスタQ11のコレクタは出力用
トランジスタQ13,Q14のベースに接続される。
このトランジスタQ13,Q14はそれぞれ抵抗R5
R6を介して+VCC電源に接続しており、差動回路
の出力変化に対応する電流を外部端子52に接続
される外付コンデンサC2に供給する。上記トラ
ンジスタQ14のエミツタはスイツチング素子S13
介して定電流源I7に接続され、スイツチング素子
S13をオン状態にすることにより、トランジスタ
Q14がカツトオフして充電電流が減るようになつ
ている。尚、+VCC電源とトランジスタQ13のベー
ス間に接続されている抵抗R7およびダイオード
D6はトランジスタQ13,Q14の温度補償用のもの
である。二段目の増幅回路51は一段目の差動増
幅回路50とほぼ同構成であり、トランジスタ
Q15とダイオードD7とでカレントミラー回路を構
成し、+VCC電源から差動回路を形成する各トラ
ンジスタQ16,Q17に同電流を供給する。この供
給電流の最大値は抵抗R8できまる。差動回路の
出力端であるトランジスタQ16のコレクタは出力
用トランジスタQ18,Q19の各ベースに接続され
る。このトランジスタQ18,Q19はそれぞれ抵抗
R9,R10を介して+VCC電源に接続して、一段目
の差動増幅回路50の出力電流と共にコンデンサ
C2に充電電流を供給するようにしている。上記
出力用トランジスタQ19のエミツタはスイツチン
グ素子S14を介して定電流源I8が接続されている。
尚、抵抗R11およびダイオードD8はトランジスタ
Q18,Q19の温度補償用であり、またコンデンサ
C2に対して並列接続されるスイツチング素子S15
および定電流源I9はコンデンサC2の放電時定数切
換用である。
The first stage differential amplifier circuit 50 is a transistor
Q 10 and diode D 5 form a current mirror circuit, and the same amount of current is supplied from the +V CC power supply to the collectors of transistors Q 11 and Q 12 that form the differential circuit. The maximum value of this current amount is determined by the constant current source I6 connected to the common emitters of the transistors Q11 and Q12 . The collector of transistor Q 11 , which is the output end of the differential circuit, is connected to the bases of output transistors Q 13 and Q 14 .
These transistors Q 13 and Q 14 have resistors R 5 and
It is connected to the +V CC power supply via R 6 , and supplies a current corresponding to the output change of the differential circuit to the external capacitor C 2 connected to the external terminal 52 . The emitter of the above transistor Q14 is connected to the constant current source I7 via the switching element S13 , and the switching element
By turning on S13 , the transistor
Q14 is cut off and the charging current is reduced. Note that the resistor R7 and diode connected between the +V CC power supply and the base of transistor Q13
D6 is for temperature compensation of transistors Q13 and Q14 . The second stage amplifier circuit 51 has almost the same configuration as the first stage differential amplifier circuit 50, and has a transistor
Q 15 and diode D 7 form a current mirror circuit, and the same current is supplied from the +V CC power supply to each transistor Q 16 and Q 17 forming a differential circuit. The maximum value of this supply current is determined by resistor R8 . The collector of transistor Q 16 , which is the output end of the differential circuit, is connected to the bases of output transistors Q 18 and Q 19 . These transistors Q 18 and Q 19 are each a resistor.
Connect to the +V CC power supply via R 9 and R 10 , and connect the capacitor with the output current of the first stage differential amplifier circuit 50.
The charging current is supplied to C2 . The emitter of the output transistor Q19 is connected to a constant current source I8 via a switching element S14 .
Note that resistor R11 and diode D8 are transistors.
For temperature compensation of Q 18 and Q 19 , and also for capacitor
Switching element S 15 connected in parallel to C 2
and constant current source I9 is for switching the discharge time constant of capacitor C2 .

上記のように構成される検波回路はNR装置B
タイプとして使用する場合、NR装置切換スイツ
チと連動するIC内部スイツチング素子S13,S14
S15をオフとする。そして、可変フイルタ出力信
号の低レベル高域信号が増幅器よりトランジスタ
Q9に供給されると、入力信号の振幅がA点のオ
フセツト電圧ΔV(=I5・R4)より小さいうちは一
段目の差動増幅回路50が働き、信号の振幅がオ
フセツト電圧ΔVを越えると、二段目の増幅回路
51も働くようになる。
The detection circuit configured as above is NR device B.
When used as a type, the IC internal switching elements S 13 , S 14 , which work with the NR device changeover switch.
Turn off S 15 . Then, the low-level high-frequency signal of the variable filter output signal is transferred from the amplifier to the transistor.
When supplied to Q 9 , the first stage differential amplifier circuit 50 operates as long as the amplitude of the input signal is smaller than the offset voltage ΔV (=I 5 · R 4 ) at point A, and the amplitude of the signal exceeds the offset voltage ΔV. When the voltage exceeds the threshold, the second stage amplifier circuit 51 also comes into operation.

各差動増幅回路50,51ではそれぞれの差動
回路により、入力信号の振幅、周波数によつてき
まる立ち上がり変化速度つまり時定数で出力トラ
ンジスタQ13,Q14或いはQ18,Q19のベース電流
を段階的に上げていく。これにしたがつてコンデ
ンサC2への充電電流が変化していくことになる。
In each of the differential amplifier circuits 50 and 51, the base current of the output transistors Q 13 , Q 14 or Q 18 , Q 19 is adjusted by the respective differential circuits at a rising rate of change, that is, a time constant, which is determined by the amplitude and frequency of the input signal. Raise it step by step. Accordingly, the charging current to capacitor C2 will change.

また、この検波回路をNR装置Cタイプとして
使用する場合、スイツチング素子S13〜S14をオン
にして、出力トランジスタQ14,Q19への供給電
流を減らして充電電流を減らし、さらにS15をオ
ンにして放電時定数を短くすればよい。
In addition, when this detection circuit is used as an NR device C type, switching elements S 13 to S 14 are turned on to reduce the supply current to output transistors Q 14 and Q 19 to reduce the charging current, and S 15 is also turned on. Just turn it on and shorten the discharge time constant.

したがつて従来の検波回路と同等の特性を損う
ことなく、外部端子および外付コンデンサの数を
減らすことができる。
Therefore, the number of external terminals and external capacitors can be reduced without impairing the characteristics equivalent to those of conventional detection circuits.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、NR装置用IC
の外部素子を少なくし、ICの端子数を減らして、
且つIC内部で時定数の切り換えを行なうことが
できるので、NR装置の製造が容易となり、コス
トを低減させることが可能となる。
As described above, according to the present invention, an IC for NR device
By reducing the number of external elements and the number of IC pins,
In addition, since the time constant can be switched within the IC, manufacturing of the NR device becomes easy and costs can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はドルビー方式NR装置Bタイプの基本
構成を説明する図、第2図は上記NR装置の副信
号路を説明する図、第3図は従来のNR装置の検
波回路を説明する図、第4図はこの発明の一実施
例に係るNR装置の検波回路を説明する図、第5
図および第6図は上記実施例のNR装置検波回路
の入力信号と出力信号の関係を説明する図、第7
図はこの発明に係る他の実施例を説明する図であ
る。 16……可変フイルタ、20……検波回路、2
1,35……整流回路、22,37……積分回
路、46、……検波回路入力端、47,50……
一段目の差動増幅回路、48,51……二段目の
差動増幅回路、49,52……外部端子、C1
C2……外付コンデンサ、I1〜I9……定電流源、S10
〜S15……スイツチング素子。
FIG. 1 is a diagram explaining the basic configuration of a B-type Dolby NR device, FIG. 2 is a diagram explaining the sub-signal path of the NR device, and FIG. 3 is a diagram explaining the detection circuit of a conventional NR device. FIG. 4 is a diagram illustrating a detection circuit of an NR device according to an embodiment of the present invention, and FIG.
6 and 7 are diagrams explaining the relationship between the input signal and the output signal of the NR device detection circuit of the above embodiment, and FIG.
The figure is a diagram illustrating another embodiment according to the present invention. 16...Variable filter, 20...Detection circuit, 2
1, 35... Rectifier circuit, 22, 37... Integrating circuit, 46,... Detection circuit input terminal, 47, 50...
First stage differential amplifier circuit, 48, 51... Second stage differential amplifier circuit, 49, 52... External terminal, C 1 ~
C 2 ... External capacitor, I 1 to I 9 ... Constant current source, S 10
~S 15 ...Switching element.

Claims (1)

【特許請求の範囲】[Claims] 1 入力信号に対してオフセツト電圧を設定する
手段と、上記入力信号に対応して整流出力する第
1の差動増幅回路と、上記オフセツト電圧以上の
ピーク電圧をもつ入力信号に対してのみ整流出力
する第2の差動増幅回路と、上記第1及び第2の
各差動増幅回路それぞれの出力電流を変化させる
各差動増幅回路それぞれに付属された可変定電流
源と、上記出力電流の供給される端子に接続され
各差動増幅回路の出力電流で充放電制御されるコ
ンデンサとを具備し、前記可変定電流源の値を変
えることによつて上記コンデンサの充電時定数を
変化させるようにしたことを特徴とするノイズリ
ダクシヨン装置の検波回路。
1 A means for setting an offset voltage for an input signal, a first differential amplifier circuit that outputs a rectified signal corresponding to the input signal, and a rectified output circuit that outputs a rectified signal only for an input signal having a peak voltage equal to or higher than the offset voltage. a second differential amplifier circuit that changes the output current of each of the first and second differential amplifier circuits, a variable constant current source attached to each differential amplifier circuit that changes the output current of each of the first and second differential amplifier circuits, and a supply of the output current. and a capacitor connected to a terminal connected to the differential amplifier circuit and whose charging and discharging are controlled by the output current of each differential amplifier circuit, and by changing the value of the variable constant current source, the charging time constant of the capacitor is changed. A detection circuit for a noise reduction device characterized by:
JP57179321A 1982-10-13 1982-10-13 Detecting circuit of noise reduction device Granted JPS5970012A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57179321A JPS5970012A (en) 1982-10-13 1982-10-13 Detecting circuit of noise reduction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57179321A JPS5970012A (en) 1982-10-13 1982-10-13 Detecting circuit of noise reduction device

Publications (2)

Publication Number Publication Date
JPS5970012A JPS5970012A (en) 1984-04-20
JPS6351603B2 true JPS6351603B2 (en) 1988-10-14

Family

ID=16063787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57179321A Granted JPS5970012A (en) 1982-10-13 1982-10-13 Detecting circuit of noise reduction device

Country Status (1)

Country Link
JP (1) JPS5970012A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448105U (en) * 1987-09-17 1989-03-24
JPH0261425U (en) * 1988-10-28 1990-05-08
JPH0465121U (en) * 1990-10-15 1992-06-05
JPH04110132U (en) * 1991-03-11 1992-09-24 エヌオーケー株式会社 hollow fiber membrane module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522509U (en) * 1991-09-09 1993-03-23 有限会社ラフアンドロードスポーツ Rain suit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448105U (en) * 1987-09-17 1989-03-24
JPH0261425U (en) * 1988-10-28 1990-05-08
JPH0465121U (en) * 1990-10-15 1992-06-05
JPH04110132U (en) * 1991-03-11 1992-09-24 エヌオーケー株式会社 hollow fiber membrane module

Also Published As

Publication number Publication date
JPS5970012A (en) 1984-04-20

Similar Documents

Publication Publication Date Title
CA1246160A (en) Drive circuit with limited signal transition rate for rfi reduction
JPS6351603B2 (en)
US4354209A (en) Recording/playing circuit
JP2004304441A (en) Audio playback device and reference voltage generation circuit
JP3487347B2 (en) Electronic circuit device and switching circuit device using the same
JP3243888B2 (en) Semiconductor device
JP3157461B2 (en) Smoothing circuit
JPH0447362B2 (en)
JP3268992B2 (en) Volume device
JP2793071B2 (en) Pop noise prevention circuit
JPS5939932B2 (en) Complementary characteristic switching circuit
JPH0629764Y2 (en) High frequency compensation circuit
JPH0135534B2 (en)
JPH0617436Y2 (en) Audio playback device
JPH0422406Y2 (en)
JP2966631B2 (en) Recording device
JP2535585B2 (en) Peak detection circuit
JPH0193906A (en) Audio amplifying circuit
JPS63269399A (en) Track hold circuit
JPH0352199A (en) Peak holding circuit
JPS616912A (en) Automatic level adjusting circuit
JPH0794987A (en) Integrated circuit for sound output
JPH07101481B2 (en) Amplifier circuit
JPS58209235A (en) Noise reduction device
JPS586614A (en) Tape noise reduction system for tape recorders