JPS6348071B2 - - Google Patents
Info
- Publication number
- JPS6348071B2 JPS6348071B2 JP56042067A JP4206781A JPS6348071B2 JP S6348071 B2 JPS6348071 B2 JP S6348071B2 JP 56042067 A JP56042067 A JP 56042067A JP 4206781 A JP4206781 A JP 4206781A JP S6348071 B2 JPS6348071 B2 JP S6348071B2
- Authority
- JP
- Japan
- Prior art keywords
- dot
- pattern
- dots
- elementary
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明は、グラフイツクデイスプレイ装置に
おけるバツフアメモリのようなドツト情報装置を
入力装置とし、別に設けたドツトプリンタのよう
なドツト情報装置へ出力する方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of using a dot information device such as a buffer memory in a graphic display device as an input device and outputting to a separately provided dot information device such as a dot printer.
従来、この種の技術としてはグラフイツクデイ
スプレイ装置に専用バツフアメモリを設けてあつ
て、計算機を用いてメモリ内容を読みとつて、そ
のまゝ別の装置にドツト出力する方法があり、こ
れではドツト単位で専用バツフアメモリ及び出力
装置を直接アクセスするため、処理に時間がかか
る欠点があつた。 Conventionally, this type of technology involves providing a dedicated buffer memory in a graphic display device, using a computer to read the memory contents, and outputting dots directly to another device. Since the dedicated buffer memory and output device are accessed directly, the process takes a long time.
また別の方法では、1パターンごと有意な文
字、数字、記号とまとまるようパターンの単位を
定めて、これにコードを割り当てておいて、専用
バツフアメモリを有意な一定領域単位でよみとり
コード変換し、出力するときはこの逆変換を行な
うもので、これでは多種のパターンを要し、この
種類数に比例して変換テーブルも大きなものとな
り出力装置も高価になる欠点があつた。 Another method is to define a pattern unit so that each pattern is a collection of significant letters, numbers, and symbols, and then assign a code to this unit, read the dedicated buffer memory in units of a certain area of significance, convert the code, and output it. When doing so, this inverse conversion is performed, but this requires a wide variety of patterns, and has the disadvantage that the conversion table becomes large in proportion to the number of types, and the output device becomes expensive.
本発明はこれらの欠点を除去するためになされ
たもので、入力用専用バツフアメモリと、ドツト
出力装置との間に文字、数字、記号に限定しない
一般図形にも使えるドツトパターン/パターンコ
ード変換機能を有する回路を設けることにより、
高速かつ簡易にバツフアメモリから出力装置へ情
報転送する方式を提供する。 The present invention was made to eliminate these drawbacks, and includes a dot pattern/pattern code conversion function that can be used not only for letters, numbers, and symbols but also for general figures between the input buffer memory and the dot output device. By providing a circuit with
A method for quickly and easily transferring information from a buffer memory to an output device is provided.
以下に図面を参照しながら実施例について本発
明を詳細に説明する。 The present invention will be described in detail below with reference to embodiments with reference to the drawings.
第1図は本発明の実施例を示す構成ブロツク図
で、1は例えばグラフイツクCRT、2はCRT制
御装置で、専用バツフアメモリを内蔵し公知のよ
うにドツト単位で画面情報を記憶できる。3は読
みこみ回路で前記バツフアメモリをドツト単位で
よみとり記憶装置4に転送する。制御回路5は、
特定ドツト構成を持つ標準ドツトパターン群と対
応パターンコード群を内蔵しており、記憶装置4
内のドツト情報を特定ドツト構成の素領域に分割
してこれに位置情報を付し、かつ素領域のドツト
情報と標準ドツトパターン群と対照して一致する
標準ドツトパターンのパターンコードを見出し、
組み合わせてパターンコードデータ記憶装置6に
格納する。この場合、素領域の位置情報を格納す
る代りに、位置情報と関係づけた記憶装置6内の
番地に、素領域のパターンコードのみ格納しても
よい。 FIG. 1 is a configuration block diagram showing an embodiment of the present invention, where 1 is a graphics CRT, for example, and 2 is a CRT control device, which has a built-in dedicated buffer memory and can store screen information in units of dots as is well known. Reference numeral 3 denotes a reading circuit which reads the buffer memory dot by dot and transfers it to the storage device 4. The control circuit 5 is
It has a built-in standard dot pattern group with a specific dot configuration and a corresponding pattern code group, and is stored in the storage device 4.
Divide the dot information in the dot into elementary regions with a specific dot configuration, attach position information to these, and compare the dot information of the elementary regions with the standard dot pattern group to find the pattern code of the standard dot pattern that matches,
The data are combined and stored in the pattern code data storage device 6. In this case, instead of storing the position information of the elemental area, only the pattern code of the elemental area may be stored at an address in the storage device 6 associated with the positional information.
パターン出力回路7はパターンコード/標準ド
ツトパターン変換回路を内蔵して、パターンコー
ドデータ記憶装置6内のコードを番地順に参照し
てそのコードを標準ドツトパターンに変換し素領
域のドツト構成に復原して位置情報と組合わせる
か、または記憶装置6内の番地に対応してドツト
出力制御装置8を介してドツト出力装置9に出力
する。制御装置8には出力専用バツフアメモリを
内蔵させて、一旦このバツフアメモリに位置ぎめ
しながら格納し、そのつど出力装置9に入力する
か、または入力用バツフアメモリの内容をすべて
格納し、終つてから順次出力装置9に出力する。 The pattern output circuit 7 has a built-in pattern code/standard dot pattern conversion circuit, refers to the codes in the pattern code data storage device 6 in address order, converts the codes into a standard dot pattern, and restores the dot configuration of the raw area. The dot output controller 8 then outputs the information to the dot output device 9 in correspondence with the address in the storage device 6. The control device 8 has a built-in buffer memory for output, and stores data while being located in this buffer memory, and then inputs it to the output device 9 each time, or stores all the contents of the buffer memory for input, and outputs them sequentially after completion. Output to device 9.
次に素領域分割、位置ぎめ、パターンコード化
を行なう制御回路5につき詳しく説明する。 Next, the control circuit 5 that performs elementary region division, positioning, and pattern encoding will be explained in detail.
第2図は標準ドツトパターン/パターンコード
対照図で、例えば2ドツトの行、2ドツトの列か
ら成る総計4ドツトの領域を素領域と選んだと
き、素領域内のドツトパターンをすべて掲げてあ
り、パターン種は図のように16通りで、これ以外
にはない。そこでこれらのパターンすべてを標準
ドツトパターン群よ呼び、それぞれP1,P2,…,
P16と定めておく。 Figure 2 is a standard dot pattern/pattern code comparison diagram. For example, when a region with a total of 4 dots consisting of a row of 2 dots and a column of 2 dots is selected as an elementary region, all dot patterns in the elementary region are listed. , there are 16 pattern types as shown in the figure, and there are no other types. Therefore, all these patterns are called standard dot pattern groups, and are respectively P 1 , P 2 ,...,
Set it as P 16 .
さてグラフイツクCRT1に表わされた情報を、
例えば第3図に示すように数字“3”とし、これ
は8ドツトの行、6ドツトの列を占めていて、
縦、横の罫線で囲まれた部分が1ドツトを示し、
空白部は“0”、斜線部は“1”を表わす。そし
て素領域として、先に述べたように2ドツトの
行、2ドツトの列構成と定め、第3図の全ドツト
を素領域に分割すると第4図のようにQ1〜Q12の
12ケの素領域が得られる。第2図の標準ドツトパ
ターン/パターンコード対照図を用いてこれら12
ケの素領域のドツトパターンをパターンコードに
対応づけると、
Q1→P5,
Q4→P1,
Q7→P5,
Q10→P3,Q2→P7,
Q5→P14,
Q8→P1,
Q11→P6,Q3→P4、
Q6→P4、
Q9→P8、
Q12→P2、
となる。素領域を示すQにつけてサフイツクスが
位置情報を示し、標準パターンコードを示すPに
つけたサフイツクスがコードを示すように定める
と、これらを組みにして、第1の素領域を示すに
は(1、5)、第2の素領域を示すには(2、7)
となる。 Now, the information displayed on Graphics CRT1,
For example, as shown in Figure 3, the number "3" occupies a row of 8 dots and a column of 6 dots,
The area surrounded by vertical and horizontal ruled lines represents one dot,
Blank areas represent "0" and hatched areas represent "1". Then, as mentioned above, we define the elementary region to have a 2-dot row and 2-dot column configuration, and if we divide all the dots in Fig. 3 into elementary regions, Q 1 to Q 12 are divided as shown in Fig. 4.
12 elementary regions are obtained. Using the standard dot pattern/pattern code comparison diagram in Figure 2, these 12
Correlating the dot patterns in the elementary area with pattern codes, Q 1 →P 5 , Q 4 →P 1 , Q 7 →P 5 , Q 10 →P 3 , Q 2 →P 7 , Q 5 →P 14 , Q 8 →P 1 , Q 11 →P 6 , Q 3 →P 4 , Q 6 →P 4 , Q 9 →P 8 , Q 12 →P 2 , and so on. If we specify that the suffix attached to Q, which indicates an elementary region, indicates position information, and the suffix attached to P, which indicates a standard pattern code, indicates a code, then to combine these and indicate the first elementary region, we use (1, 5), to indicate the second elementary region (2, 7)
becomes.
従つて従来のドツト情報表現方法によれば、
0、0、0、0、0、0、0、1、1、1、1、
0、0、0、0、1、0、0、0、0、1、1、
1、0、0、0、0、0、1、0、0、1、0、
0、1、0、0、1、1、1、1、0、0、0、
0、0、0、0
と表わすところを本実施例では
(1、5)、(2、7)、(3、4)、(4、1)、
(5、14)、(6、4)、(7、5)、(8、1)、(
9、
8)、(10、3)、(11、6)、(12、2)
と表わせる。 Therefore, according to the conventional dot information representation method, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1,
0, 0, 0, 0, 1, 0, 0, 0, 0, 1, 1,
1, 0, 0, 0, 0, 0, 1, 0, 0, 1, 0,
0, 1, 0, 0, 1, 1, 1, 1, 0, 0, 0,
In this example, the expressions 0, 0, 0, 0 are (1, 5), (2, 7), (3, 4), (4, 1),
(5, 14), (6, 4), (7, 5), (8, 1), (
9,
8), (10, 3), (11, 6), (12, 2).
更に位置情報に対応して記憶装置6に格納する
方法をとれば位置情報を省略でき、パターンコー
ドのみを
5、7、4、1、14、4、5、1、8、3、6、
2
と格納すればよい。 Furthermore, if a method is adopted in which the position information is stored in the storage device 6 in accordance with the position information, the position information can be omitted, and only the pattern code can be stored as 5, 7, 4, 1, 14, 4, 5, 1, 8, 3, 6, etc.
You can store it as 2.
本実施例では2ドツトの行、2ドツトの列構成
の素領域を考えたが縦に長い4ドツトの行、1ド
ツトの列構成でも、また横に長い1ドツトの行、
4ドツトの列構成でも含まれる総ドツト数は4で
あり標準パターンコードの種類数は同じく16であ
る。 In this example, we considered an elementary region with a 2-dot row and 2-dot column configuration, but a horizontally long 1-dot row,
Even in a 4-dot row configuration, the total number of dots included is 4, and the number of types of standard pattern codes is also 16.
素領域に含まれる総ドツト数はこのほか、2、
3、5、6…が考えられる。それぞれの総ドツト
数のときの標準パターンコードの種類数は
総ドツト数 標準パターンコードの種類数
2 4
3 8
4 16
5 32
6 64
7 128
で示される。総ドツト数が少いとコード種類数が
少いが、反面位置情報(バツフアメモリ中の素領
域の数)が多くなり、総ドツト数が多いとパター
ン出力回数を減らすことはできるが、コード種類
数が多くなるので4〜6ぐらいが妥当なドツト数
ということになる。 In addition, the total number of dots included in the elementary region is 2,
3, 5, 6... are possible. The number of types of standard pattern codes for each total number of dots is expressed as: Total number of dots Number of types of standard pattern codes 2 4 3 8 4 16 5 32 6 64 7 128. If the total number of dots is small, the number of code types is small, but on the other hand, the position information (number of elementary areas in the buffer memory) is large.If the total number of dots is large, the number of pattern outputs can be reduced, but the number of code types is Since the number of dots is large, the appropriate number of dots is about 4 to 6.
本発明によれば、ドツト単位で情報を記憶して
いるバツフアメモリを総ドツト4〜6ドツトの素
領域に分割して位置情報を付し、素領域ドツトパ
ターンを内蔵した標準ドツトパターンと照合して
該当パターンのパターンコードに置換してパター
ンコードデータ記憶装置に格納する制御回路と、
パターンコード記憶装置内番地と格納されている
パターンコードからドツトパターンに変換して位
置情報に応じてドツト出力装置への出力回路とを
設けているので従来のドツト入力/ドツト出力変
換方法よりも少い記憶装置で高速にドツト入力/
ドツト出力変換することが可能となる。 According to the present invention, the buffer memory that stores information in units of dots is divided into elementary areas of 4 to 6 dots in total, and position information is attached to the divided areas. a control circuit that replaces the pattern code with a pattern code of the corresponding pattern and stores it in a pattern code data storage device;
Since it includes an address in the pattern code storage device and an output circuit that converts the stored pattern code into a dot pattern and outputs it to the dot output device according to the position information, it requires less processing time than the conventional dot input/dot output conversion method. High-speed dot input with a new storage device/
Dot output conversion is possible.
第1図は本発明の実施例を示す構成ブロツク
図、第2図は標準ドツトパターン/パターンコー
ド対照図、第3図は本発明の実施例によるドツト
分解図、第4図は第3図の素領域分解図、
1……グラフイツクCRT、2……CRT制御装
置、3……読みこみ回路、4……記憶装置、5…
…制御回路、6……パターンコードデータ記憶装
置、7……パターン出力回路、8……ドツト出力
制御装置、9……ドツト出力装置、P1,P2、…
…パターンコード、Q1,Q2、……素領域ドツト
パターン。
FIG. 1 is a configuration block diagram showing an embodiment of the present invention, FIG. 2 is a standard dot pattern/pattern code comparison diagram, FIG. 3 is an exploded view of dots according to an embodiment of the present invention, and FIG. Elementary domain decomposition diagram, 1...Graphic CRT, 2...CRT control device, 3...Reading circuit, 4...Storage device, 5...
...Control circuit, 6...Pattern code data storage device, 7...Pattern output circuit, 8...Dot output control device, 9...Dot output device, P1 , P2 ,...
...pattern code, Q 1 , Q 2 , ... elementary area dot pattern.
Claims (1)
ツト構成の素領域に含みうるすべてのドツトパタ
ーンをパターンコードに相互変換するための変換
テーブルを格納する第一の記憶装置と、前記ドツ
ト単位入力情報をドツト重複しないよう前記素領
域単位に分割して素領域位置情報を付し、該素領
域ドツトパターンを前記変換テーブルで変換して
得たパターンコードを前記位置情報に対応づけて
格納する第二の記憶装置と、前記素領域単位で出
力するマルチドツト同時出力装置と、第二の記憶
装置に格納ずみのパターンコードを前記変換テー
ブルで変換して得たドツトパターンを該当位置情
報に応じた前記出力装置上の場所にマルチドツト
同時出力する手段とをそなえて、ドツト単位入力
情報をマルチドツト同時出力装置に出力すること
を特徴とするデータ入出力方式。1. A device having input information in units of dots, a first storage device storing a conversion table for mutually converting all dot patterns that can be included in an elementary area of a fixed dot configuration into pattern codes, and a device having input information in units of dots; A second method for dividing the dot pattern into elementary regions and attaching elementary region position information so as not to overlap the dots, and storing a pattern code obtained by converting the elementary region dot pattern using the conversion table in association with the position information. a storage device, a multi-dot simultaneous output device that outputs the plurality of dots in units of elementary regions, and a second storage device that converts the pattern code stored in the second storage device using the conversion table to convert the dot pattern obtained by converting the dot pattern into the dot pattern according to the corresponding position information. A data input/output method characterized in that a means for simultaneously outputting multiple dots is provided at the upper location, and input information in units of dots is outputted to a multiple dot simultaneous output device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56042067A JPS57157284A (en) | 1981-03-23 | 1981-03-23 | Data input/output system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56042067A JPS57157284A (en) | 1981-03-23 | 1981-03-23 | Data input/output system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57157284A JPS57157284A (en) | 1982-09-28 |
JPS6348071B2 true JPS6348071B2 (en) | 1988-09-27 |
Family
ID=12625737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56042067A Granted JPS57157284A (en) | 1981-03-23 | 1981-03-23 | Data input/output system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS57157284A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0511739A (en) * | 1991-04-29 | 1993-01-22 | Samsung Electron Co Ltd | Method of coding rod pattern |
-
1981
- 1981-03-23 JP JP56042067A patent/JPS57157284A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS57157284A (en) | 1982-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5850589A (en) | Display processor | |
US5193126A (en) | Image deformation method and apparatus using coordinate transformation | |
JPH04338797A (en) | Font memory access system | |
JPS6348071B2 (en) | ||
JPH042958B2 (en) | ||
JPS61243327A (en) | Recorder | |
JPS58205187A (en) | Memory device | |
JPS6363913B2 (en) | ||
JP2613302B2 (en) | Reduction printing device | |
JPS6356693A (en) | Character dot conversion system | |
JPS59143194A (en) | Image display | |
JPH0366157B2 (en) | ||
JP2846357B2 (en) | Font memory device | |
JP2837461B2 (en) | Access method of external character memory | |
JPS59126591A (en) | Character output control system | |
JPS58129473A (en) | Memory control method | |
JPS58116581A (en) | display device | |
JPS59162584A (en) | Character generator | |
JPS58158687A (en) | Information output controller | |
JPS59162587A (en) | Image display | |
JP2000048188A (en) | Image data converter | |
JPH0330873B2 (en) | ||
JPS6321927B2 (en) | ||
JPS61240282A (en) | Image data converter | |
JPS5969866A (en) | High speed processor of two-dimensional picture data |