[go: up one dir, main page]

JPS63314060A - power supply circuit - Google Patents

power supply circuit

Info

Publication number
JPS63314060A
JPS63314060A JP62149266A JP14926687A JPS63314060A JP S63314060 A JPS63314060 A JP S63314060A JP 62149266 A JP62149266 A JP 62149266A JP 14926687 A JP14926687 A JP 14926687A JP S63314060 A JPS63314060 A JP S63314060A
Authority
JP
Japan
Prior art keywords
power supply
resistor
circuit
capacitor
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62149266A
Other languages
Japanese (ja)
Inventor
Kenji Takato
健司 高遠
Toshiro Tojo
敏郎 東條
Kazumi Kinoshita
和美 木下
Yuzo Yamamoto
雄三 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62149266A priority Critical patent/JPS63314060A/en
Priority to CA000569416A priority patent/CA1291836C/en
Priority to DE3854633T priority patent/DE3854633T2/en
Priority to EP88109651A priority patent/EP0295680B1/en
Priority to CN 88103656 priority patent/CN1011653B/en
Priority to AU18121/88A priority patent/AU598139B2/en
Publication of JPS63314060A publication Critical patent/JPS63314060A/en
Priority to US07/409,701 priority patent/US4935960A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Supply Of Signal Current (AREA)

Abstract

PURPOSE:To obtain a simplified power feeding circuit by coupling respective control input terminals of first and second mutual conductance amplifiers with each other by a capacitor. CONSTITUTION:Mutual conductance amplifiers 10 and 20 which can be operated as constant current sources respectively are provided correspondingly to lines A and B, and respective control input terminals CNT1 and CNT2 of mutual conductance amplifiers 10 and 20 on the line A side and the line B side are coupled with each other by a capacitor 30. Thus, a prescribed DC equivalent resistance required for feeding DC, a high impedance for a differential signal, and a low impedance for an in-phase signal (AC inducting signal) are simultaneously obtained, and complicated feedback control circuit and VBB/2 power source are eliminated.

Description

【発明の詳細な説明】 〔概 要〕 加入者回路に設けられる給電回路であって、いわゆるA
線およびB線にそれぞれ対応して設けられる、各々が定
電流源として動作可能な相互コンダクタンス増幅器を備
えてなり、A線側およびB線側の相互コンダクタンス増
幅器の各制御入力端同士をコンデンサで結合するのみで
、直流給電に必要な所定の直流等価抵抗と、差動信号に
対する高いインピーダンスと、同相信号(交流誘導信号
)に対する低いインピーダンスとが同時に得られるよう
にしたものである。
[Detailed description of the invention] [Summary] A power supply circuit provided in a subscriber circuit, which is a so-called A
The control input terminals of the transconductance amplifiers on the A-line and B-line sides are connected to each other by a capacitor. A predetermined DC equivalent resistance necessary for DC power supply, high impedance for differential signals, and low impedance for in-phase signals (AC induced signals) can be obtained at the same time by simply doing this.

〔産業上の利用分野〕[Industrial application field]

本発明は給電回路、特に交換機の加入者回路に設けられ
る給電回路に関する。
The present invention relates to a power supply circuit, and particularly to a power supply circuit provided in a subscriber circuit of an exchange.

一般に給電回路は交換機側に置かれ、電話線を通して各
加入者の電話機に対しこれを動作させるための直流電流
を供給することを主たる目的としている。この給電回路
は上記電話線をなすAvAおよびB線の末端に接続され
るために、A線およびB線から見た交流信号に対する入
力インピーダンスが所定の値になるように設計されなけ
ればならない。この入力インピーダンスは2種(Znr
=Z Cy)に大別され、下記条件を満足しなければな
らない。
Generally, the power supply circuit is placed on the exchange side, and its main purpose is to supply direct current to each subscriber's telephone to operate it through the telephone line. Since this power supply circuit is connected to the ends of the AvA and B lines forming the telephone line, it must be designed so that the input impedance for AC signals seen from the A and B lines becomes a predetermined value. There are two types of input impedance (Znr
= Z Cy), and must satisfy the following conditions.

■ 差動信号(音声信号)に対する交流インピーダンス
Z0が高いこと、および ■ 同相信号(交流誘導等の有害交流信号)に対する交
流終端インピーダンスZCtが低いことである。また、 ■ 直流給電抵抗は、電話機が必要とする直流電流を供
給できる値、例えば数100Ωであること。
(2) AC impedance Z0 for differential signals (audio signals) is high; and (2) AC termination impedance ZCt for in-phase signals (harmful AC signals such as AC induction) is low. In addition, (1) The DC power supply resistance must have a value that can supply the DC current required by the telephone, for example several hundred ohms.

上記の差動信号に対する交流終端インピーダンス2つ□
は、これを減衰させないようにするため高いのが望まし
く、一方、上記の同相信号に対する交流終端インピーダ
ンスZCTは、これを極力減衰させるようにするため低
いのが望ましいのである。
Two AC termination impedances for the above differential signals □
is desirably high so as not to attenuate it, and on the other hand, the AC termination impedance ZCT for the above-mentioned common mode signal is desirably low so as to attenuate it as much as possible.

さらにまた、近年は同相信号に対する条件が厳しくなっ
ており、同相信号電流が直流給電電流よりも大きくなっ
たとしても、音声信号に歪を生じさせないことが要求さ
れている。
Furthermore, in recent years, the conditions for common-mode signals have become stricter, and it is required that the audio signal not be distorted even if the common-mode signal current becomes larger than the DC power supply current.

〔従来の技術〕[Conventional technology]

第6図は従来の給電回路の一例を示す図である。 FIG. 6 is a diagram showing an example of a conventional power supply circuit.

本図において、給電回路は第1相互コンダクタンス増幅
器10と第2相互コンダクタンス増幅器20と帰還制御
回路50とからなり、給電端0UT1および0UT2を
介して、加入者の電話機工につながる、いわゆるA線4
1およびB線42に対し直流給電を行う。第1および第
2相互コンダクタンス増幅器10および20は共に同一
構成であり、演算増幅器16および26と各種抵抗群と
からなる。また、バイアス入力端B1およびB2と、制
御入力端CNTlおよびCNT2と、上記の給電端0U
TIおよび0UT2とを備える。
In this figure, the feeder circuit consists of a first transconductance amplifier 10, a second transconductance amplifier 20, and a feedback control circuit 50, and is connected to the subscriber's telephone equipment via feeder terminals 0UT1 and 0UT2, so-called A line 4.
DC power is supplied to the 1 and B wires 42. Both the first and second transconductance amplifiers 10 and 20 have the same configuration and consist of operational amplifiers 16 and 26 and various resistor groups. In addition, bias input terminals B1 and B2, control input terminals CNTl and CNT2, and the above-mentioned power supply terminal 0U
TI and 0UT2.

なお、上記各種抵抗は、第1相互コンダクタンス増幅器
10については第1〜第5抵抗(11〜15)テアリ、
第2相互コンダクタンス増幅器20については第1〜第
5抵抗(21〜25)である。
Note that the various resistors mentioned above include the first to fifth resistors (11 to 15) for the first mutual conductance amplifier 10;
Regarding the second transconductance amplifier 20, these are the first to fifth resistors (21 to 25).

第6図に示す給電回路は、文献(IEEE JOllR
NALOF 5OLID−3TATE C11?C1I
ITS、VOL、5C−16,NO,4,AIJGIJ
ST1981)の第262頁中Fig、2として示され
ており、その基本要素として一対の相互コンダクタンス
増幅器(10、20)と帰還制御回路(50)とを備え
ている。相互コンダクタンス増幅器は同文献の同頁中F
ig、 3にTransconductance am
plifierとして示されているが、その働きは定電
流源に等しい。したがって、既述の条件■(差動信号に
対し高インピーダンス)と、条件■(所定の直流給電抵
抗)とを満たす。ところが既述の条件■(同相信号に対
し低インピーダンス)については、相互コンダクタンス
増幅器単独では、これを満たすことができない。そこで
、同相信号に対して低インピーダンスとすべく、帰還制
御回路50を導入し、その出力を既述の制御入力端CN
TlおよびCNT 2に加えることとしている(第6図
)。
The power supply circuit shown in Fig. 6 is based on the literature (IEEE JOllR
NALOF 5OLID-3TATE C11? C1I
ITS, VOL, 5C-16, NO, 4, AIJGIJ
ST1981), page 262, and includes a pair of transconductance amplifiers (10, 20) and a feedback control circuit (50) as its basic elements. The transconductance amplifier is described in F on the same page of the same document.
Transconductance am to ig, 3
Although shown as a plifier, its function is equivalent to a constant current source. Therefore, the above-mentioned condition (2) (high impedance for differential signals) and condition (2) (predetermined DC power supply resistance) are satisfied. However, the above-mentioned condition (2) (low impedance with respect to the common-mode signal) cannot be satisfied by the transconductance amplifier alone. Therefore, in order to have a low impedance with respect to the common mode signal, a feedback control circuit 50 is introduced, and its output is connected to the control input terminal CN described above.
It will be added to Tl and CNT 2 (Fig. 6).

なお、この他にも従来例として特開昭57−42263
号公報が挙げられるが、前述の条件■、■および■を満
足するものの、既述した近年の傾向(同相信号電流が直
流給電電流より大となっても音声信号に歪を生じさせな
いという要求)に対処することができない。なぜなら、
同公報に示す給電回路は、B線にコレクタが接続するP
NPトランジスタとA線にコレクタが接続するNPN 
トランジスタとからなり、前者のPNP l−ランジス
タはそのコレクタからの直流電流の送出のみ、後者のN
PNトランジスタはそのコレクタからの直流電流の吸収
のみしか行えず、それぞれ逆向きの直流電流の通電がで
きないからである。これに対し、演算増幅器(16、2
6)は本来的にその出力から電流を送出することも吸収
することもできるから、同相信号電流が直流給電電流よ
り大となっても構わない。
In addition, as a conventional example, Japanese Patent Application Laid-Open No. 57-42263
Although it satisfies the aforementioned conditions (■, ■, and ) cannot cope with it. because,
The power supply circuit shown in the same publication is a P
NPN whose collector is connected to the NP transistor and the A line
The former PNP l-transistor only sends direct current from its collector, and the latter N
This is because a PN transistor can only absorb direct current from its collector, and cannot conduct direct current in the opposite direction. On the other hand, the operational amplifier (16, 2
6) can inherently send or absorb current from its output, so it does not matter if the in-phase signal current is larger than the DC supply current.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第6図の従来の給電回路においては、帰還制御回路50
が導入され、まず抵抗51および52によりA線41お
よびB線42間の中点電位を検出する。差動信号は第6
図中波形d1.d2のごとく現れるから、差動信号成分
は中点電位としては検出されない、しかし、同相信号は
同図中、波形cl、c2のごとく現れる力槌ミ中点電位
が波形mのごとく検出される。この中点電位mを、Vl
l/2(v□は増幅器16 、26に対する電源電圧)
を反転入力とする正相増幅器53の非反転入力に印加し
、その出力を制御入力端CNT 1 、CNT 2に加
えるようにしている。これにより、外部からの交流誘導
である同相信号電流を、相互コンダクタンス増幅器16
 、26に交互に引き込むことが可能となる。
In the conventional power supply circuit shown in FIG.
is introduced, and first, the midpoint potential between the A line 41 and the B line 42 is detected by the resistors 51 and 52. The differential signal is the 6th
Waveform d1 in the figure. Since the differential signal component appears as d2, the differential signal component is not detected as a midpoint potential. However, in the same figure, the in-phase signal appears as waveforms cl and c2, and the midpoint potential is detected as waveform m. . This midpoint potential m is defined as Vl
l/2 (v□ is the power supply voltage for amplifiers 16 and 26)
is applied to the non-inverting input of the positive phase amplifier 53 which has an inverting input, and its output is applied to the control input terminals CNT 1 and CNT 2. This allows the common mode signal current, which is AC induction from the outside, to be transferred to the mutual conductance amplifier 16.
, 26 alternately.

上記のとおり、従来の給電回路(第6図)では、中点電
位検出用の抵抗51 、52と、正相増幅器53と、V
a++/2電源からなる大規模な帰還制御回路50が必
要となり、回路が大形化かつ煩雑化するという問題があ
る。
As mentioned above, in the conventional power supply circuit (Fig. 6), the resistors 51 and 52 for midpoint potential detection, the positive phase amplifier 53, and the V
A large-scale feedback control circuit 50 consisting of an a++/2 power supply is required, and there is a problem that the circuit becomes large and complicated.

本発明はこのような問題点に鑑みなされたもので、実質
的に帰還制御回路を不要とした給電回路を提供すること
を目的とするものである。
The present invention has been made in view of these problems, and it is an object of the present invention to provide a power supply circuit that substantially eliminates the need for a feedback control circuit.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明に係る給電回路の基本構成を示す図であ
る。本図に示すとおり、従来の帰還制御回路(第6図の
50)は排除され、これに代えて、制御入力端CNT1
および制御入力端CNT2を結合するコンデンサ30が
設けられる。
FIG. 1 is a diagram showing the basic configuration of a power supply circuit according to the present invention. As shown in this figure, the conventional feedback control circuit (50 in Fig. 6) is eliminated, and in its place, the control input terminal CNT1
A capacitor 30 is provided which couples the control input terminal CNT2 to the control input terminal CNT2.

〔作 用〕[For production]

概括的に言えば、同相信号に対しては見かけ上コンデン
サ30は無いのに等しくなり、同相信号に対し目的とす
る低インピーダンスを実現する。
Generally speaking, the capacitor 30 appears to be absent for common-mode signals, and the desired low impedance for common-mode signals is achieved.

またこの状態は直流給電電流について見た場合と同じで
ある。一方、差動信号に対しては、見かけ上コンデンサ
30が2分割されて、その中点が仮想アースに接続され
るのと等価になり、差動信号に対し目的とする高インピ
ーダンスを実現する。
Moreover, this state is the same as when looking at the DC power supply current. On the other hand, for differential signals, this is equivalent to apparently dividing the capacitor 30 into two and connecting the midpoint to virtual ground, thereby achieving the desired high impedance for differential signals.

かくして、単純にコンデンサを1つ設けるのみで、従来
の複雑な帰還制御回路およびVts/2電源を不要とす
ることが可能となる(動作原理の詳細は後述)。
In this way, by simply providing one capacitor, it is possible to eliminate the need for a conventional complicated feedback control circuit and a Vts/2 power supply (the details of the operating principle will be described later).

〔実施例〕〔Example〕

第2図は本発明の一実施例を示す図である。基本的には
第1図の回路構成と同じであるが、演算増幅器16 、
26の各出力19 、29に、エミッタホロワからなる
バッファ回路60および65を設けたものである(なお
、このバッファ回路相当のものは従来より、例えばU、
S、Patent4.387.273(Fig、6)に
示される)、これにより給電電流よりもかなり大なる同
相信号が侵入して来ても、これを十分に対処することが
できる。また、バイアス入力端Bl。
FIG. 2 is a diagram showing an embodiment of the present invention. The circuit configuration is basically the same as that shown in FIG. 1, but the operational amplifier 16,
Buffer circuits 60 and 65 consisting of emitter followers are provided at each of the outputs 19 and 29 of 26.
S, Patent 4.387.273 (Fig. 6)), so that even if a common mode signal considerably larger than the power supply current intrudes, it can be adequately dealt with. Also, the bias input terminal Bl.

B2には3つの分圧抵抗71 、72および73により
分圧された所定の電圧が印加される。なお、音声信号の
入出力部分は適宜選択できるが、本図では、図示する位
置にトランス74を設け、これを介して音声信号Vの入
出力を行う例を示している。
A predetermined voltage divided by three voltage dividing resistors 71, 72 and 73 is applied to B2. Although the input/output portion of the audio signal can be selected as appropriate, this figure shows an example in which a transformer 74 is provided at the illustrated position and the audio signal V is input/output via this.

上記のバッファ回路60および65についてみると、前
者はPNPトランジスタ61、NPNトランジスタ62
 (相互にエミッタ結合)と抵抗63からなり、後者の
バッファ回路65は、PNPトランジスタ66、NPN
トランジスタ67(相互にエミッタ結合)と抵抗68か
らなる。ある瞬時における、直流給電電流より大なる同
相信号C1およびC2を図中のハツチングで表すと、c
lはPNP )ランジスタロ1により、C2はPNP 
)ランジスタロ6によりそれぞれ吸収される。その次の
瞬時に同相信号clおよびC2の極性が切り替わると、
こんどはclに見合う電流がNPN l−ランジスタロ
2から、C2に見合う電流がNPN)ランジスタロ7か
ら、それぞれ流し込まれる。なお、本来の直流給電電流
は、図中のGND(OV)より、a−h l) −* 
C−1d −+ 6−+ V RB(−48V)の経路
で常時流れる。
Looking at the buffer circuits 60 and 65 above, the former has a PNP transistor 61 and an NPN transistor 62.
(mutually emitter-coupled) and a resistor 63, the latter buffer circuit 65 consists of a PNP transistor 66, an NPN
It consists of a transistor 67 (emitter coupled to each other) and a resistor 68. If the common-mode signals C1 and C2 that are larger than the DC power supply current at a certain instant are represented by hatching in the figure, c
l is PNP) By Ranjistaro 1, C2 is PNP
) are respectively absorbed by Ranjistaro 6. When the polarity of the common mode signals cl and C2 switches at the next instant,
Next, a current corresponding to cl is injected from the NPN l-rangistaro 2, and a current corresponding to C2 is injected from the NPN l-rangistaro 7, respectively. In addition, the original DC power supply current is a-h l) -* from GND (OV) in the figure.
C-1d −+ 6−+ V RB (−48V) always flows.

次に第1図の本発明に係る給電回路につき、その動作原
理を第3図、4図および5図を参照しながら説明する。
Next, the principle of operation of the power supply circuit according to the present invention shown in FIG. 1 will be explained with reference to FIGS. 3, 4, and 5.

第3図は本発明に係る給電回路の直流等価回路であり、
所望の直流給電抵抗が得られることを示す。なお、図中
の抵抗の抵抗値Rにつき、RI5<<RI2 + Rz
 (添字の11 、12 、15はそれぞれ抵抗11 
、12 、15についてのものであることを示す。以下
、同様)なる関係を満たすよう、予め設定される。直流
給電については、コンデンサ30(第1図)は無いのに
等しい。コンデンサ30が無いことは、抵抗14.24
(第1図)が無いのに等しい。ここで、第1相互コンダ
クタンス増幅器10側についてみると、これに流入する
直流電流I、は、 で表される。電流■1が(1)式によって表される理由
は次のとおりである。
FIG. 3 is a DC equivalent circuit of the power supply circuit according to the present invention,
This shows that the desired DC power supply resistance can be obtained. In addition, for the resistance value R of the resistor in the figure, RI5<<RI2 + Rz
(The subscripts 11, 12, and 15 are the resistances 11 and 15, respectively.
, 12, and 15. (hereinafter, the same applies) is set in advance so as to satisfy the following relationship. For DC power supply, the capacitor 30 (FIG. 1) is as good as not present. The absence of capacitor 30 means that resistance 14.24
It is equivalent to not having (Figure 1). Here, looking at the first transconductance amplifier 10 side, the direct current I flowing into it is expressed as follows. The reason why the current ■1 is expressed by equation (1) is as follows.

第1図において、直流に関しては、コンデンサ30は、
無限大のインピーダンスを示す為、無いことに等しく 
 (OPEN) 、抵抗14 (無限大のインピーダン
スに接続されるので)は一端が0PENの状態である。
In FIG. 1, for direct current, the capacitor 30 is
Since it shows infinite impedance, it is equivalent to nothing.
(OPEN), the resistor 14 (because it is connected to an infinite impedance) is in the state of 0PEN at one end.

従って抵抗14は、回路的に何の影響も与えない為、無
いに等しい。この為抵抗13のみ演算増幅器の出力端子
、反転入力端子間に接続される形になる。抵抗13は、
出力の信号をそのまま反転入力端子にフィードバックす
ることになるが、演算増幅器の入力電流は極めて少ない
為、抵抗13の電圧降下は無視できる(電流ゼロで、電
圧信号のみフィードバックする)。
Therefore, the resistor 14 has no effect on the circuit, so it is virtually nonexistent. Therefore, only the resistor 13 is connected between the output terminal and the inverting input terminal of the operational amplifier. The resistor 13 is
The output signal is fed back as is to the inverting input terminal, but since the input current of the operational amplifier is extremely small, the voltage drop across the resistor 13 can be ignored (current is zero and only the voltage signal is fed back).

従って、抵抗13の値は0Ω(ショート)でもよく、い
わゆる、ボルテージホロワの形になる。
Therefore, the value of the resistor 13 may be 0Ω (short circuit), resulting in a so-called voltage follower configuration.

第3図において、回路に■4の電圧が加わると、0UT
Iと非反転入力間の電圧VXは、■4をRovAである
。非反転入力の電圧は、ボルテージホロワの出力がその
まま現われる為、抵抗15の両端にVXが印加されるこ
とになる。今R+s<< R+z+R1+であるから、 となる。
In Figure 3, when the voltage of ■4 is applied to the circuit, 0UT
The voltage VX between I and the non-inverting input is RovA. Since the voltage of the non-inverting input appears as is from the output of the voltage follower, VX is applied to both ends of the resistor 15. Now, since R+s<< R+z+R1+, it becomes.

(1)式を利用して、 となる。(2)式より明らかなように、3個の抵抗11
12および15の抵抗値を適当に設定すれば所望の抵抗
RA (例えば数100Ω)が得られる(既述の条件■
に合致)。また、抵抗R7の精度もこれらの抵抗の抵抗
値の精度を上げることにより向上される。
Using equation (1), it becomes. As is clear from equation (2), the three resistors 11
By appropriately setting the resistance values of 12 and 15, the desired resistance RA (for example, several hundred Ω) can be obtained (under the conditions
). Further, the accuracy of the resistor R7 is also improved by increasing the accuracy of the resistance values of these resistors.

一方、第2相互コンダクタンス増幅器20の側について
も同様に直流等価抵抗Rsを設定でき・次式で表される
On the other hand, the DC equivalent resistance Rs can be similarly set on the second transconductance amplifier 20 side and is expressed by the following equation.

第4図は本発明に係る給電回路の差動信号等価回路であ
る。差動信号に対しては、交流成分についての仮想アー
スEを中心に、コンデンサ30′が2細面列につながっ
たものと等価に見える。各コンデンサ30′の容量は、
第1図のコンデンサ30の容量をCabとすると、C1
bx2である。このような等価回路になるのは、A線お
よびB線の差動信号di、d2が、図中、上下対称に変
動するからである。ここで、抵抗14および24の抵抗
値RI41R24に対し、 となるようにC,bを十分大きく選べは(rは差動信号
の最低周波数)、各コンデンサ30′にかがる電圧はほ
ぼ零となる。このことを利用すると、まず図中、■+で
示す点の電圧は、 ゆるイマジナリ−ショートによりV+=V−となること
から、反転入力(−)での電圧■−は、(ただし、Vゆ
け演算増幅器16の出力の電圧)となる(右辺の分子の
一〇は、コンデンサ30’の両端電圧が既述のように零
となることを表す)。
FIG. 4 is a differential signal equivalent circuit of the power supply circuit according to the present invention. For differential signals, it appears equivalent to two narrow plane rows of capacitors 30' connected around the virtual ground E for alternating current components. The capacity of each capacitor 30' is
If the capacitance of the capacitor 30 in FIG. 1 is Cab, then C1
bx2. The reason for such an equivalent circuit is that the differential signals di and d2 of the A line and B line fluctuate vertically symmetrically in the figure. Here, for the resistance values RI41R24 of resistors 14 and 24, if C and b are chosen sufficiently large so that (r is the lowest frequency of the differential signal), the voltage applied to each capacitor 30' becomes almost zero. Become. Using this, the voltage at the point indicated by ■+ in the figure becomes V+ = V- due to a loose imaginary short, so the voltage ■- at the inverting input (-) is (The numerator 10 on the right side indicates that the voltage across the capacitor 30' becomes zero as described above.)

この(6)式より、 となる。この(7)式と、上記(5)式(■十=は、 で表されることになる。ここで、R目=R,4およびR
I 2 ” RI :lとなるように抵抗11 、12
 、13および14の各抵抗値を予め設定したとすれば
、上記(8)式の■、は、Ia=Oとなる。lA−〇と
いうことは、差動信号に対して高インピーダンスが実現
されたことを意味する(既述の条件■に合致)。
From this equation (6), it becomes. This equation (7) and the above equation (5) (■10= are expressed as follows. Here, Rth = R, 4 and R
I 2 ” RI :Resistors 11 and 12 so that l
, 13 and 14 are set in advance, then ◯ in the above equation (8) becomes Ia=O. 1A-〇 means that a high impedance is achieved for the differential signal (the above-mentioned condition ① is met).

第5図は本発明に係る給電回路の同相信号等価回路であ
る。同相信号(cl、c2)が侵入すると、第1相互コ
ンダクタンス増幅器10における演算増幅器16の非反
転入力(+)の電圧■+とその反転入力(−)の電圧■
−とは図示する波形で変化する。この変化は、第2相互
コンダクタンス増幅器20の側でも全く同様である。そ
うすると、コンデンサ30の両端には、同相信号に関し
、全く電圧が現れないことになる。つまり、同相信号に
関しては、コンデンサ30は無いのに等しい。
FIG. 5 is a common-mode signal equivalent circuit of the power supply circuit according to the present invention. When the in-phase signal (cl, c2) enters, the voltage at the non-inverting input (+) of the operational amplifier 16 in the first transconductance amplifier 10 + and the voltage at its inverting input (-)
- changes with the waveform shown. This change is exactly the same on the second transconductance amplifier 20 side. Then, no voltage will appear across the capacitor 30 with respect to the common mode signal. In other words, for the common mode signal, it is as if the capacitor 30 does not exist.

この結果、同相信号等価回路は、第3図に示す直流等価
回路と同じになり、直流給電抵抗(例えば数100Ω)
相当のインピーダンスが、同相信号に対するインピーダ
ンスとなり、低い値が得られる、(既述の条件■に合致
)。
As a result, the common-mode signal equivalent circuit becomes the same as the DC equivalent circuit shown in Figure 3, and the DC power supply resistance (for example, several hundred ohms)
The corresponding impedance becomes the impedance for the common-mode signal, and a low value is obtained (meeting the condition (2) described above).

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、従来に比して簡素
化された給電回路が実現される。
As explained above, according to the present invention, a power feeding circuit that is simpler than the conventional one is realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る給電回路の基本構成を示す図、 第2図は本発明の一実施例を示す図、 第3図は本発明に係る給電回路の直流等価回路、第4図
は本発明に係る給電回路の差動信号等価回路、 第5図は本発明に係る給電回路の同相信号等価回路、 第6図は従来の給電回路の一例を示す図である。 lO・・・第1相互コンダクタンス増幅器、11〜15
・・・抵抗、   16・・・演算増幅器、20・・・
第2相互コンダクタンス増幅器、21〜25・・・抵抗
、   26・・・演算増幅器、30・・・コンデンサ
、  41・・・Al、42・・・B線、 OUT 1 、OUT 2・・・給電端、CNT 1 
、 CNT 2・・・制御入力端、Bl 、 B2・・
・バイアス入力端。
FIG. 1 is a diagram showing the basic configuration of a power supply circuit according to the present invention, FIG. 2 is a diagram showing an embodiment of the present invention, FIG. 3 is a DC equivalent circuit of the power supply circuit according to the present invention, and FIG. FIG. 5 is a diagram showing an example of a differential signal equivalent circuit of a power feeding circuit according to the present invention. FIG. 5 is a diagram showing an in-phase signal equivalent circuit of a power feeding circuit according to the present invention. FIG. 6 is a diagram showing an example of a conventional power feeding circuit. lO...first transconductance amplifier, 11 to 15
...Resistor, 16...Operation amplifier, 20...
2nd transconductance amplifier, 21 to 25... Resistor, 26... Operational amplifier, 30... Capacitor, 41... Al, 42... B line, OUT 1, OUT 2... Feeding end , CNT 1
, CNT 2...control input terminal, Bl, B2...
・Bias input terminal.

Claims (1)

【特許請求の範囲】 1、加入者の電話機(TEL)につながるA線(41)
およびB線(42)に対し、それぞれの給電端(OUT
1、OUT2)が接続される第1相互コンダクタンス増
幅器(10)および第2相互コンダクタンス増幅器(2
0)を有し、該第1および第2相互コンダクタンス増幅
器(10、20)は、それぞれ、非反転入力(17、2
7)、反転入力(18、28)および出力(19、29
)を備える演算増幅器(16、26)と、 バイアス入力端(B1、B2)および該非反転入力(1
7、27)の間に接続される第1抵抗(11、21)と
、 該非反転入力(17、27)および前記給電端(OUT
1、OUT2)の間に接続される第2抵抗(12、22
)と、 前記出力(19、29)および前記反転入力(18、2
8)の間に接続される第3抵抗(13、23)と、制御
入力端(CNT1、CNT2)および前記反転入力(1
8、28)の間に接続される第4抵抗(14、24)と
、 前記給電端(OUT1、OUT2)および前記出力(1
9、29)の間に接続される第5抵抗(15、25)か
ら構成される給電回路において、 前記制御入力端(CNT1)および前記制御入力端(C
NT2)の間をコンデンサ(30)により結合したこと
を特徴とする給電回路。
[Claims] 1. Line A (41) connected to the subscriber's telephone (TEL)
and B line (42), respectively at the feed end (OUT
1, OUT2) are connected to the first transconductance amplifier (10) and the second transconductance amplifier (2
0), and the first and second transconductance amplifiers (10, 20) have non-inverting inputs (17, 2), respectively.
7), inverting input (18, 28) and output (19, 29
), an operational amplifier (16, 26) having a bias input terminal (B1, B2) and the non-inverting input (1
a first resistor (11, 21) connected between the non-inverting input (17, 27) and the power supply end (OUT
1, OUT2) connected between the second resistor (12, 22
), the output (19, 29) and the inverting input (18, 2
8), the third resistor (13, 23) connected between the control input terminals (CNT1, CNT2) and the inverting input (1
8, 28), and a fourth resistor (14, 24) connected between the power supply terminals (OUT1, OUT2) and the output (1
9, 29), the power supply circuit includes a fifth resistor (15, 25) connected between the control input terminal (CNT1) and the control input terminal (CNT1).
A power supply circuit characterized in that a capacitor (30) is used to connect between the two terminals (NT2).
JP62149266A 1987-06-17 1987-06-17 power supply circuit Pending JPS63314060A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP62149266A JPS63314060A (en) 1987-06-17 1987-06-17 power supply circuit
CA000569416A CA1291836C (en) 1987-06-17 1988-06-14 Battery feed circuit
DE3854633T DE3854633T2 (en) 1987-06-17 1988-06-16 Supply circuit.
EP88109651A EP0295680B1 (en) 1987-06-17 1988-06-16 Battery feed circuit
CN 88103656 CN1011653B (en) 1987-06-17 1988-06-17 battery powered circuit
AU18121/88A AU598139B2 (en) 1987-06-17 1988-06-17 Battery feed circuit
US07/409,701 US4935960A (en) 1987-06-17 1989-09-20 Battery feed circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62149266A JPS63314060A (en) 1987-06-17 1987-06-17 power supply circuit

Publications (1)

Publication Number Publication Date
JPS63314060A true JPS63314060A (en) 1988-12-22

Family

ID=15471483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62149266A Pending JPS63314060A (en) 1987-06-17 1987-06-17 power supply circuit

Country Status (1)

Country Link
JP (1) JPS63314060A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982422A (en) * 1988-09-19 1991-01-01 Fujitsu Limited Terminating circuit in a battery feed circuit of an electronic exchange system
US5148475A (en) * 1990-04-06 1992-09-15 Harris Corporation Reduced contact resistance on a SLIC

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53140906A (en) * 1977-05-16 1978-12-08 Hitachi Ltd Direct current supplying circuit
JPS57154966A (en) * 1981-02-17 1982-09-24 Western Electric Co Batterry feeding circuit
JPS6242662A (en) * 1985-08-20 1987-02-24 Fujitsu Ltd Feeding circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53140906A (en) * 1977-05-16 1978-12-08 Hitachi Ltd Direct current supplying circuit
JPS57154966A (en) * 1981-02-17 1982-09-24 Western Electric Co Batterry feeding circuit
JPS6242662A (en) * 1985-08-20 1987-02-24 Fujitsu Ltd Feeding circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982422A (en) * 1988-09-19 1991-01-01 Fujitsu Limited Terminating circuit in a battery feed circuit of an electronic exchange system
US5148475A (en) * 1990-04-06 1992-09-15 Harris Corporation Reduced contact resistance on a SLIC

Similar Documents

Publication Publication Date Title
EP0799524B1 (en) Differential audio line receiver
US5070305A (en) Device for converting unbalanced analog electric signals into fully differential signals
JPS62190909A (en) Bridge amplifier
US2904758A (en) Circuit arrangement for converting impedances
JPS63314060A (en) power supply circuit
JPS62272705A (en) Amplifier circuit
JPH04170807A (en) Amplitude detection circuit
JPS6115648Y2 (en)
CA2161117C (en) Differential audio line receiver
JPS62224103A (en) Power amplifier
JPS6242695A (en) Two-line/four-line converting circuit
JPS63314009A (en) Differental amplifier circuit
JP2564000B2 (en) Power supply circuit
JPH0254688B2 (en)
JPH03272296A (en) Termination circuit
JPH09167941A (en) Low pass filter
JPS59135913A (en) Amplifier circuit
JPH04229706A (en) Push-pull rf amplifier
JPS6242662A (en) Feeding circuit
JPH01157691A (en) Overcurrent protecting circuit
JPH0487407A (en) Buffer circuit
Horrocks Amplifiers without Feedback
JPH09148850A (en) Composite wide band amplifier
JPH07221597A (en) Mutual conductance floating resistance circuit
JPS63314471A (en) Power supply current monitoring circuit