JPS6331168A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、薄膜トランジスタの製造方法に係り、特にア
クチブマトリクス方式の液晶パネル表示装置に使用する
のに好適な水素化非晶質シリコンを用いた薄膜トランジ
スタの製造方法に関する。

［従来の技術］ 従来の水素化非晶質シリコン（ａ−Ｓｉ：Ｈと略す）を
用いた薄膜トランジスタ（ＴＰＴと称す）において、チ
ャネル部分のｎ＋層除去に関して、特開昭５８−１１２
３６６号に記載のように人為的には不純物をドープしな
いａ−３ｉ：　ＨＮ（ｉ層）膜上の人為的に不純物をド
ープしたａ−３ｉ：ＨＭ（ｎ＋層）をエツチングにより
除去していた。

しかし、このエツチング除去は、ｎ＋層を完全に除去す
る事だけを考慮しており、１層中にリンが拡散した部分
を適量除去することによりＴＰＴのＯＦＦ特性を良くす
る事については考慮されていなかった。

［発明が解決しようとする問題点］ 従来、水素化非晶質シリコン薄膜トランジスタは、チャ
ネル部分のｎ＋層をＣＦ４又はＳＦ８を主体とするドラ
イエッチまたはヒドラジン、フッ酸を主体とする混液な
どのウェットエッチにより除去していた。この場合、ｎ
＋層を完全に除去する。これはｎ＋層が残留するとＴＰ
Ｔの○ＦＦ特性が著しく劣化するからである。しかし、
ｎ４層を完全に除去しているものにもかかわらずＯＦＦ
特性が悪いことが確認された。これは、ｎ＋層のドーピ
ングされた不純物であるリンが’ｘＭ中に拡散し特性を
劣化させているという問題があった。

本発明の目的は、薄膜トランジスタの製造方法を改良す
ることにより、水素化非晶質シリコンＴＰＴの素子特性
、特にＯＦＦ特性を向上することにある。

［問題を解決するための手段］ 上記目的はｎ＋層の所定部分を完全に除去するとともに
、ｉ層中の不純物が拡散した部分を適量除去することに
よって達成される。また、リンの濃度とＨＦを主体とす
るエツチング液によるエツチング速度との相関性。さら
に、熱処理によるｉ層中のリンの拡散距離、活性化エネ
ルギー、リンの拡散係数を求め、ＴＰＴのＯＦＦ特性と
の関係を明らかにし、ｎ＋層層外外ｉ層を最適量エツチ
ング除去することにより達成される。

［作用コ Ｔ　Ｆ　’Ｉ’の素子特性の悪化には、チャンネル層と
なるｉ層にもｎ”ｌＪから拡散した不純物が影響してい
る。したがって、不純物が拡散しているチャンネル部の
ｉ層を除去することによって素子特性の向上が図れる。

［実施例コ 以下、本発明の一実施例を第１図により説明する。第１
図（ａ）は、ａ−５ｉＴＦＴの断面図でチャネル部分の
ｎ＋層除去前のものである。以下製造方法を説明する。

＃７０５９ガラス基板１の上にＣｒを蒸着又はスパッタ
リングで堆積してゲート電Ｖｉ２を形成する。次にプラ
ズマＣＶＤによりシリコン窒化膜３を膜厚３０００人、
ｉ層であるａ−５ｉ：Ｈ層４を膜厚４０００人、リン約
２％を含むａ−３ｉ：Ｈ膜５　（ｎ＋層と以下記す）を
膜厚４００人連続的に堆積する。シリコン窒化膜３は、
ＳｉＨ＋、Ｎ２．ＮＨ３ガスを使用し基板温度３２０’
Ｃで作製、ａ−３ｉ：Ｈ膜４は水素希釈のＳｉＨ，ガス
で基板温度３２０’Ｃで作製しｎ＋層５はＳｉＨ４ガス
とＰ　Ｈ３ガスにより基板温度３２０℃、２０分間で作
製する。その後、ａ−５ｉ：Ｈｇとｎ＋層を所定のパタ
ーンに形成する。パターン化させたａ−Ｓｉ：Ｈ膜とｎ
＋層の上に、蒸着又はスパッタリングによりＣｒ−Ａｌ
２膜を堆積しソース・ドレイン電極である上部電極６を
形成する。この状態で上部電極６の間のｎ＋層および１
層の一部分をＣＦ４又はＳＦ６を主体とするプラズマエ
ツチングで除去する。ｎ＋層およびｉ層の一部分を除去
したＴＰＴの鉛面図を第１図（ｂ）に示す。ｎ＋層およ
びｉ層の一部分を除去したチャネル部分７は、ｎ＋／ｉ
層界面から約７００人ｉ層を除去している。第２図にｎ
”／ｉ層界面からのエツチング深さとＴＰＴ　　ＯＦＦ
特性の関係を示す。図中横軸の０点はｎ”／ｉ層界面を
示す。

なおＴＰＴのＯＦＦ電流値はＶ−Ｉ特性曲線の直線部か
ら横軸に線をおろし横軸の交点から垂線を引きＶ−Ｉ曲
線との交点を採用したｎ”／ｉ界面から５００人程度エ
ツチングしたものは○ＦＦ電流値が約２Ｘ’１Ｏ−１２
Ａ程度を示し、それ以上エツチングすると約２Ｘ１０−
１３Ａと一定になっている・第３図に、ｎ”／ｉ界面か
ら２５０人程度エツチングしたＴＰＴのＯＦＦ特性（ケ
ースの）とｎ＋／ｉ界面より５５０人エツチングしたＯ
ＦＦ特性（ケース■）を示す。ケース■は。

ＯＦＦ＠ＦＦ電流値Ｘｌ０−　　　Ａであり、ケース■
のｎ／ｉ界面から５５０人エツチングしたちのは約ｌＸ
ｌ０　　　　Ａとケース■より良い特性を示す、このＯ
ＦＦ特性はさらにエツチングする事により良くなり１０
００人前後で一定となる。

このｎ”／ｉ、Ｗ界面からの１層エツチング量とＯＦＦ
特性の関係は、第４，５図の関係および拡散速度の式か
ら１層中に拡散したり不純物濃度深さを算出することに
より説明できる。第４図はリンをドープしたｎ＋層のリ
ン濃度とｎ　／　ｉ選択エッチ液（ＨＦ：ＨＮＯ３：Ｃ
Ｈ３Ｃ○○Ｈ；Ｈ２０＝１２ｃｃ：　２００ｃｃ：　１
００ｃｃ：　１６０ｃｃ）によるエツチング特性を示す
。リン濃度が１〜２％がら０．１％になるとエツチング
速度も１／１ｏになることがわかる。これはリンを数％
含んだｎ層層のエツチング速度の非常に早いが、リン濃
度が少なくなるにしたがってエッチ速度が遅くなりｉ層
に近づくにしたがって極たんに遅くなることを意味して
いる。第５図にｎ層層とｉ層を積層しそれぞれ３２０．
３５’０．３８０’Ｃ（７）温度で熱処理した膜のエツ
チング特性を示す。ｉ　Ｍ４０００人の上に、ｎ層層を
約４００人堆積した。この結果、エツチング時間３秒で
は３８０人エツチングし、５〜１０秒ではエツチング速
度が遅くなり、１０秒以後はエツチング速度が非常に遅
くなる。またエツチングが非常に遅くなる深さは熱処理
温度に関連し、３２０℃では２７０人、３５０℃では３
２０人、３８０℃では４３０人であった。一般に不純物
の拡散の距離は、２ｉ丁了１で表わされ、Ｄはある温度
における不純物の拡散係数、ｔはある温度の熱処理時間
を表わす。また拡散係数Ｄ、熱処理時間ｔの時、深さＸ
での不純物濃度Ｎ　（ｘ。

ｔ）は次式で表わされる。

Ｎ　（ｘ、ｔ、）　＝　Ｎ　ｓ　／　２　・ｅｒｆｃ（
ｘ　／　２　ｆ「弓）・−式（１）Ｎｓは不純物総数で
ある。不純物としてリンを用いた場合のリン濃度とａ−
５ｉ：Ｈ膜のエツチング速度Ｒ（ｘ　）の関係は第４図
に示す通りであり従って Ｒ（ｘ）＝　ｋ　−Ｎ（ｘ）　　　　　　　　　　・＝
式（２）拡散数係数りはａ−５ｉ（ｉ）上にｎ層を２３
０℃で堆積した後加熱によりリンを拡散させたサンプル
を３０秒間エツチングし、その各温度におけるエツチン
グ深さから求めた。その結果、２３０　’Ｃでは拡散係
数は１×１０−　　ａＪ／ｓｅａ、　３２０　℃では約
３．８ｘｌＯ−，３５０℃では５．３×１０　　．３８
０℃では約Ｉ　Ｘ　１０−　　ｃｌ／ｓｅｃが得られた
。今一定の不純物濃度Ｃｏの基体に、基体と逆の伝導形
を示す不純物を拡散した場合のｎ／ｉ接合の表面からの
距離ｘ；　（拡散深さと呼ぶ）は次式で求めることがで
きる。

ここで１０　　７−程度までの不純物濃度を考えるとＣ
／　Ｃｓ中１０　　となり、誤差関数表から（ｅｒｆ（
ｘ）＋ｅｒｆｃ（ｘ）＝　１　）約３かえられる。

つまり ｘ；＝６４丁了τ　　　　　　　　・・・式（５）とな
る。ここでえられた式に各形式温度で得られた拡散係数
と形成加熱時間を入れて算出した拡散深さを第６図に示
す。加熱時間は３０分とした。

第５式かられかるように熱処理の加熱時間が長くなるほ
ど拡散距離は深くなることは周知の事である。以上述べ
たごと（ａ−３ｉのｉ層とリンをドープしたｎ層Ｂを積
層で形成した場合、加熱によりリンがｉ層中に拡散しそ
の拡散深さはｘ＝６１／ＴＴ下で示される。つまりこの
事はａ−３ｉ　　ＴＰＴのＯＦＦ特性をｌＸｌ０−　　
　Ａ以下にするにはＸ≧６．β丁＝７τまでｉ層を除去
する必要があることを意味している９本実施例において
も第２図で示すごとくｉ層を５００人除去したＴＰＴの
ＯＦＦ”電流値は約ｌＸｌ０　　　Ａを示しており、７
００人除去したものは約２×１０　　　　Ａの値を示し
た。

以上本実施例によれば、ａ−ＳｉＴＰＴチャネル部のｎ
層層を除去する工程において、リンが拡散したｉ層もい
っしょにＸ≧６ｆ■Ｔτだけ除去することによりＯＦＦ
特性の良い（ＯＦ−Ｆ電流値約１０−　　　Ａ以下）の
ａ−５Ｌ　ＴＰＴが得られた。

［発明の効果コ 本発明によれば、○ＦＦ特性の良好な薄膜トランジスタ
を容易に製造できる。

【図面の簡単な説明】

第１図は本発明の一実施例のａ−３ｉ：Ｈ薄膜トランジ
スタの断面図、第２図はＴＰＴチャネル部のｎ＋層およ
び１層のエツチング深さとＯＦＦ電流値との関係を示す
図、第３図はＴＰＴのＯＦＦ特性値を示す図、第４図は
ｎ＋のリン濃度とＨＦ、硝酸、酢酸、水混液によるエツ
チングを示す図、第５図はｎ＋層とｉ層の積層膜を熱処
理し、エツチングした場合のエツチング量を示す図、第
６図は、１Ｍ中のリンの拡散深さと拡散係数および温度
の関係を示す図である。 １・・・ガラス基板、２・・・Ｃｒ電極、３・・Ｓｉ３
Ｎ。 膜、４−ａ−Ｓｉ：Ｈ（ｉ層）、、５・・・リンドープ
ａ−８ｉ（ｎ＋層）、６−Ｃｒ−ＡＱ電極、７・・・チ
ャネル部 、Ｐ＃！Ｌ（ｙ＋／幻 エンラ・ンク°゛矩千Ｆｌｉ　（、）ｙ）ＹｏＬ　ＩＡ
ぐＥ（Ｖ） グア”ｒ／〆（／／に）

Claims (1)

【特許請求の範囲】
1. １、少なくとも所定基板上にゲート電極を形成する工程
   と、その電極上に窒化シリコン膜を形成する工程と、水
   素化非晶質シリコン膜を形成する工程と、前記水素化非
   晶質シリコン膜上に不純物を含有する水素化非晶質シリ
   コン膜を形成する工程と、前記不純物を含有する水素化
   非晶質シリコン膜上にソース・ドレイン電極を形成する
   工程と、前記ソース電極とドレイン電極間の前記不純物
   を含有する水素化非晶質膜を除去する工程と、前記ソー
   ス、ドレイン電極間の前記水素化非晶質シリコン膜の一
   部を除去する工程とを有することを特徴とする薄膜トラ
   ンジスタの製造方法。