JPS63305265A - 半導体集積回路用故障解析装置 - Google Patents
半導体集積回路用故障解析装置Info
- Publication number
- JPS63305265A JPS63305265A JP62141824A JP14182487A JPS63305265A JP S63305265 A JPS63305265 A JP S63305265A JP 62141824 A JP62141824 A JP 62141824A JP 14182487 A JP14182487 A JP 14182487A JP S63305265 A JPS63305265 A JP S63305265A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fault
- failure
- outputs
- circuit diagram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000010586 diagram Methods 0.000 claims abstract description 22
- 238000004088 simulation Methods 0.000 claims abstract description 19
- 230000002950 deficient Effects 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に故障があるかどうかを検査
するための半導体集積回路用故障解析装置に関するもの
である。
するための半導体集積回路用故障解析装置に関するもの
である。
従来は、半導体集積回路の検査者または設計者が半導体
集積回路をテストしていた。テストが不合格の場合は、
検査者または設計者が、不合格である出力ピン番号とテ
スト周期をもとに、シミュレーション結果のリストと回
路図を使って故障の位置を推測し、この位置を見出すた
めに半導体集積回路を顕微鏡で調べていたが、よく分か
らない場合が多かった。
集積回路をテストしていた。テストが不合格の場合は、
検査者または設計者が、不合格である出力ピン番号とテ
スト周期をもとに、シミュレーション結果のリストと回
路図を使って故障の位置を推測し、この位置を見出すた
めに半導体集積回路を顕微鏡で調べていたが、よく分か
らない場合が多かった。
第２図は従来の半導体集積回路検査システムを示す系統
図であ墨、第２図において、１はテスタ、２は入力パタ
ーン発生器、３は出カバターン比較器、４は半導体集積
回路、５はテスト結果表示装置である。
図であ墨、第２図において、１はテスタ、２は入力パタ
ーン発生器、３は出カバターン比較器、４は半導体集積
回路、５はテスト結果表示装置である。
このような検査システムにおいて、検査者または設計者
は、入力パターンデータと回路図データとを作成争、た
後、論理シミュレータ（図示せず）により半導体集積回
路をシミュレーションし、そのシミュレーション結果か
らテスタ１への入力パターンａと出力期待パターンｂと
を編集していた。
は、入力パターンデータと回路図データとを作成争、た
後、論理シミュレータ（図示せず）により半導体集積回
路をシミュレーションし、そのシミュレーション結果か
らテスタ１への入力パターンａと出力期待パターンｂと
を編集していた。
テスタ１は、入力パターン発生器２を介して入力パター
ンａを半導体集積回路４に出力し、半４体集積回路４の
出力データと出力期待パターンｂとを比較し、検査結果
をテスト結果表示装置５に出力していた。
ンａを半導体集積回路４に出力し、半４体集積回路４の
出力データと出力期待パターンｂとを比較し、検査結果
をテスト結果表示装置５に出力していた。
従来の検査システムは、半導体集積回路を検査して不合
格となる出力ピン番号とテスト周期を表示するが、半導
体集積回路中の故障の位置を表示することができないの
で、検査者または設計者がシミュレーション結果と回路
図とから故障の位置を推測し、その位置を見出すために
顕微鏡で半導体集積回路を調べる必要があったが、はと
んど故障の位置を発見することができなかった。
格となる出力ピン番号とテスト周期を表示するが、半導
体集積回路中の故障の位置を表示することができないの
で、検査者または設計者がシミュレーション結果と回路
図とから故障の位置を推測し、その位置を見出すために
顕微鏡で半導体集積回路を調べる必要があったが、はと
んど故障の位置を発見することができなかった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、故障の位置を解析し表示できる
半導体集積回路用故障解析装置を得ることにある。
の目的とするところは、故障の位置を解析し表示できる
半導体集積回路用故障解析装置を得ることにある。
このような目的を達成するために本発明による半導体集
積回路用故障解析装置は、入力パターンデータと回路図
データとを人力してシミュレーション結果を出力する論
理シミュレータと、シミュレーション結果に基づき編集
された入力パターンと出力期待パターンとを入力して不
合格出力ピン番号とテスト周期データとを出力するテス
タと、入力パターンデータと回路図データとを入力して
シミュレーション周期と検出故障データと故障検出率の
リストを出力する故障シミュレータと、不合格出力ピン
番号とテスト周期データとシミュレーション周期と検出
故障データと回路図データとを入力して故障位置データ
を出力する故障解析器と、故障位置データにより故障の
位置を表示する故障位置表示装置とを設けるようにした
ものである。
積回路用故障解析装置は、入力パターンデータと回路図
データとを人力してシミュレーション結果を出力する論
理シミュレータと、シミュレーション結果に基づき編集
された入力パターンと出力期待パターンとを入力して不
合格出力ピン番号とテスト周期データとを出力するテス
タと、入力パターンデータと回路図データとを入力して
シミュレーション周期と検出故障データと故障検出率の
リストを出力する故障シミュレータと、不合格出力ピン
番号とテスト周期データとシミュレーション周期と検出
故障データと回路図データとを入力して故障位置データ
を出力する故障解析器と、故障位置データにより故障の
位置を表示する故障位置表示装置とを設けるようにした
ものである。
本発明による半導体集積回路用故障解析装置は、故障シ
ミュレーションを行ない、この故障シミュレーションに
より生じたデータを使用して故障の位置を解析する。
ミュレーションを行ない、この故障シミュレーションに
より生じたデータを使用して故障の位置を解析する。
第１図は、本発明に係わる半導体集積回路用故障解析装
置の一実施例を示す系統図である。第１図において、６
は故障シミュレータ、７は故障解析器、８は故障位置表
示装置、９は論理シミュレータであり、同図において第
２図と同一部分又は相当部分には同一符号が付しである
。
置の一実施例を示す系統図である。第１図において、６
は故障シミュレータ、７は故障解析器、８は故障位置表
示装置、９は論理シミュレータであり、同図において第
２図と同一部分又は相当部分には同一符号が付しである
。
故障シミュレータ６は、入力パターンデータＣと回路図
データｄとを入力して故障の位置を解析するために必要
なシミュレーション周期とその周期で検出された故障デ
ータｅと故障検出率のりストｆとを出力する。故障解析
器７は、故障シミュレータ６からの出力データすなわち
シミュレーション周期とその周期で検出された故障デー
タｅと、テスタ１から出力される不合格出力ピン番号と
テスト周期データｇと、回路図データｄとを入力して故
障の位置を解析し、出力データである故障位置データを
故障位置表示装置８に出力する。
データｄとを入力して故障の位置を解析するために必要
なシミュレーション周期とその周期で検出された故障デ
ータｅと故障検出率のりストｆとを出力する。故障解析
器７は、故障シミュレータ６からの出力データすなわち
シミュレーション周期とその周期で検出された故障デー
タｅと、テスタ１から出力される不合格出力ピン番号と
テスト周期データｇと、回路図データｄとを入力して故
障の位置を解析し、出力データである故障位置データを
故障位置表示装置８に出力する。
故障シミュレータ６は、従来のものと異なり、全入力パ
ターンで検出可能な全故障のデータを出力することによ
り、どの人カバターンでどの故障がどの出力ピンで検出
できるか調べることができるようにしておく。不合格と
なった全出力ピン番号とテスト周期データｇとをテスタ
１が故障解析器７に出力すると、故障解析器７は、故障
シミュレータ６の出力データｅとテスタｌの出力データ
ｇとの積をとることにより、両データの共通部分が故障
であると推測できる。さらに故障解析器７に回路図デー
タｄを入力することにより、故障の位置を表示すること
ができる。
ターンで検出可能な全故障のデータを出力することによ
り、どの人カバターンでどの故障がどの出力ピンで検出
できるか調べることができるようにしておく。不合格と
なった全出力ピン番号とテスト周期データｇとをテスタ
１が故障解析器７に出力すると、故障解析器７は、故障
シミュレータ６の出力データｅとテスタｌの出力データ
ｇとの積をとることにより、両データの共通部分が故障
であると推測できる。さらに故障解析器７に回路図デー
タｄを入力することにより、故障の位置を表示すること
ができる。
論理シミュレータ９は、従来と同様に、入力パターンデ
ータａと回路図データｂとを入力してシミュレーション
結果を出力し、このシミュレーション結果に基づき入力
パターンａと出力期待パターンｂを編集し、これらのパ
ターンａ、ｂをテスタｌに入力する。
ータａと回路図データｂとを入力してシミュレーション
結果を出力し、このシミュレーション結果に基づき入力
パターンａと出力期待パターンｂを編集し、これらのパ
ターンａ、ｂをテスタｌに入力する。
本発明による半導体集積回路用故障解析装置は、半導体
集積回路の故障を解析するだけでなく、基板およびシス
テム装置等の故障を解析することにも利用できる。また
、半導体集積回路の内部信号を測定する装置を使用する
ことにより、故障の位置をさらに限定することができる
。
集積回路の故障を解析するだけでなく、基板およびシス
テム装置等の故障を解析することにも利用できる。また
、半導体集積回路の内部信号を測定する装置を使用する
ことにより、故障の位置をさらに限定することができる
。
以上説明したように本発明は、故障シミュレータとテス
タとの出力データおよび回路図データから故障の位置を
表示するようにしたことにより、従来の故障位置発見の
困難性を除去でき、容易に故障の解析ができるという効
果がある。
タとの出力データおよび回路図データから故障の位置を
表示するようにしたことにより、従来の故障位置発見の
困難性を除去でき、容易に故障の解析ができるという効
果がある。
第１図は本発明に係わる半導体集積回路用故障解析装置
の一実施例を示す系統図、第２図は従来の検査システム
を示す系統図である。 １・・・テスタ、２・・・入力パターン発生器、３・・
・出カバターン比較器、４・・・半導体集積回路、６・
・・故障シミュレータ、７・・・故障解析器、８・・・
故障位置表示装置、９・・・論理シミュレータ。 第１図
の一実施例を示す系統図、第２図は従来の検査システム
を示す系統図である。 １・・・テスタ、２・・・入力パターン発生器、３・・
・出カバターン比較器、４・・・半導体集積回路、６・
・・故障シミュレータ、７・・・故障解析器、８・・・
故障位置表示装置、９・・・論理シミュレータ。 第１図
Claims (1)
- 入力パターンデータと回路図データとを入力してシミュ
レーション結果を出力する論理シミュレータと、前記シ
ミュレーション結果に基づき編集された入力パターンと
出力期待パターンとを入力して不合格出力ピン番号とテ
スト周期データとを出力するテスタと、前記入力パター
ンデータと回路図データとを入力してシミュレーション
周期と検出故障データと故障検出率のリストを出力する
故障シミュレータと、前記不合格出力ピン番号とテスト
周期データとシミュレーション周期と検出故障データと
回路図データとを入力して故障位置データを出力する故
障解析器と、前記故障位置データにより故障の位置を表
示する故障位置表示装置とを備えたことを特徴とする半
導体集積回路用故障解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62141824A JPS63305265A (ja) | 1987-06-05 | 1987-06-05 | 半導体集積回路用故障解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62141824A JPS63305265A (ja) | 1987-06-05 | 1987-06-05 | 半導体集積回路用故障解析装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63305265A true JPS63305265A (ja) | 1988-12-13 |
Family
ID=15300980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62141824A Pending JPS63305265A (ja) | 1987-06-05 | 1987-06-05 | 半導体集積回路用故障解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63305265A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031985A (en) * | 1996-08-21 | 2000-02-29 | Mitsubishi Denki Kabushiki Kaisha | Method, apparatus and system for analyzing failure of measured device |
| US6205559B1 (en) | 1997-05-13 | 2001-03-20 | Nec Corporation | Method and apparatus for diagnosing failure occurrence position |
-
1987
- 1987-06-05 JP JP62141824A patent/JPS63305265A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031985A (en) * | 1996-08-21 | 2000-02-29 | Mitsubishi Denki Kabushiki Kaisha | Method, apparatus and system for analyzing failure of measured device |
| US6205559B1 (en) | 1997-05-13 | 2001-03-20 | Nec Corporation | Method and apparatus for diagnosing failure occurrence position |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Nigh et al. | An experimental study comparing the relative effectiveness of functional, scan, IDDq and delay-fault testing | |
| JP2018170418A5 (ja) | ||
| JP2003084036A (ja) | 診断システム及び診断方法 | |
| JPH0522385B2 (ja) | ||
| JPS63305265A (ja) | 半導体集積回路用故障解析装置 | |
| Millman et al. | Diagnosing CMOS bridging faults with stuck-at, IDDQ, and voting model fault dictionaries | |
| JPH01244384A (ja) | 論理集積回路の故障診断装置 | |
| JP2966185B2 (ja) | 故障検出方法 | |
| JPH01131470A (ja) | Ｌｓｉ故障解析装置 | |
| JP3161345B2 (ja) | Ｉｄｄｑ異常を有する故障ブロック特定化方式 | |
| JP3139543B2 (ja) | 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法 | |
| Yamada et al. | A simple technique for locating gate-level faults in combinational circuits | |
| Hamadi et al. | Mixed signal design and test education for high quality packaging development | |
| JPH01156681A (ja) | 回路基板検査方法 | |
| JPS61241672A (ja) | Ｉｃ試験装置 | |
| Tian et al. | Fault localization on Test Coverage and Functional Issue for SoC Product with Combining Bench and Pattern Test | |
| Seah et al. | Combining ATE and flying probe in-circuit test strategies for load board verification and test | |
| Manjula et al. | Survey of Electronic hardware Testing types ATE evolution & case studies | |
| JP3104739B2 (ja) | Ｌｓｉの不良解析に用いるｌｓｉテスター | |
| JP3126833B2 (ja) | 集積回路の故障診断装置 | |
| JPS5965441A (ja) | 半導体集積回路の故障解析装置 | |
| JPH0495783A (ja) | 実装基板検査装置 | |
| JPH03197881A (ja) | インサーキットテスタにおける不良データの出力表示方法 | |
| Sweeney | Testability implemented in the VAX 6000 model 400 | |
| Eerenstein | Testing two generations of HDTV decoders-the impact of boundary scan test |