JPS63293934A - 半導体素子検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高密度多ピン用の半導体素子検ｆｉｇＶＣ係
り、特に半導体素子の電極との接ｆｉ信頼性を確保する
のに好適な半導体素子検査装置に関する。

〔従来の技術〕

従来の装置は、特開昭５８−７３１２９号に記載のよう
に、内部に信号配線、電源層を有する多重配線基板から
なるプローブカードを用い、このプローブカードに設け
たタングステンの突起電極により、半導体素子の電極と
電気的９機械的接続を行なっていた。これらの電極間の
接続は、プロー１カードの突起電極から熱を加えてはん
だポールを溶融させて行なりていた。

〔発明が解決しようとする問題点〕

上記従来技術は、半導体素子のはんだ浴融によりはんだ
の一部が突起電極に付層する点について配慮されておら
ず、プローブカードの接Ｍｑｉ租性につい℃問題があっ
た。更に、半導体素子の電極が、はんだボールのないメ
タライズ部のみで形成されている場合についても配慮さ
れておらず、プローブカードの適用範囲が限定されると
いう問題があった。

本発明の目的は、半導体素子の電極形状によらず接続部
の信頼性を確保できる高密度多ピン用の半導体素子検査
装置を提供することにある。

〔問題点を解決するための手段〕

上記目的は、プローブカードのヘッド部全スプリングを
有する可動電極ピンで形成し、かつ（高密度多ピン化を
実現するため）上記可動電極ピンを電極ピンとコイルバ
ネの組合せ全基本要素として形成し、これらを支持する
だめの複数個の透孔を有する基板を用いて一体形とする
ことにより、達成される。

〔作用〕

半導体素子のはんだボール電極にコイルバネ全有する可
動電極ピンを接触させることにより、はんだボールを溶
融させる必要がなく、電極ピンへのはんだ付着がなくな
り接続信頼性が向上する。

更に、はんだボールのないメタライズ部のみの電極に対
しても適用可能となり、プローブカードの適用＠曲が拡
がる。

一方、プローブカードの先端部に形成される可動電極ピ
ンのピッチは、電極ピンとコイルバネの組合せからなる
基本要素を構造上支持するために必要な個々の５筒状支
持体を全て除去し、複数個の透孔な有する一体形の構造
基板を用いて支持することにより減少させることかでき
る。これにより、晟缶度多ピン化を容易に実現できる。

〔実施例〕

以下、本発明の一実施例を説明する。

第１図は、半導体ウェーハ１の１チンプ２エリア上に配
置されたはんだボール３に、ヘッド部４゜ピッチ仏犬用
多層厚膜基板５．補強板６．及びピッチ拡大用多層プリ
ント基板７から構成されるプローブカード（４，５，６
，７）をヘッド部４に設けられた可動゛電極ピン９によ
り、電気的９機械的に接触させた部分を示す半導体素子
検査装置の断面構造を示す。プローブカードは、テスタ
鄭（図示せず）との信号の授受を行なう同軸コネクタ１
０、及びピッチ拡大用多層プリント基板７の表面に設け
られた電極パターン（図示せず）と電気的・機械的に接
触させる同軸形スプリングコンタクトピン１１を配置し
た支持基板１２と、位置決め用基板１３を介して電気的
に接続されている。この時、プロー１カードは、支持基
板１２を開閉することにより滑脱される。更に、プロー
ブカードのヘッド部４は、補修時等において補強板６を
取りはずして交換される。

第２図は、上記したヘッドｓ４の断面構造を示す。可動
電極ピン９　（１４、１５）は、コイルバネ１４と上下
に配置した同一形状の電極ピン１５−１゜１５−２で構
成され、複数個の段差付き透孔１６を有する上下２枚の
リジット基板１７により一体形構造で支持されている。

この時、上下２枚のリジット基板はピン交換等が可能な
ように端部においてボルト１Ｂ、ナツト１９により固定
され℃いる。

電気特性については、上記ヘッド部４の可動電極ピン９
を通して、チップ２とピッチ拡大用多層厚膜基板５との
間に高速電気信号の授受が行なゎれる。コイルバネ１４
のインダクタンス成分を減少させるためリジッド基板１
７０段差付き透孔１６の内壁面２０をＮｉ　、　Ａｕで
メタライズしである。こつ時リジット基板１７の材質は
、微細エツチング加工が容易で、かつ低誘電率のガラス
セラミックである。電極ピン１５闇のピッチ２１とヘッ
ド部４の厚さ２２は、高速電気信号の波形ひずみ等に影
響を与える。そこで一定のピッチ２１に対しては、可動
電極ピン９を細形化して内壁面２０のギャップ２３を太
きくし、かつリジッド基板１７の厚さ２２で規定される
可動電極ピン９の長さを小さくすることにより、上記し
た波形ひすみ等に与える影響を小さくしている。特に、
可動電極ピン９は、構造上コイルバネ１４と電極ピン１
５を支持するための支持体（図示せず）が必要であり、
多ピン化を図る場合、史に各支持体を与えるためのも５
１つの支持体（図示せず）が必要となる。そこで、ヘッ
ド部４では。

上記２種類の支持体を段差付き透孔１６を有するリジッ
ド基板１７により兼用し、ギャップ２３を犬ぎくするこ
とにより高速電気信号を通している。ヘッド部４の厚さ
２２は、可動電極ピン９が適正な接触ｆｒ重を得、はん
だバンプ３との接触信頼性を確保できる範囲で出来るだ
け小さくされている。

ＩＪ　ジット基板１７の材質としては、ガラスセラミッ
クス等の絶縁体以外に銅板、アルミ板等の導体を使用す
ることもできる。この場合、可動電極ピン９間の絶縁を
とるため、リジッド基板１７に形成された内壁面２０の
表面に絶縁皮膜を形成する必要がある。

第３図は、ピッチ拡大用多層厚膜基板５の断面構造を示
す。ピッチ拡大用多層膜基板５は、アルミナ絶嫌層２４
の中にタングステン等からなる導体材料で信号配＃ｉ２
５．電源廖２６が形成され、さら罠上下面には一部の信
号配線２５と接続されたグランドパターン２７　、２８
と、信号部ＩＩ！Ａ２５　、電源層２６と接続された電
極パターン２９　、３０が各々形成されている。上記し
たグランドパターン２７　、２８　。

を極パターン２９　、５０上には、Ｎｉ　、　Ａμのメ
タライズが施され（図示せず）、ピン接触やはんだ接続
に対する侶幀度を向上させてい゛る。特に、上面に形成
された電極パターン２９には、ピッチ拡大用多層プリン
ト基板７と電気的接続を行なうためＡｙろう（又は高融
点はんだ）３１を介してリード湘子３２が接続される。

この時、下面に形成された電極パターン３０間のピッチ
３３の長さは、上面に形成されたリード端子３２間のピ
ッチ３４の長さに拡大（１０倍程度）されている。一方
、侶号配脈２５は、高速電気信号の授受を行なうため電
源層２６．グランドパターン２７　、２８をレファレン
ス層としてストリップ線路又はマイクロストリップ疎略
となっており、一定の特性インピーダンスを有している
６同様に、ピッチ拡大用多層プリント基板７（ｇ１図に
示す）も、反射雑音等による波形ひずみを生じないよう
にするため、一定の特性インピーダン・スを有している
。

第４図は、ピッチ拡大用多層厚膜基板５の下面（ヘッド
部４９１１　）の平面図である。電極パターン３０は、
ヘッド部４の電極ピン１５−１（第２図に示す）の配置
に合せて中央部に形成される。この電極パターン３０の
周辺には、高速電気信号の波形ひずみ等を防止するため
一定のギャップを設けてグランドパターン２８が形成さ
れている。グランドパターン２８の外周部４辺には、各
種電源層２６−１゜２６−２　、２６−５　（第３図は
、３棟類の場合）に対応する電極パターン５５−１　、
３５−２　、３５−５が形成され、高速電気信号に対し
てグランドパターン２８と導通状態となるようにバイパ
スコンデンサ３６−１　、３６−２　、５６−５が接続
されている。

これにより、電源インピーダンス（インダクタンス分）
を減少させて、信号部１１Ｍ２５の高速電気信号に及ぼ
す誘起雑音の影響を小さくしている。

〔発明の効果〕

本発明によれば、はんだボールの溶融が不要で高密度多
ピン化ができる可動を極ピンを形成できるプローブカー
ドのヘッド部を提供できるので、半導体素子のはんだボ
ール電極との接触信頼性を向上できると共に、はんだボ
ールのないメタライズ部のみの電極に対しても適用する
ことができる。

【図面の簡単な説明】

第１図、は、本発明に係る半導体検査ｉ＠の断面図、１
１ｇ２１Ｗは、第１図におけるヘッド部を拡大した断面
図、第５図は、第１図のピッチ拡大用多層厚膜基板５を
具体的に示す断面図、第４図は、第５図を下方からみた
ときの平面図である。 １・・・半導体ウェーハ　　５・・・はんだボール４・
・・ヘッド部 ５・・・ピッチ拡大用多層厚膜基板 １４・・・コイルバネ　　　　１５・・・電極ピン１６
・・・段差付き透孔　　　１７・・・リジット基板山　
　１　図 尤　２Ｌ　　■ ４　へ−／口部　　　　＋５腎１び７ 、ｑ　つ、；、Ｖ番組　　　Ｉら坪匁イす二６ｊし真　
３　図 １α 駕　４２

Claims (1)

1. 【特許請求の範囲】 １、半導体素子の電極に対応する位置に配置される電極
   ピンを有するプローブカードのヘッド部が、上記電極ピ
   ンとコイルバネ、及びこれらの組合せを基本要素とする
   可動電極ピンを支持するための複数個の透孔を有する一
   体形構造の基板とで構成され、上記ヘッド部の電極ピン
   により上記半導体素子の電極と電気的、機械的に接触さ
   せて、検査のための信号の授受を行なえるようにしたこ
   とを特徴とする半導体素子検査装置。 ２、コイルバネの長手方向の両端を同一の電極ピンでは
   さみ込む構造を基本要素とし、上記ヘッド部の上面と下
   面の両面に上記電極ピンを配置した構造を特徴とする特
   許請求の範囲第１項記載の半導体素子検査装置。