JPS6329291A - 時計用電気式書換え可能不揮発性メモリのプログラミング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、発振器と、１つの分周段により供給されるパ
ルスの数ｋを変更すること圀より分局割合を調整可能で
あり、数ｋが発振器の周波数と標準周波数との周波数差
を表わし１つ分周器の所定のいくつかの分周段の内容を
規則正しい間隔で変更するために不揮発性メモリに記録
される２進状態で現れるように構成される多段分周器と
、アナログ方式で時間を表示するために分周器から駆動
パルスを受信するステッピングモータと、電池を収容す
る容器とを含む時計に使用される電気式書換え可能不揮
発性メモリのプログラミング装置に関する。

〔従来の技術〕

スイス特許第５３４，９１３号（米国特許第３，８９５
゜４８６号に対応）に記載されるように、時計の水晶制
御発振器の調整は非常に複雑である。最初に機械的な精
密工作により粗調整を行ない、その後、内蔵水晶の微調
整を行表う場合、微調整は、スプリアス容量の増加を補
償すると共に、水晶が老化したときにタイムベースのド
リフトを部上することができるトリマを利用して実施さ
れる。発振器の電力消費は発振器が接続される回路の容
量の値の二乗に比例するので、トリマを排除することが
重要であるという観点から、回路の容量をできる限ｐ小
さくする必要がある仁とがわかるであろう。

そのような抑制により、さらに、周波数の安定性が向上
し且つ高価で精巧な装置を使用する必要が々くなるとい
う利点も得られる。上記特許は水晶に関するいくつかの
周波数調整動作を回避することにより、その製造コスト
を低減し、しかも安定性を向上させると共に、タイムベ
ースの段階で全ての電子調整装置（トリマ）を除去する
ことを提案する。これらの目的は、分周関係を決定する
論理状態を示す補助電気入力端子を分周器に設けること
と、それらの補助入力端子に作用することにより分局比
を決定する情報をコード化形態で保持するために、時計
がそれらの補助入力端子に結合されるメモリを含むこと
により達成される。

子連のシステムでは、調整周期ごとにあるいくつかの抑
止命令を提供するいくつかのスイッチを使用しなければ
碌らない。そのようなスイッチを小型に構成するのは困
難であるので、その個数は制限されがちであり、従って
、調整可能範囲も制限される。さらに、動作を調整する
作業は複雑であり、熟練した時計修理技術を必要とする
。この問題ｆ解決するために、スイス特許第５７０，６
５１号（米国特許第３，９１４．７　（１６号に対応）
は、電子可変メモリを（スイッチの代わりに）採用する
ことを丞唆し、このメモリは回路のその他の構成要素と
同じ技術によって得られ月−つ同じチップに集積される
ために、ピット数を制限することがなくなる（調整範囲
の拡大）と共に、純粋に電子的な操作によりメモリの状
態を変更することができるという利点を有する。この目
的を達成するために、上記スイス特許は、表示装置に供
給される信号の周期を外部基準と比較し、次に実行すべ
き修正の値を計算し、最後にその結果を可変メモリへ転
送する学習ブロックを含む。

標準信号の周波数を時計の発振器により供給される周波
数と比較するために、第２に挙げたスイス特許は標準信
号の入力端子を含むが、これにより、時計の実際の製造
が複雑になってしまう。この問題を解決するために、補
助入力端子を必要とせず、電池の端子のみで十分である
ような装置が既に提案されている。この種の時計では、
分周器の完全々調整並びに必要が生じた場合のその調整
の検査を実行するために、通常は電池の端子を操作する
ことがわかる。容易に分解できず、電池の端子のみが操
作可能である完全密閉形腕時計に関して、そのような装
置が示す利点は容易に理解されるであろう。この種の時
計は現任も市販されており、一般にプラスチック材料か
ら形成される。

１９８５年１　（１月４日、５日に開催されたソシエテ
・スイセ・デ・クロノメトリー（５ｏａｉｅｔｅＳｕｉ
ｓｓｅ　ｄｅ　Ｃｈｒｏｎｏｍｅｔｒｉｅ　）の第５９
回会議の会報には、ロナルド嗜ゲツデ（Ｒｏｎａｌｄ　
Ｇｅｄｄｅｓ）による［ア・ウォッチ・サーキット−ウ
ィズＥＦ２Ｐ　）１０　Ｍフォー・デジタルｅフリーク
エンシー・アジャストメント（Ａ　ｗａｔｃｈ　ｃｉｒ
ｃｕｉｔ　ｗｉｔｈ　ＥＥＰＲＯＭ　　ｆｏｒ　ｄｉｇ
ｉｔａｌ　　ｆｒｅｑｕｅｎｃｙ　ａｄｊｕｓｔｍｅｎ
ｔ月という論文が掲載されている。この論文は、既に、
プログラミング及び検査の全てが電池の端子のみを介し
て実行されるような時計用不揮発性メモリのプログラミ
ング装置に関する記載を含む。この目的のために、時計
の外部に配置され且つ電池の端子に接続されるプログラ
ミング回路が設けられ、この回路には、まず、時計の発
振器の周波数と標準周波数との周波数差を表わすパルス
の数Ｋが記憶される。その後、プログラミング回路の電
圧は、分周器チェーンをゼロにリセットする作用を有す
る６、３ポル）−）で上昇される。

次に、パルスの数にはこのチェーンに導入されて、動作
電圧をに回、５ボルトに低下させる。これが実行された
後、チェーンの内容は、約２００ｍ５だけ動作電圧を５
ボルトに維持することによリ、不揮発性メモリに記録さ
れる。

〔問題点〕

上述の装置では総じて、時計に内蔵される集積回路の構
成が比較的複雑にならざるをえない。詳細にいえば、集
積回路は、電圧が６，３ボルトとされたときに始−まる
ブログラミンダ動作の制御のために、見金タイミングシ
ーケンス回路を具備し、さらに、いくつかの異なる電圧
レベル検出器を必要とする。

〔発明の概要〕

この問題を解決するために、本発明は、単純化され且つ
コストヲ低減すると共に、信＃４性を向上させる時計の
内部回路を提案する。本発明による装置においては、特
にプログラミング回路の複雑彦要素を外部付属品に移行
しており、外部付属品はそれ自体何の問題もなく、プロ
グラミング動作中のみ使用される多数の素子又は構成要
素を時計から取除いている。この目的を達成するために
、採用される手段を特許請求の範囲に記載する。

〔実施例〕

以下、添付の図面を参照して本発明の詳細な説明する。

第１図は、本発明に従って使用される構成を示す略図で
ある。この場合、時計１は、ケース２と、ステンピング
モータ（図示せず）により駆動される針３と、通常はエ
ネルギー源を受入れることを目的とする電池容器４とを
含む腕時計である。時計は、電池容器で終端する接点６
及び６″により通電される電子集積回路５をさらに含む
。電子集積回路５に含まれる分周器の分局割合（レート
）を調整すべき場合は、コネクタ８を具備するスタンド
７の上に時計を載置する。コネクタは、時計の接点６及
び６′と接触する端子９及び９′を具備する。コネクタ
は測定調整装置１０にケーブル１１により結合される。

この測定調整装置１０はコード１２によｐ電源に接続さ
れる。

分周器の調整を実行するために、まず、時計に取付けら
れている発振器の周波数と、正確な安全標準発振器の周
波数との差が測定される。時計の内部発振器の周波数は
、モータの前進ステツク又は時計の水晶により発生され
る振動を検出する誘導センサ又は＠ｌ注センツにより測
定されても良い。

一般に、水晶は、その周波数が標準周波数より高くなる
ようにカットされている。（水晶周波数が標準周波数よ
り低く維持されるシステムもある。）その後、分周器の
１つの分周器段により供給されるパルスの数ｋにまり分
周割合を変更することによって、分周器を調整する。第
１の場合は、パルスは抑制されるので、これは抑止シス
テムト呼ばれる周知のシステムである。これほど一般的
でない別の場合には、欠落パルスが追加される。以下の
説明は全て抑止システムに基づくものであるが、パルス
追加システムに１で本発明を拡張することも豆汁であろ
う。

市販の計器で周波数差を測定することができる。

たとえば、スイス・グランジエ（Ｇｒａｎｇｅｓ）　所
’Ｈのソシエテ・ウーテーアー・エスアー（５ｏｅｌｅ
ｔｅＥＴＡＳＡ）　　より　ＱＵＩＳの商品名で市販さ
れている装置を使用しても良い。このような装置は標準
周波数と、水晶の実際の周波数との間に存在する周波数
ずれ（５ｐｒｅａｄ、　）をｐｐｍ　（百万分の１＝１
０　）単位で測定することができる。この周波数すれが
ｘｐｐｍである場合、分周器の１段により供給される周
波数ｆにｔ秒の周期をもって抑制されるべきパルスの数
ｋを計算すれば良い。との数には：　　・ ｋ（パルス）−＝　ｆ　（Ｈｚ）ｅｔｒｓ）・ｘ・１０
　　’たとえば、測定調整装置が１２８ｐｐｍのずれを
指示し且つ８１９２Ｈｚの周波数を供給する分周器の出
力端子において６０秒ごとに抑止が実行される場合は、
数には８１９２・６０・１２８・１Ｏ−６−６３と々る
。この数ｋＦｉ一般に２進数の形態で現われるので、必
要々ビットの数を計算すれば良い。

すなわち： ビット数＝ｌｏｇ１ｋ ｋが６３であるとき、ビット数は６であり、こねは、修
正により影響を受けるであろう２段による分局の回数を
も指示する。

まだ、システムによ、り達成しうる分解能、すなわち、
ｋ＝１であるときに得られるｐｐｍ　単位の最小識別可
能周波数ずれを計算することも重要である。従って： 先に挙げた数値を例にとると、次のようになる。

−＝　２．０３　ｐｐｍ 分解能がこのような値であるとき、１日が８６゜４００
秒であることを考慮すると、１日当たり８６．４００・
２０３会［１＝０．１７秒、従って１月に約５秒の精度
が得られる。次の表は、実際に考えられる数値の組合せ
をいくつか挙げたものである。

第１図に戻ると、測定調整装置１０は周波数ずれをｐｐ
ｍ単位で又はに個の対応するパルスとして測定するよう
に構成され、その値を保持する（第１図の例ではに＝２
１．図中符号１３〕ことがわかるであろう。すなわち、
電子集積回路５に含まれている時計の不揮発性メモリに
測定調整装置１０に保持された値をプログラムするとい
う問題が生じる。このために、本発明によれば、プログ
ラミング構成は、時計の分周器の所定のいくつかの段に
、測定調整装置１０により沖］定されたパルスの数ｋに
対応する２進状態を導入するように、時計のモータによ
り発生される１つの駆動パルスの終端によ多制御される
第１の手段１４と、該当する２進状態が得られると直ち
に上記段の内容をブロックし、次いでそれらの内容を不
揮発性メモリに記録する第２の手段（電子集積回路）５
とを含む。このプログラミング段階に続く高速モードの
検査段階においては、メモリが所望の２進値により適正
にプログラムされたことを判定することができる。最後
に、時計をスタンドから取外し、電氾を取付ける。この
時点から時計は通常通りに動作し、抑止は先に設定され
た周期で実行される。

上述の３つの段階を以下に添付の図面を参照して詳細に
説明する。

１、　プログラミング段階 第２図は、時計に内蔵される電子回路、すなわち、第１
図に輪郭のみ示される電子集積回路５の詳細な図である
。水晶２０は、３２，７６８Ｈｚの周波数を供給する発
振器（Ｏ８Ｃ）２１を制御する。

この周波数は数回にわたり２分割される。第１回目の分
周は２つの分周段２２及び２３で夾行甥れ、それらの分
周段の出力端子には８ｋＰとして表わされる８１９２Ｈ
ｚ　の信号が発生する。第２回目の分局は、１２８Ｈｚ
の信号を供給する６つの分周段２４〜２９により実行さ
れ、第３回目の分周は７つの２分割分周段を含む分周段
３０により実行されるので、最終的に得られる周波数は
ＩＨｚとテる。ＩＨｚの周波数はドライバ回路３１にス
テッピングモータＭを駆動させ、従って、ステッピング
モータは１秒間に１ステツプずつ進む。それぞれの分周
段２４〜２９の出力端子Ｑ１〜Ｑ６は、６ビツトの不揮
発性電気式書換え可能メモリ（ＥＥＰＲＯＭ）　３２の
対応する記録入力端子に接続される。電子集積回路５の
全ての素子は、コネクタ８に結合される外部回路１４か
も得られる電圧＋■と−■により動作される。

不揮発性メモリ３２は当該技術分野において良く知られ
ており、たとえば、１−ヤールブーフ・デル・ドイチェ
ン・ゲゼルシャフト会フユールｅクロノメトリー（Ｊａ
ｈｒｂｕｃｈ　ｄｅｒ　ｄｅｕｔａｃｈｅｎＧｅｓｅｌ
ｌｓｃｈａｆｔ　ｆｕｒ　Ｃｈｒｏｎｏｍｅｔｒｉｅ）
Ｊ第３３巻（１９８２年）の４７〜５５ページに掲載さ
れている論文［メモリφノンボラタイルｇ　Ｅ　Ｐ　Ｒ
ＯＭ・アウトツム・アゾリカジオン・オ・レジラジ・デ
ジタル・デラ・モントレ・ア拳りオルッ（Ｍｅｍｏｉｒ
ｅｓ　ｎｏｎ　ｖｏｌａｔｉｌｅｓ　ＥＥＰＲＯＭ　ａ
ｕｔｏｎｏｍｅｓ、　ａｐｐｌｉｃａｔｉｏｎ　ａｕ　
ｒｅｇｌａｇｅ　ｄｉｇｉｔａｌｄ’ｕｎｅ　ｍｏｎｔ
ｒｅ　ａ　ｑｕａｒｔｚ　）　Ｊにも詳細な説明がある
。ここでは、メモリの入力端子ＰＲＧＭ　　に記録をイ
ネーブルする信号が印加されると同時に、メモリの動作
電圧を十昇させることにより、この種のメモリにある周
期（約２５０ｍ５）の間に入力端子に提供されたデータ
をプログラムできるということを思い起こすだけで十分
である。記録に必要な動作電圧は、この場合、６■であ
る。ただし、メモリは、この電圧を２５Ｖより高い値に
上昇させる内部増幅器を具備する。

イネーブル信号自体は電圧検出器３３により供給される
が、この電圧検ｍ器の出力は、印加電圧がある閾値より
低い場合け０であり、印加電圧が閾値より高い場合にけ
１である。電圧検出器３３は比較器、たとえば演算回路
であっても良い。ここで説明する構成においては、閾値
は３．５■で一定であるため、ｗ６圧検出器は、動作笥
、圧が低レベル（たとえば１５■）であるときは信号０
を供給し７、動作電圧が高レベル（たとえば６Ｖ）であ
るときには信号１を供給する。

第２図にさらに示されるように、電圧検出器３３の出力
信号ＰＲＯＭはインノ（−夕３４を介してＡＮＤゲート
３５の第１の入力端子に結合される。

ＡＮＤゲート３５の第２の入力端子は分周段２３から８
ＫＨｚのパルスを受信する。ＡＮＤゲート３５の出力端
子は分周段チェーン２４〜２９の入力端子に結合される
。従って、この構成においては、出力信号Ｐ　ＲＧ　Ｍ
　が存在しているとき、ＡＮＤゲート３５はブロックさ
れ（インバータ３４によって信号は０）、８ＫＨｚのパ
ルスは分局段チェーン２４〜２９の入力端子に到達し力
くなるので、分周波チェーンは、先に出力信号ＰＲＯＭ
が入力した時点で示した２進状態のままでブロックされ
る。

第３図は、時計の外部にある測定調整装置に内蔵される
電子回路、すなわち、第１図に示される外部回路１４を
詳細に示す図である。この回路は時計の発振器の周波数
、この場合は３２ＫＨｚに粗調整された周波数を供給す
る水晶タイムペース６０を具備する。３２Ｉ（Ｔ（ｚ　
の信号は第１の４分割分周器６１に印加され、この分周
器６１は８ＫＨｚの信号を供給する。８　ＫＨｚ　の信
号は分周器−力ウンタ、すなわち、時計の回路に含まれ
る６つの分周段２４〜２９と同じ２進重みを有する６つ
の分周段６２〜６７から成るメモリに印加される。分周
器−カウンタのそれぞれの段は、対応するＡＮＤゲート
６８〜７３により供給される２進値を導入するための入
力端子Ｓ（セット）を有する。それぞれのＡＮＤゲート
の第１の入力端子は対応するスイッチ７４〜７９に結合
され、スイッチのスイッチング端子は直流エネルギー源
Ｖの＋端子と、一端子とにそれぞれ結合される。これら
のスイッチの位置は、それぞれ、時計の発振器の周波数
と標準周波数との周波数差を表わす数ｋを示している。

この周波数差は、前述のように、第１図の測定調整装置
１０により測定される。ＡＮＤゲート６８〜７３の第２
の入力端子は一体に接続されて、Ｄフリップフロップ８
０の出力信号Ｑを受信スる。Ｄフリップフロップ８０の
入力端子りは直流電源Ｖの十端子に接続される。Ｄフリ
ップフロップ８０のクロック入力端子ＣＬは、３つの入
力端子８２．８３及び８４を具備するＯＲゲート８１の
出力信号を受信する。時計の内部電子集積回路５はスイ
ッチ８６を介して１，５■の第１のエネルギー源により
、又はスイッチ８７を介して６Ｖの第２のエネルギー源
により端子９及び９″を経て動作される。抵抗器Ｒｍは
、この回路通電構成と直列に配置される。す庁わち、Ｏ
Ｒゲート８１の入力端子８４は、モータの巻線が励磁さ
れたとき、その巻線の電流１ｍｏｔを表わす信号９２を
トリガインバータ８５を介して受信する。

さらに第３図に示されるように、分周器−カウンタ６２
〜６７の出力端子はＤフリップフロップ８０の入力端子
Ｒと、単安定素子８９の入力端子と、ＲＳフリップフロ
ップ８８の入力端子Ｓとに同時に結合される。単安定素
子８９の出力端子はＲＳフリップフロップ８８の入力端
子Ｒに結合され、ＲＳフリップフロップ８８の出力端子
りはスイッチ８６を制御し、出力端子Ｑはスイッチ８７
を制御する。従って、ＲＳフリップフロップ８８は時計
の電子集積回路５を低レベル電圧（１，５Ｖ）により動
作させるか、又はスイッチ８７を介して高レベル電圧（
６■）により動作させることができるスイッチとしての
機能を果たす。

以上説明した第２図及び第３図と、第４図とを参照して
、不揮発性メモリのプログラミングがどのようにして実
行されるかを説明する。

前述のように、測定調整装置１０は、時計の発揚器の周
波数と標準周波数との間に存在する周波数ずれを測定す
る。このずれは、２進数の形態で示される数ｋにより表
わされる。この数が６ビツト表記法で１　＋１１０１０
として表記される２１であると仮定する。この２進値は
、第３図に示されるよう々位置にあるスイッチ７４〜７
９によって外部回路１４内に存在している。

時計１をスタンド７（第１図）にプラグ接続すると、時
計の電子集積回路５は、外部回路１４のスイッチ８６が
閉成されているものと仮定して、１．５Ｖの外部電圧に
より動作される。この時点から、発振器２１と、それに
結合される分周段チェーン２２〜３０とが始動する。ド
ライバ回路３１の出力端子に駆動パルスＭ１が現われる
（第４図）。

当然のことながら、モータＭの巻線を循環する電流１ｍ
ｏｔはこの駆動パルスに対応する。この電流は、駆動パ
ルスＭｌ　の終端に対応する急激な終端を示す。定義上
は、駆動パルスの終端は分局段２４〜２９の全てのゼロ
へのリセットに相応し、これは、ＱｌからＱ６として状
態が示されている全ての分周段について、第４図の時間
１＝０に示される。これと並行して、第３図のトリガイ
ンバータ８５により既に反転され且つ整形された駆動パ
ルス９２はＯＲゲート８１を通過する。この駆動パルス
の立十シ端はＤフリップフロップ８０の出力向を１に変
化させる。このように、ＡＮＤゲート６８〜７３の入力
端子に現われる２進数２１＝１０１０ＩＯはそれらのゲ
ートを通過し、分周器−カウンタ６２〜６Ｔにそれぞれ
のＳ入力端子により記録される。次に、駆動パルス９２
の立下シ端９３はＤフリップフロップ８０の出力４をゼ
ロに変化させる。周期ＴＤの開始に相当するこの時点か
ら、分周器６１から入力される８ＫＨｚ　のパルスは、
分周器−カウンタが入力端子Ｓに現われている２進値に
達するまで、分周器−カウンタの内容を変更する。この
値に達すると、最後の分周器−カウンタ６７はその出力
端子９０に桁−ヒげパルス９１を発生し、このパルスは
周期ＴＤの終了時に現われる。

次に、第２図及び第４図に戻って説明すると、分局段２
４〜２９は、先に定義した周期ＴＤの開始時に相当する
時間１＝０から、ＡＮＤ　ゲート３５のイネーブルによ
って、分局段２３からの８　ＫＨｚのパルスにより動作
されることがわかるであろう。

従って、このとき、出力信−ＱＰＲＧＭはゼロである。

すなわち、分局段２４〜２９の状態は、それらの出力端
子Ｑｌ−０６が第３図の外部６ビツトカウンタ回路１４
に導入される２進値１０１０１０を表わすように変更さ
れる。このように、２つの回路５及び１４は互いに独立
しているが、それぞれの回路の発振器２１及び６０がは
ｔ！等しい固有周波数を有しているために、互いに並行
し且つ同期して機能し、２つの回路に関ｔ７て、プロセ
スは、駆動パルスの終了の時間である同じ時間１＝０に
開始される。

従って、周期ＴＤの終了時に、電子集積回路５の分周段
２４〜２９（Ｑｌ−Ｑ６）に導入された２進状態は、外
部回路１４の最後の分周器−カウンタ６７からのパルス
９１の発生に対応する。そこで、不揮発性メモリ３２に
導入すべき２進数に対応する分周段２４〜２９の内容を
ブロックすることが問題になる。この目的を達成するた
めに、ＲＳフリップフロップ８８の入力端子Ｓに桁上げ
パルス９１が現われる。この時点で、Ｒｓフリップフロ
ップの出力頁はゼロに、また、出力Ｑはｌにそれぞれ変
化し、その結果、時計の電子集積回路５け動作されるス
イッチ８７を介して高レベル電圧（６■）によ！ｌｌ動
作されることになる。この高レベル電圧は電圧検出器３
３の出力端子（ＰＲＣＭ）に１の信号を発生させるため
、ＡＮＤゲート３５はインバータ３４を介してブロック
される。

８ＫＨ７のパルスは分局段２４〜２９に到達しなくなり
、分局段の状態はメモリに導入すべき２進値に維持され
る。

次に、不揮発性メモリ３２け高レベル電圧にょり動作さ
れるので、分周段２４〜２９の出力端子Ｑ１〜Ｑ６に存
在している２進値の記録を受入れるようにイネーブルさ
れる。前述のように、この記録動作には、約２５０ｍ５
と推定できるある長さの時間が必要である。この記録周
期Ｔｉ　の持続時間Ｔｉは、外部回路１４に含まれ且つ
桁上げパルス９１の立上り端９４により制御される単安
定素子８９により決定される。すなわち、単安定素子８
９は、不揮発性メモリ３２に高レベル電圧が印加される
と同時に、そのカウント周期Ｔｉを開始する。記録周期
Ｔｉの終了時は、スイッチ８７を開成し且つスイッチ８
６を閉成するようにＲＳフリップフロップ８８をゼロに
リセットする。この時点から、時計の電子集積回路５は
再び１．５■の低レベル電圧により動作されるよう罠な
り、プログラミングは完了する（出力信号ＰＲＯＭはゼ
ロ）。

以上説明したプログラミングは、ステッピングモータを
１ステップ進ませる駆動パルスにより発生される電流の
流れを基準として利用する。このために必要々のは、電
池の端子のみである。ステッピングモータの端子Ｍ１及
びＭ２を操作しなければ々らない場合には、第３図に示
されるのと同じ構成を使用することができるであろう。

この場合、モータの端子は外部回路１４の補助入力端子
９Ｔ及び９８に接続されると考えられ、それらの端子は
ＯＲゲート８１の入力端子８２及び８３にそれぞれ結合
されるが、構成全体の動作は全く同じま壕である。

以上、詳細に説明した不揮発性メモリに関するこのプロ
グラミング構成は、本発明の主要な目的を形成する。こ
のプログラミングをイネーブルする時計の内部回路は抑
止システムについて設けられている標準素子の他に、唯
１つの素子、すなわち電圧検出器３３のみを必要とする
ことがわかった。この場合、電池端子に限定された操作
でメモリのプログラミングを十分に実行することができ
、そのために要求される内部回路の複雑さは最小限度に
とどめられる。

電池を時計の容器内に再び取付けると、時計は、不揮発
性メモリに記録された２進数により、先に説明した周期
で抑止を課されながら、通常通りに動作する。抑止が実
行される方法は当該技術分野においては知られておシ、
本発明の一部を成すものではない。しかし橙から、説明
をできる限り完壁にする丸めに、ここでその方法を説明
することは有用であると考えられる。

再び第２図に戻って、抑ＩＬ機能を周期的に実行させる
ために必要である時計回路の素子金挙げると、２入力端
子ＡＮＤ’）ゲート４０〜４５と、８つの入力端子を有
するＡＮＤゲート４７と、４つの入力端子を有するＡＮ
Ｄゲート４８と、インバータ４９と、ＯＲゲート５０と
、ＲＳフリップフロップ５１と、６０分割分周回路５２
とがこれに含まれることになる。これら全ての素子は互
いに組合されると共に、先に第２図の略図に関して説明
した素子とも組合される。

具体的な例を挙げるために、ここで、周期は（イ）秒で
あり、ビット数は６に等しく且つ修正は８１９２）（Ｚ
から実現されるものと仮定すると、これは先に示した表
の第１列に記載される組合せに相当する。同様に、メモ
リに記録される２進数は１０１０１０　（ｋ＝２１）で
あると仮定する。

第５図の線図は、第１列に、毎秒発生される交番する駆
動パルスＭ１及びＭ２を示す。第２列は、６０秒ごとに
駆動パルスＭ１によりセットアツプされる抑止イネーブ
ル信号（ＥＮＩＮＨ）を示す。

第３列は、信号ＥＮＩＮＨが現われている間に発生され
る実際の抑止信号を示す。とこで、第２図の略図と、第
５図の抑止イネーブル信号ＥＮＩＮＨの印加中及び印加
後に起こる事象を時間軸を拡大して示す第６図の線図と
を参照して説明を続ける。

分周段２４及び２９は、分周段２３から供給され、８ｋ
ｐとして示される８　ＫＨｚパルスについてイネーブル
されるＡＮＤゲート３５を介して信号を受信する。以下
で明白となる必要条件に従って、分周段２３は、同様に
、常にパルス８ｋｐの相互間に挾まれており、８ｋｐＩ
　　として示される８ＫＨｚのパルスをさらに供給する
。分周段３０の出力端子に現われる１８の信号は６０分
割分局回路５２の入力端子に印加される。この分周回路
の出力は６０秒ごとに６０８Ｐとして示されるパルスを
発生し、このパルスはＡＮＤゲート４Ｂの入力端子に印
加される。インバータ４９の出力と、信号線Ａ及びＢの
信号とが１である場合、ＡＮＤゲート４８はパルス６０
８Ｐを通過させてＯＲゲート５０を介して供給し、ＲＳ
フリップフロップ５１の状態を変化させる。すガわち、
出力箋子Ｑの状態はｌとなる。信号線Ａ及びＢの信号は
分周段３０により発生されるもので、駆動パルスに関し
て抑止イネーブル信号ＥＮＩＮＨを活動状態にしなけれ
ばならないときに、その時点を決定する復号信号である
。

前述のように、パルス８ｋＰの終了時に相当する駆動パ
ルスＭｌの終了時（ｔ＝０　）に、分周段２４〜２９は
全てゼロになる。この時点で、抑止イネーブル信号ＥＥ
ＮＩＮＨは、１２８ＨＰとして示される１２Ｂ）１ｚの
信号と同時に現われるが、この信号が現われるのは６０
秒に１回のみである。この信号ＥＮＴＮＨけＡＮＤゲー
ト４７の入力端子の１つに印加され、その他の全ての入
力端子の状態が１であるときにＡＮＤゲー）４７をイネ
ーブルする。ＡＮＤゲート４７の上方の入力端子は分周
段２４〜２９の出力端子Ｑ１〜Ｑ６に接続され、第６図
に点線で示さねている次のパルス１２８ＨＰの入力の直
前に全てｌの状態となる。同時に、散在パルス８ｋｐｌ
　　が発生されており、ＡＮＤゲート４７は抑止パルス
ＩＮＨを発生するようにイネーブルされる。

不揮発性メモリは、その出力端子ＱＩＭ−Ｑ６Ｍに、前
述の手順に従ってプログラムされた２進値を発生する。

この値はＡＮＤゲート４１〜４５の第１の入力端子へ搬
送される。一体に接続される同じＡＮＤゲートの第２の
入力端子に抑止パルスＩＮＨが現われた時点で、１０１
０１０　　となるように選択された２進値は分周段２４
〜２９の入力端子Ｒ１〜Ｒ６に送られ、それらの分周段
の自答を第６図の線図に指示されるように変更する。詳
細にいえば、入力端子Ｒ１，Ｒ３及びＲ５に１が現われ
ているために、対応する分周段の出力端子Ｑｌ、Ｑ３及
びＱ５の状態は切換えられ、入力端子Ｒ２，Ｒ４及びＲ
６にＯが現われているために、対応する分周段の出力端
子Ｑ２　、　Ｑ４　及びＱ６は高レベル値を保持する。

すなわち、点線で示されており、抑止が起こらなかった
場合に現われると考えられるパルス１２８ＨＰは現われ
ず、矢印ｆの方向に遅延する。第６図の線図により示さ
れるように、分周段２４〜２９の出力端子Ｑ１〜Ｑ６を
全てゼロに戻し計つパルス１２８Ｔ（Ｐを発生させるた
めには、２１個のパルス８ｋＰが必要である。

この数に＝２１は、時計の発振器の周波数と標準周波数
との周波数差を表わし、２進数字１０１０１０として書
込まれる。

最後ニ、抑止パルスＩＮＨＶｉＲＳフリッグフロツプ５
１をゼロにリセットし、それにより、抑止イネーブル信
号ＥＮＩＮＨを終了させるために使用される。

前述のように、プログラミング段階に続いて、メモリが
所望の２進値に適正にプログラムされたか否かを検査す
るために、検査段階を実行しても良い。これは本発明の
第２の特徴を構成する。

このような検査に高速モードを採用すると、時間の節約
になるので有利である。時計の通常の動作中に検査を実
行させるとすれば、結果を知るために（ここで選択した
例においては）６０秒間待たなければならず、さらに、
各抑止周期は抑止を伴なわない５９個の周期を間に挾む
形となるので、精密度が不確実になってしまうと考えら
れる。

また、本発明の一実施例によれば、プログラミング構成
は、分局割合がメモリに導入された数にと一致するか否
かを検査するために、前述の第１及び第２の手段の適用
に続いて動作状態とされる第３の手段を具備する。本発
明の好ましい実施例においては、この第３の手段は、所
定の期間Ｔｆだけ、モータを時間表示のために採用され
る速度より速い速１ｉｖに加速すると共に、分周割合の
調整を速度ｖ／２に加速するために、周期Ｔｉの終了後
に電圧が低レベルに戻るのを検出する検出器を含む。こ
れにより、時計の発振器の周波数と、標準周波数との周
波数差を測定するために、調整を伴なう駆動パルスと調
整を伴なわない駆動パルスの間隔を交番させることがで
きる。

第７図の線図は、高速モードの動作段階を概略的に説明
している。高速モード信号（ＦＡＳＴ）　と呼ばれる信
号が発生されると、モータは、直ちに３２Ｈｚのパルス
（＾１０Ｔ）と、抑Ｌｈイネーブル信号（ＥＮＩＮＨ）
と、それに結合される抑止信号（ＩＮＨ）とを受信する
。この抑止信号は半分の速度で、すなわち１６Ｈｚで発
生される。従って、抑止を伴なう周期と、抑止を伴なわ
ない周期との交番が起こることになるので、調整さｎた
周波数と未調整の周波数との関係を非常に短い時間（た
とえば、ｌ／３２ｓ　の周期４つ分）で検査することが
できる。測定値は、先に挙げた装置ＱＵＩＳを使用して
得ることもできる。

本発明のこの特別のモードを実行するために、時計の内
部電子集積回路５は、第２図に示されるように配置され
るＤフリップフロップ５５と、ＡＮＤゲート５６とを含
む。第２図において、３２Ｈｚの信号と１６　Ｈｚ　の
信号は１２８分割分周段３０から取出される。３２Ｈｚ
　の信号はドライバ回路に送られ、信号ＦＡＳＴが現わ
れているときに、モータをとの速度で動作させる。１６
１−Ｉｚの信号はＡＮＤゲート５６の入力端子の１つに
印加され、このＡＮＤゲー）　５６　Ｂ、　ＡＮＤ　ケ
−ト４８　カ６゜秒信号６０ｓＰに対して実行するのと
全く同じ機能を実行する。ＡＮＤゲート５６の入力端子
に信号ＦＡＳＴが現われているとき、ＡＮＤゲート４８
はインバータ４９によりブロックされる。すなわち、信
号ＥＮＴＮＨ及びＩＮＨは、通常の抑止実行段階の場合
と同様に、信号線Ａ及びＢの信号にょシ決定される時点
に、１５Ｈ２の速度で発生される。

信号ＦＡＳＴは、プログラミング周期Ｔｉ　の終了時に
、動作電圧が低レベルに戻ったときに始まる。この動作
を理解するために、第２図及び第４図に戻って説明する
。プログラミング周期Ｔｉの終了時に、電圧検出器３３
は、Ｄフリップフロップ５５の入力端子ＣＬに印加され
る信号を発生し、このフリップフロップの出力端子Ｑは
Ｄ入力端子の高電位に移行する。すなわち、Ｄフリップ
フロップ５５の出力端子Ｑには信号ＦＡＳＴ　　があっ
て、前述の高速モードの検査段階をイネーブルする。

この検査段階は周期Ｔｆだけ、たとえば１秒のｌ／３２
の４つ分だけ継続する。周期Ｔｆは、Ｄフリップフロッ
プ５５の入力端子Ｒに印加されるゼロリセット信号ＲＡ
Ｚにより終了する。この信号は、１２８分割分周段３０
に現われる信号の組合せから取出されても良い。信号Ｆ
ＡＳＴが取消されると、直ちに時計の回路は通常モード
で動作する。

第８図は、たとえば、時計の修理中にのみ検査を実行す
ることが要求される場合に、高速モードの検査段階を可
能にする回路から得られる利点を示す。このために、周
期Ｔｉがプログラミングを開始するには不十分な持続時
間を有するように、外部回路１４の内部の単安定素子８
９の時定数をかなシ短縮しても良い。先に、内部電子集
積回路５の電圧検出器３３が応答する電圧より高い電圧
に設定されているパルスＴ！の立下シ端は、高速モード
（ＦＡＳＴ）の検査段階を直ちに開始させる。

次に、先に挙げた装置ＱＵＩＳにより周波数ずれを測定
する。このずれが正しい場合は、そこで検査を中止して
も良い。ずれが正しくないならば、新たなプログラミン
グを開始すれば良い。ここで、４Ｖに達する３００μＳ
の立上り時間から成る周期Ｔｉ　−その直後に同様に３
００μＢの立下り時間がａい−ｒいるーは、高速検査の
みのプロセスＫＵ十分適していることがわかっている。

【図面の簡単な説明】

第１図は、本発明による構成を示す略図、第２図は、時
計に内蔵される電子回路の詳細な回路図、 第３図は、特に不揮発性メモリをプログラムするために
便用される時計の外部回路の詳細な回路図、 第４図は、メモリのプロゲラ名ソゲの動作を説明する線
図、 第５図は、プログラミングに続く時計の通常動作を示す
線図、 第６図は、第５図に概要を示す周波数調整の動作をさら
に詳細に説明する線図、 第７図は、プログラミングに続いて検査を目的とＬ７て
採用される高速段階の動作を示す線図、及び 第８図は、プログラミングの前に実行される高速段階の
動作を示す線図である。 １・・・・時計、４・・・・電池容器、５・・・◆電子
集積回路、＋３１１１１６・コネクタ、１０・・・・測
定調整装置、１４・・・・外部回路、２１・・・・発振
器、２２〜３０・・・・分周段、３１・・・・ドライバ
回路、３２・・・・不揮発性電気式書換え可能メモリ、
３３・・・・電圧検出器、５５・会＊ｅ（）フリップフ
ロップ、５６−・・・ＡＮＤゲート、６０・・・・水晶
タイムベース、６１・ｅ・・分周器、６２〜６７−・・
争分周段−カウンタ、６８〜７３書・・−ＡＮＤゲート
、７４〜７９・・働・スイッチ、ＳＯ−・・・Ｄフリッ
プフロップ、８１拳・・・ＯＲゲート、８６．８７−　
・・・スイッチ、８８争・争・　ＲＳフリップフロップ
、８９・・・・単安定素子、Ｍ・・・・ステッピングモ
ータ。 特許出願人　　　イーエム・マイクロエレクトロニック
−マリン・エスアー

Claims (4)

【特許請求の範囲】
1. （１）発振器と、１つの分周段により供給されるパルス
   の数ｋを変更することにより分周速度を調整可能であり
   、数Ｋが発振器の周波数と標準周波数との周波数差を表
   わし且つ分周器の所定のいくつかの分周段の内容を規則
   正しい間隔で変更するために不揮発性メモリに記録され
   る２進数形態で現われるように構成される多段分周器と
   、アナログ方式で時間を表示するために分周器から駆動
   パルスを受信するステッピングモータと、電池を収容す
   る容器とを含む時計に使用される電気式書換え可能不揮
   発性メモリのプログラミング装置であつて、前記所定の
   分周段に前記数ｋに対応する２進状態を導入するように
   １つの駆動パルスの終端により制御される第１の手段と
   、前記２進状態が達成されると、直ちに前記所定の分周
   段の内容をブロック化し、その後、前記内容を前記不揮
   発性メモリに記録する第２の手段とを含む時計用電気式
   書換え可能不揮発性メモリのプログラミング装置。
2. （２）第１の手段は時計の外部に配置され、１つ電池容
   器に２つの端子により差込み接続されるコネクタにより
   時計に電気的に結合され、前記第１の手段は、時計を低
   レベル電圧（１．５Ｖ）又は高レベル電圧（６Ｖ）によ
   り動作させるエネルギー源と、数ｋを導入可能であるメ
   モリ・カウンタと、周波数が時計の発振器の周波数に粗
   調整されるタイムベースと、出力縁部が前記所定の分周
   段のゼロリセット動作と一致する駆動パルスを検出し、
   前記駆動パルスの１つの出力縁部が、メモリ・カウンタ
   に記憶される数ｋに対応する２進状態を前記所定の分周
   段に導入するために必要な時間により規定される持続時
   間を有する１つの周期ＴＤの開始時を規定するように構
   成される検出器と、前記周期ＴＤの終了時に達したとき
   、直ちにエネルギー源を高レベル電圧（６Ｖ）に切換え
   るスイッチと、前記電圧を所定の周期Ｔｉだけ高レベル
   に維持する遅延回路とを具備し、第２の手段は時計に内
   蔵され、前記電圧が前記低レベル電圧と高レベル電圧と
   の間に位置する所定の値に達したときに、前記所定の分
   周段の内容を、前記周期ＴＤの終了時に達成していた２
   進値にブロック化し且つ前記所定の周期Ｔｉの間に前記
   内容を前記不揮発性メモリに記録する電圧レベル検出器
   を含む特許請求の範囲第１項記載のプログラミング装置
   。
3. （３）発振器と、１つの分周段により供給されるパルス
   の数ｋを変更することにより分周速度を調整可能であり
   、数ｋが発振器の周波数と標準周波数との周波数差を表
   わし且つ分周器の所定のいくつかの分周段の内容を規則
   正しい間隔で変更するために不揮発性メモリに記録され
   る２進数形態で現われるように構成される多段分周器と
   、アナログ方式で時間を表示するために分周器から駆動
   パルスを受信するステッピングモータと、電池を収容す
   る容器とを含む時計に使用される電気式書換え可能不揮
   発性メモリのプログラミング装置であつて、前記所定の
   分周段に前記数ｋに対応する２進状態を導入するように
   １つの駆動パルスの終端により制御される第１の手段と
   ；前記２進状態が達成されると、直ちに前記所定の分周
   段の内容をブロック化し、その後、前記内容を前記不揮
   発性メモリに記録する第２の手段と；分周速度が発振器
   の周波数と、標準周波数との間に存在する周波数の差を
   表わす数ｋに対応するか否かを検査するように、第１及
   び第２の手段の動作に続いて動作状態とされる第３の手
   段とを含む時計用電気式書換え可能不揮発性メモリのプ
   ログラミング装置。
4. （４）前記第１の手段は時計の外部に配置され、且つ電
   池容器に２つの端子により差込み接続されるコネクタに
   より時計に電気的に結合され、前記第１の手段は、時計
   を低レベル電圧（１．５Ｖ）又は高レベル電圧（６Ｖ）
   で動作させるエネルギー源と、数ｋを導入可能であるメ
   モリ・カウンタと、周波数が時計の発振器の周波数に粗
   調整されるタイムベースと、出力縁部が前記所定の分周
   段のゼロリセット動作と一致する駆動パルスを検出し、
   前記駆動パルスの１つの出力縁部が、メモリ・カウンタ
   に記憶される数ｋに対応する２進状態を前記所定の分周
   段に導入するために必要な時間により規定される持続時
   間を有する１つの周期ＴＤの開始時を規定するように構
   成される検出器と、前記周期ＴＤの終了時に達したとき
   、直ちにエネルギー源を高レベル電圧（６Ｖ）に切換え
   るスイッチと、所定の周期Ｔｉだけ前記電圧を高レベル
   に維持する遅延回路とを具備し；第２の手段は時計に内
   蔵され、前記電圧が前記低レベル電圧と高レベル電圧と
   の間に位置する所定の値に達したとき、前記所定の分周
   段の内容を、前記周期ＴＤの終了時に達成していた２進
   値にブロック化し且つ前記所定の周期Ｔｉの間に前記内
   容を前記不揮発性メモリに記録する電圧レベル検出器を
   含み；第３の手段は、周期Ｔｉの終了時に電圧が低レベ
   ルに戻ることに応答し、それにより、モータを、所定の
   周期Ｔｆの間、時間表示のために通常採用される速度よ
   り速い速度Ｖに加速すると共に、分周速度を速度Ｖ／２
   に調整して、発振器の周波数と標準周波数との周波数差
   を測定するように、調整を伴なう駆動パルスと調整を伴
   なわない駆動パルスとの間隔の交番を可能にする検出器
   を具備する特許請求の範囲第３項記載のプログラミング
   装置。