JPS63276314A - Synthesizer tuner - Google Patents
Synthesizer tunerInfo
- Publication number
- JPS63276314A JPS63276314A JP11121787A JP11121787A JPS63276314A JP S63276314 A JPS63276314 A JP S63276314A JP 11121787 A JP11121787 A JP 11121787A JP 11121787 A JP11121787 A JP 11121787A JP S63276314 A JPS63276314 A JP S63276314A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- output
- reference voltage
- division ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 40
- 238000009499 grossing Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 12
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、例えば、衛星放送、または0ATV(ケー
ブル・テレビジョン)放送を受信するテレビ受像機やO
A T V端末装置等の各種放送受信装置に適用され、
AFC(自動周波数制御)機能を有するシンセサイザチ
ューナに関する。DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention is applicable to, for example, a television receiver or an OTV receiver that receives satellite broadcasting or 0ATV (cable television) broadcasting.
Applied to various broadcast receiving devices such as ATV terminal devices,
The present invention relates to a synthesizer tuner having an AFC (automatic frequency control) function.
「従来の技術」
従来、PLL(フェイズ・ロソクト・ループ)選局回路
と、このPLL選局回路を制御するマイクロコンピュー
タとを有するシンセサイザチューナにおいて、AFC機
能を実現するために、PLLの基部周波数発振器として
、周波数可変の発振器を用いるものが知られている。``Prior Art'' Conventionally, in a synthesizer tuner that has a PLL (phase lost loop) tuning circuit and a microcomputer that controls this PLL tuning circuit, in order to realize the AFC function, the base frequency oscillator of the PLL is One known method uses a variable frequency oscillator.
第3図は、この種のAFC機能付きのシンセサイザチュ
ーナの構成を示す図である。FIG. 3 is a diagram showing the configuration of this type of synthesizer tuner with an AFC function.
第3図において、■は周波数混合器であり、前段の高周
波増幅回路で増幅された受信信号(周波数f、)と、V
CO(電圧制御発振器)によって構成された局部発振器
4の発振出力(周波数fρ)とをf足台し、中間周波信
号(周波@rz= r+−i″Q)を出力する。この中
間周波信号は、バンドパスフィルタ2によって必要な帯
域のみが選択され、次段のF M検波器3へ入力され、
FM検波される。このF IVI検波器3の検波出力は
、後段信号処理回路5へ供給されると共に、ローパスフ
ィルタ6を介して平滑化され、検波出力電圧■として電
圧比較器7へ供給される。In Fig. 3, ■ is a frequency mixer, which mixes the received signal (frequency f,) amplified by the high-frequency amplifier circuit in the previous stage, and V
The oscillation output (frequency fρ) of the local oscillator 4 constituted by a CO (voltage controlled oscillator) is multiplied by f, and an intermediate frequency signal (frequency @rz=r+−i″Q) is output. This intermediate frequency signal is , only the necessary band is selected by the bandpass filter 2 and input to the next stage FM detector 3,
FM detection is performed. The detected output of the FIVI detector 3 is supplied to a subsequent signal processing circuit 5, smoothed through a low-pass filter 6, and supplied to a voltage comparator 7 as a detected output voltage ■.
これらローパスフィルタ6および電圧比較器7と、AF
C用基準基準電圧8L、L用基準発振器9.1/N固定
分周器[1,1/Pプログラマブルデバイダ(可変分周
器)10、位相比較器12、ローパスフィルタ13によ
って、局部発振器4の発振周波数変動を補正し、中間周
波数f、を常に一定に維PfするA P cループ20
が構成されている。すなわち、F’ M検波器3の検波
出力はローパスフィルタらによって平滑化され、検波出
力電圧■として、電圧比較器7に供給され、そして、電
圧比較器7は、この検波出力電圧νが、AFC用基準基
準電圧8に等しくなるように、PLL用基準発振器9の
発振周波数「rを制御する。このPLL用基準発振器9
の出力信号は分周器11によって1/Nに分周されて、
位相比較器12へ供給される。These low-pass filter 6 and voltage comparator 7, AF
C reference reference voltage 8L, L reference oscillator 9.1/N fixed frequency divider [1,1/P programmable divider (variable frequency divider) 10, phase comparator 12, and low-pass filter 13, the local oscillator 4 is A P c loop 20 that corrects oscillation frequency fluctuations and keeps the intermediate frequency f constant at all times.
is configured. That is, the detection output of the F'M detector 3 is smoothed by a low-pass filter, etc., and is supplied to the voltage comparator 7 as the detection output voltage . The oscillation frequency "r" of the PLL reference oscillator 9 is controlled so that it is equal to the PLL reference voltage 8.
The output signal of is divided into 1/N by the frequency divider 11,
The signal is supplied to the phase comparator 12.
一方、プログラマブルデバイダlOは、設定された分周
比Pによって、局部発振周波数fρをI/Pに分周し、
その周波数fpの信号を位相比較器12へ供給する。位
相比較器12は、プログラマブルデバイダlOの出力信
号と、分周器11の出力信号との位相を比較し、その位
相差に応じた信号を出力する。この位相差に応じた検出
出力はローパスフィルタ13で直流に変換され、この直
流電圧がAF’C電圧として、局部発振器4内の同調容
量の一部として機能するバリキャップ4aに印加され、
局部発振器4の発振周波数rρが制御される。On the other hand, the programmable divider lO divides the local oscillation frequency fρ into I/P according to the set frequency division ratio P,
A signal with the frequency fp is supplied to the phase comparator 12. The phase comparator 12 compares the phases of the output signal of the programmable divider IO and the output signal of the frequency divider 11, and outputs a signal according to the phase difference. The detection output according to this phase difference is converted into DC by the low-pass filter 13, and this DC voltage is applied as the AF'C voltage to the varicap 4a functioning as part of the tuning capacitance in the local oscillator 4,
The oscillation frequency rρ of the local oscillator 4 is controlled.
また、APC電圧に対応した同調電圧が、図示せぬ同調
回路内のバリキャップに印加され、該同調回路の同調周
波数(受信周波数f、)が制御される場合らある。In some cases, a tuning voltage corresponding to the APC voltage is applied to a varicap in a tuning circuit (not shown) to control the tuning frequency (receiving frequency f) of the tuning circuit.
また、図中符号14は、受信チャンネルの選択を行う際
に操作されるキーボードであり、15は、CPU(中央
処理装置)16と、ROM(リードオンリメモリ)17
と、RAM(ランダムアクセスメモリ)18と、l10
(入出力回路)19とから構成されるマイクロコンピュ
ータである。そして、キーボード14によって受信チャ
ンネルが選択されると、CPUl6は、このチャンネル
に対応した局部発振周波数reを得るのに必要な分周比
Pを、ROM l T内から読み出し、その分周比Pを
l1019を介してプログラマブルデバイダ■0に設定
する。これにより、局部発振周波数f&、および同調回
路の同調周波数が所定の値に設定される。Further, reference numeral 14 in the figure is a keyboard operated when selecting a reception channel, and 15 is a CPU (central processing unit) 16 and a ROM (read only memory) 17.
, RAM (random access memory) 18, l10
(input/output circuit) 19. Then, when a receiving channel is selected by the keyboard 14, the CPU 16 reads out the frequency division ratio P necessary to obtain the local oscillation frequency re corresponding to this channel from the ROM lT, and sets the frequency division ratio P. Set programmable divider ① to 0 via l1019. As a result, the local oscillation frequency f& and the tuning frequency of the tuning circuit are set to predetermined values.
ここで、分周器11と、プログラマブルデバイダIOと
、位相比較器12と、ローパスフィルタ13とによって
PLL選局回路21が構成され、局部発振器4→プログ
ラマブルデバイダl〇−位相比較器12−ローパスフィ
ルタ13−局部発振器4と一巡するループ22がPLL
として機能し、プログラマブルデバイダ10の出力信号
と、分周器10(J)出力信号との位相差が常に一定に
なるように動作する。したがって、
fp=fr/N ・・・・・・ (1)が成立
し、また、プログラマブルデバイダ10は、局部発振周
波数fgを1/Pに分周して出力するので、その周波数
fpは、
fp=f12/P ・・・・・ (2)である
。Here, a PLL tuning circuit 21 is configured by the frequency divider 11, the programmable divider IO, the phase comparator 12, and the low-pass filter 13. 13-The loop 22 that goes around the local oscillator 4 is a PLL
It functions so that the phase difference between the output signal of the programmable divider 10 and the output signal of the frequency divider 10 (J) is always constant. Therefore, fp=fr/N (1) holds true, and the programmable divider 10 divides the local oscillation frequency fg by 1/P and outputs it, so the frequency fp is fp =f12/P... (2).
上記(1)および(2)式から、局部発振周波@fCは
、
rQ=rr−P/N ・・・ ・ (3)であ
る。From the above equations (1) and (2), the local oscillation frequency @fC is rQ=rr-P/N (3).
したがって、上記(3)式から解るように、局部発振周
波数fQは、プログラマブルデバイダIOに設定された
分周比Pに応qて変化すると共に、PLL用基準発振器
9の発振周波数frに応じて変化する。すなわち、局部
発振周波数fQは、上述したループ22の機能により、
分周比Pに応じた値に正確に固定される。一方、局部発
振器4に発振周波数変動が生じて、中間周波数[、が変
動した場合、上述したAPCループ20の機能により、
PLL用基準発振器9の発振周波数frか変化し、これ
に伴って、局部発振周波数fQが変化する。Therefore, as can be seen from the above equation (3), the local oscillation frequency fQ changes according to the division ratio P set to the programmable divider IO, and also changes according to the oscillation frequency fr of the PLL reference oscillator 9. do. That is, the local oscillation frequency fQ is determined by the function of the loop 22 described above.
The frequency division ratio P is accurately fixed to a value corresponding to the frequency division ratio P. On the other hand, if an oscillation frequency fluctuation occurs in the local oscillator 4 and the intermediate frequency [,] changes, the above-mentioned function of the APC loop 20 will cause
The oscillation frequency fr of the PLL reference oscillator 9 changes, and the local oscillation frequency fQ changes accordingly.
この局部発振周波数f&の変化は、中間周波数f2を変
化さ仕、この中間周波数r2は、バンドパスフィルタ2
0通過帯域内であって、FM検波器3の出力電圧、およ
び電圧比較器7へ供給される検波出力電圧■を変化させ
、これにより、PLL用基鵡発振器9の発振周波数fr
が変化して、位相比較器12の出力電圧が元の値に戻さ
れる。This change in the local oscillation frequency f& causes a change in the intermediate frequency f2, and this intermediate frequency r2 is
0 passband and changes the output voltage of the FM detector 3 and the detection output voltage supplied to the voltage comparator 7, thereby increasing the oscillation frequency fr of the PLL reference oscillator 9.
changes, and the output voltage of the phase comparator 12 is returned to its original value.
「発明が解決しようとする問題へ」
このンンセサイザチューナは、キーボード14の操作に
よって手動微調整が可能であって、この手動微調整によ
って、故意に同調をずらすことに上り、例えば、CAT
Vにおいては隣接チャンネルの混信を低減し、また衛星
放送においてはスパークルノイズを低減するオフセット
受信が1テなわれる。"To the problem that the invention aims to solve" This synthesizer tuner allows for manual fine adjustment by operating the keyboard 14, and this manual fine adjustment can lead to intentionally shifting the tuning.
In V, offset reception is used to reduce interference from adjacent channels, and in satellite broadcasting, offset reception is used to reduce sparkle noise.
すなわち、キーボード14を操作して、CPU16に対
し、プログラマブルデバイダlOに供給している分周比
Pの最下位ビットを変化させるように指示する。これに
より、プログラマブルデバイダ10の出力周波数rpが
僅かに変化すると共に、局部発振周波数fQおよび開明
周波数が僅かに変化する。That is, by operating the keyboard 14, the CPU 16 is instructed to change the least significant bit of the frequency division ratio P supplied to the programmable divider IO. As a result, the output frequency rp of the programmable divider 10 changes slightly, and the local oscillation frequency fQ and the opening frequency also change slightly.
この場合には、当然のことながらAFCループ20を停
止させなければならない。ところが、AFCループ20
を停止させてしまうと視聴の途中で発振周波数fQが漂
動してしまい、混信やスパークルノイズが現れてしまう
ことになる。In this case, the AFC loop 20 must of course be stopped. However, AFC loop 20
If the oscillation frequency fQ is stopped, the oscillation frequency fQ will drift during viewing, resulting in interference and sparkle noise.
したがって、上述した従来のシンセザイザチューナにお
いて、オフセット受信は、AFCループ20を停止させ
ず、AFCループ20の制御不能範囲内の狭い範囲内で
のみ可能にされており、このオフセット受信の範囲を広
げるためにはAFCループ20の感度を下げなければな
らず、AFC機能が低下してしまうという問題があった
。Therefore, in the conventional synthesizer tuner described above, offset reception does not stop the AFC loop 20 and is only possible within a narrow range within the uncontrollable range of the AFC loop 20. In order to widen the range, the sensitivity of the AFC loop 20 must be lowered, which poses a problem in that the AFC function deteriorates.
そこで、従来、第4図に示すように、マイクロコンピュ
ータ15から供給される電圧設定データVDをアナログ
信号に変換するD/A変換器25を設け、このD/A変
換器25の出力電圧をAFC用基準基準電圧て、電圧比
較器7へ供給するようにしたものが知られている。これ
によれば、キーボード14を操作して手動微調整を行っ
た場合においても、CPU16が電圧設定データVDの
最下位ビットを変化させ、AFCの中心周波数に相当す
るAFC用基準基準電圧化させるため、手動微調整に応
じた局部発振周波数fQがAFCループ20によって維
持される。また、APCループ20の感度をあえて下げ
る必要もな(なる。Therefore, conventionally, as shown in FIG. 4, a D/A converter 25 is provided which converts the voltage setting data VD supplied from the microcomputer 15 into an analog signal, and the output voltage of this D/A converter 25 is converted into an AFC signal. It is known to supply a reference voltage to the voltage comparator 7. According to this, even when manual fine adjustment is performed by operating the keyboard 14, the CPU 16 changes the least significant bit of the voltage setting data VD to make it the AFC reference voltage corresponding to the center frequency of the AFC. , the local oscillation frequency fQ corresponding to manual fine adjustment is maintained by the AFC loop 20. Also, there is no need to intentionally lower the sensitivity of the APC loop 20.
しかしながら、この第4図に示したものにおいても、手
動微調整による周波数変化量が、受信周波数の高低によ
って異なり、均一にならないという問題があった。However, even in the case shown in FIG. 4, there is a problem that the amount of frequency change due to manual fine adjustment varies depending on the height of the received frequency and is not uniform.
何となれば、上記(3)式から明らかなように、手動微
調整によって生じる局部発振周波数fQの変化量は、プ
ログラマブルデバイダlOに設定される分周比Pによっ
て決まるから、例えば、第5図に示すように、分周比j
#< I Q 00まで設定可能であるとすると、手動
微調整に上り分周比Pを1だけ変化させた時、高い周波
数のチャンネルを受信し、局部発振周波数r(lが10
0 M肚であるとすレバ、局部発振周波数fQが、10
0/ 1000= 0 、1 MHz変化する。これに
対し、低い周波数のチャンネルを受信し、局部発振周波
数rQが50MHzであるとすれば、局部発振周波数f
&が、50/1000= 005MHz変化する。しか
って、周波数が高いチャンネルを受信している場合と、
低いチャンネルを受信している場合とでは、lステラプ
分の手動微調整に伴う周波数変化幅が大きく変わること
になる。This is because, as is clear from equation (3) above, the amount of change in the local oscillation frequency fQ caused by manual fine adjustment is determined by the division ratio P set in the programmable divider lO. As shown, the division ratio j
Assuming that it is possible to set up to #< I Q 00, when the division ratio P is changed by 1 in manual fine adjustment, a high frequency channel is received and the local oscillation frequency r (l is 10
When the lever is 0 M, the local oscillation frequency fQ is 10
0/1000=0, 1 MHz change. On the other hand, if a low frequency channel is received and the local oscillation frequency rQ is 50MHz, the local oscillation frequency f
& changes by 50/1000=005MHz. However, if you are receiving a channel with a high frequency,
The width of the frequency change due to manual fine adjustment of l stairup will differ greatly depending on the case where a low channel is being received.
この発明は上述した事情に鑑みてなされたもので、オフ
セット受信のための手動微調整がA20機能により無効
にされてしまうことがなく、また、A F Cの感度を
あえて下げる必要がないのは勿論のこと、手動微調整に
よる局部発振器の発振周波数の変化量を、受信周波数の
高低に拘わらず、一定にすることができるンンセザイザ
チューナを提供することを目的としている。This invention was made in view of the above-mentioned circumstances; manual fine adjustment for offset reception will not be invalidated by the A20 function, and there is no need to deliberately lower the sensitivity of AFC. Needless to say, the object of the present invention is to provide an amplifier tuner that can make the amount of change in the oscillation frequency of a local oscillator constant by manual fine adjustment, regardless of the level of the reception frequency.
「問題点を解決するための手段J
この発明は、中間周波信号をFM検波し、平滑化して得
られた検出電圧に応じて、局部発信器の発振周波数を制
御する自動周波数制御機能を有するンンセサイザチュー
ナにおいて、基準となる一定の周波数を出力する基準周
波数発生手段と、前記局部発振器の発振周波数を、設定
された分周比で分周して出力する可変分周手段と、前記
基準周波数発生手段の出力と、前記可変分周手段の出力
との位相差に応じた制御電圧を前記局部発振器に供給す
る位相比較手段と、前記可変分周手段の分周比を制御す
る制御手段と、選局および微同調操作に応じた操作信号
を前記制御手段に供給する操作手段と、前記制御手段に
よって指示された第1の基準電圧を発生する基準電圧発
生手段と、前記第1の基準電圧と前記検出電圧とを比較
し、第1の比較結果を前記制御手段に供給する第1の電
圧比較手段と、前記第1の基準電圧を予め設定された比
率で分圧して得られる第2の基準電圧と前記検出電圧と
を比較し、第2の比較結果を前記制御手段に供給する第
2の電圧比較手段とを具備し、前記操作手段が微同調操
作された場合、前記制御手段は、前記操作手段から供給
される操作信号に応じて前記可変分周手段の分周比を変
化させると共に、前記第1の基準電圧を変化させ、前記
第1および第2の比較結果が互いに異なる状態となった
時点以降、前記第1の基準電圧を一定に保持し、この第
1の基準電圧を一定に保持している期間において、前記
第1および第2の比較結果が互いに同じ状態となった場
合は、再び、前記第1および第2の比較結果が互いに異
なる状態となるように、前記可変分周手段の分周比を変
化させることを特徴としている。``Means for Solving the Problems J'' This invention provides an automatic frequency control function for controlling the oscillation frequency of a local oscillator according to the detected voltage obtained by FM detecting and smoothing an intermediate frequency signal. The synthesizer tuner includes a reference frequency generating means for outputting a constant frequency as a reference, a variable frequency dividing means for dividing the oscillation frequency of the local oscillator by a set frequency division ratio and outputting the result, and a frequency dividing means for outputting the oscillation frequency of the local oscillator by a set frequency division ratio, a phase comparison means for supplying a control voltage to the local oscillator according to a phase difference between the output of the generation means and the output of the variable frequency division means; and a control means for controlling the frequency division ratio of the variable frequency division means; an operation means for supplying an operation signal to the control means according to the channel selection and fine tuning operations; a reference voltage generation means for generating a first reference voltage instructed by the control means; a first voltage comparison means for comparing the detected voltage and supplying a first comparison result to the control means; and a second reference obtained by dividing the first reference voltage at a preset ratio. a second voltage comparison means that compares the voltage with the detected voltage and supplies a second comparison result to the control means, and when the operation means is operated for fine tuning, the control means The frequency dividing ratio of the variable frequency dividing means is changed in accordance with the operation signal supplied from the operation means, and the first reference voltage is changed so that the first and second comparison results are in different states. After the point in time, the first reference voltage is held constant, and if the first and second comparison results become the same during the period in which the first reference voltage is held constant, , again, the frequency division ratio of the variable frequency division means is changed so that the first and second comparison results are different from each other.
「作用」
操作手段力く微同調操作されると、制御手段がその操作
信号に応じて可変分周手段の分周比を変化させる共に、
第1および第2の比較結果が互いに異なる状態となるよ
うに、第1の基準電圧を変化させる。次いで、第1およ
び第2の比較結果が互いに異なる状態となった場合は、
第1の基準電圧を一定に保持し、この第!の基準電圧を
一定に保持してい期間において第1および第2の比較結
果が互いに同じ状態となった場合は、再び、第1および
第2の比較結果が互いに異なる状態となるように、可変
分周手段の分周比を変化させる。これにより、微同調操
作(手動微調整)によって設定した受信周波数において
、A20機能を働かせることができる。また、位相比較
手段には、基準周波数発生手段から常に一定の周波数が
供給されると共に、可変分周手段から制御手段によって
設定された分周比で分周された局部発振器の発振周波数
が供給され、すなわち、可変分周手段の分周比のみが制
御手段に、よって制御されることになるため、手動微調
整による局部発振器の発振周波数の変化量は、受信周波
数の高低に拘わらず一定になる。"Operation" When the operating means is operated for fine tuning, the control means changes the frequency division ratio of the variable frequency dividing means in accordance with the operation signal, and
The first reference voltage is changed so that the first and second comparison results are in different states. Next, if the first and second comparison results are different from each other,
The first reference voltage is held constant, and this first reference voltage is held constant. If the first and second comparison results are in the same state during the period when the reference voltage of The frequency division ratio of the frequency means is changed. Thereby, the A20 function can be activated at the reception frequency set by the fine tuning operation (manual fine adjustment). Further, the phase comparison means is always supplied with a constant frequency from the reference frequency generation means, and is also supplied with the oscillation frequency of the local oscillator divided by the frequency division ratio set by the control means from the variable frequency division means. In other words, since only the frequency division ratio of the variable frequency division means is controlled by the control means, the amount of change in the oscillation frequency of the local oscillator due to manual fine adjustment is constant regardless of the high or low reception frequency. .
「実施例」
以下、図面を参照し、この発明の実施例について説明す
る。"Embodiments" Hereinafter, embodiments of the present invention will be described with reference to the drawings.
第1図はこの発明の一実施例の構成を示す図であり、こ
の図において、第3図および第4図の各部と対応する部
分には同一の符号を付し、その説明を省略する。FIG. 1 is a diagram showing the configuration of an embodiment of the present invention. In this figure, parts corresponding to those in FIGS. 3 and 4 are given the same reference numerals, and their explanations will be omitted.
第1図において、マイクロコンピュータ15Aから供給
される電圧設定データVDをアナログ信号に変換するた
めのD/A変換器25の出力電圧は、第1のAFC基準
電圧vhとして、電圧比較器7hへ供給される。また、
この第1のAFC基準電圧vhは、抵抗rlとr、から
なる分圧回路28によって所定の比率で分圧され、これ
により得られた電圧が第2のAFC基準電圧VQとして
、電圧比較器7Qへ供給される。したがって、第2のA
PC基準電圧VCは、第1のAFC基準電圧vhよりも
、常に所定電圧だけ低い値となっている。In FIG. 1, the output voltage of the D/A converter 25 for converting voltage setting data VD supplied from the microcomputer 15A into an analog signal is supplied to the voltage comparator 7h as the first AFC reference voltage vh. be done. Also,
This first AFC reference voltage vh is divided at a predetermined ratio by a voltage dividing circuit 28 made up of resistors rl and r, and the resulting voltage is used as a second AFC reference voltage VQ by a voltage comparator 7Q. supplied to Therefore, the second A
The PC reference voltage VC is always lower than the first AFC reference voltage vh by a predetermined voltage.
そして、電圧比較器7hは、ローパスフィルタ6を介し
て得られる検波出力電圧Vと基準電圧vhとを比較し、
その比較結果をマイクロコンピュータ15Aの1101
9Aへ供給する。すなわち、検波出力電圧■が基準電圧
vhよりも高い場合は、“H”レベルの信号を、逆に、
検波出力電圧Vが基準電圧vhよりも低い場合は、“L
”レベルの信号をl1019Aへ供給する。また、電圧
比較器7Qは、検波出力電圧■と基準電圧VQとを比較
し、検波出力電圧Vが基準電圧VQよりも高い場合は、
“トビレベルの信号を、検波出力電圧■が基準電圧VQ
よりも低い場合は、“L”レベルの信号をl1019A
へ供給する。Then, the voltage comparator 7h compares the detection output voltage V obtained through the low-pass filter 6 and the reference voltage vh,
The comparison result is 1101 of microcomputer 15A.
Supply to 9A. In other words, when the detection output voltage ■ is higher than the reference voltage vh, the “H” level signal is
When the detection output voltage V is lower than the reference voltage vh, “L”
The voltage comparator 7Q also compares the detected output voltage ■ with the reference voltage VQ, and if the detected output voltage V is higher than the reference voltage VQ,
“When detecting a signal at a high level, the detection output voltage ■ is the reference voltage VQ.
If it is lower than 11019A, the “L” level signal is
supply to
一方、30は水晶発振器であり、この水晶発振器30の
発振出力は、分周器11によってl/Nに分周されて、
位相比較器12へ供給される。また、マイクロコンピュ
ータ15Aは、後述するAPC処理や、手動微調整時に
おける処理等を実行するCPU16Aと、このCPU1
6Aにおいて用いられるプログラムおよびプログラマブ
ルデバイダ10の分周比Pを指定するのに必要なデータ
等が記憶されたROM17Aと、ワークエリアとして使
用されるRAM18Aと、外部と各種データの授受を行
うl1019Aとから構成されている。On the other hand, 30 is a crystal oscillator, and the oscillation output of this crystal oscillator 30 is divided into l/N by a frequency divider 11.
The signal is supplied to the phase comparator 12. The microcomputer 15A also includes a CPU 16A that executes APC processing, which will be described later, processing during manual fine adjustment, and the like.
6A, a ROM 17A that stores data necessary to specify the frequency division ratio P of the programmable divider 10, a RAM 18A that is used as a work area, and an I1019A that exchanges various data with the outside. It is configured.
次に、上述した一実施例の動作を、通常のAFC処理動
作と、手動微調整による処理動作とに分けて説明する。Next, the operation of the above-mentioned embodiment will be explained separately into a normal AFC processing operation and a processing operation using manual fine adjustment.
(1)通常のAFC処理動作
まず、CPU16Aは、規定の電圧設定データVDをl
1019Aを介してD/A変換器25へ供給する。そし
て、第2図に示すように、電圧比較器′7hには、2M
検波器3に正規の中間周波数fsが入力された場合の検
波出力電圧Vsより所定電圧Vdだけ高い値の第1のA
FC基準電圧vhが供給され、また電圧比較器7Qには
、上記検波出力電圧Vsより所定電圧Vd’ だけ低い
値の第2のAFC基準電圧VQが供給される。これによ
り、2M検波器3に入力される中間周波数「、が、規定
の中間周波数rsよりも、所定値fd以上高くなると、
電圧比較器7 h、 7 Qの出力は共に“H”レベル
となり、一方、中間周波数r、が、規定の中間周波数f
sよりも所定値fd’以上低くなると、電圧比較器7h
、7Qの出力は共に“L”レベルとなる。(1) Normal AFC processing operation First, the CPU 16A inputs the specified voltage setting data VD.
It is supplied to the D/A converter 25 via 1019A. As shown in FIG. 2, the voltage comparator '7h has 2M
The first A has a value higher by a predetermined voltage Vd than the detection output voltage Vs when the regular intermediate frequency fs is input to the detector 3.
An FC reference voltage vh is supplied, and a second AFC reference voltage VQ having a value lower than the detected output voltage Vs by a predetermined voltage Vd' is supplied to the voltage comparator 7Q. As a result, when the intermediate frequency input to the 2M detector 3 becomes higher than the prescribed intermediate frequency rs by a predetermined value fd,
The outputs of the voltage comparators 7h and 7Q both become "H" level, and on the other hand, the intermediate frequency r, becomes the specified intermediate frequency f.
When the voltage becomes lower than s by a predetermined value fd', the voltage comparator 7h
, 7Q both become "L" level.
そして、CPU16Aは、電圧比較器7hの出力が“L
”レベルで、電圧比較器7Qの出力が“H”レベルとな
るように、プログラマブルデバイダIOの分周比Pを変
化させる。これにより、AFCループと同様に動作する
ことになり、中間周波数f、が、規定の中間周波数fs
を中心とする追従周波数範囲A1すなわち周波数(fs
−fd′)〜(fs+ fd)の範囲内に、常に維持
される。Then, the CPU 16A determines that the output of the voltage comparator 7h is “L”.
” level, the frequency division ratio P of the programmable divider IO is changed so that the output of the voltage comparator 7Q becomes “H” level. As a result, the frequency division ratio P of the programmable divider IO is changed in the same way as the AFC loop, and the intermediate frequency f, is the specified intermediate frequency fs
The tracking frequency range A1 centered at , that is, the frequency (fs
-fd') to (fs+fd).
ここで、追従周波数範囲Aは、第1のAFC基準電圧v
hと、第2のAF’C基準電圧VQとの差電圧(Vd+
Vd’)のみによって決まり、プログラマブルデバイダ
lOの分周比Pには全く依存しないので、受信周波数の
高低、すなわち受信チャンネルに拘わらず常に一定とな
る。Here, the tracking frequency range A is the first AFC reference voltage v
h and the second AF'C reference voltage VQ (Vd+
Since it is determined only by Vd') and is completely independent of the division ratio P of the programmable divider lO, it is always constant regardless of the height of the receiving frequency, that is, regardless of the receiving channel.
(2)手動微調整による処理動作
キーボード14が操作され、手動微調整が行なわれると
、CPU16Aは、キーボード14から供給される操作
信号に応じて、以下に述べる処理動作を実行する。(2) Processing operation by manual fine adjustment When the keyboard 14 is operated and manual fine adjustment is performed, the CPU 16A executes the processing operation described below in response to the operation signal supplied from the keyboard 14.
すなわち、CPU16Aは、キーボード14から供給さ
れる操作信号に応じてプログラマブルデバイダ10の分
周比Pを変化させる。すると、局部発振器4の発振周波
数fQが変化し、これにともなって、中間周波数r2お
よび検波出力電圧Vが変化する。That is, the CPU 16A changes the frequency division ratio P of the programmable divider 10 according to the operation signal supplied from the keyboard 14. Then, the oscillation frequency fQ of the local oscillator 4 changes, and along with this, the intermediate frequency r2 and the detected output voltage V change.
ここで、CPU16Aはプログラマブルデバイダ10の
分周比Pを一旦固定し、電圧比較器7hと7Qの出力が
、同符号であるか、異符号であるかを監視する。Here, the CPU 16A temporarily fixes the frequency division ratio P of the programmable divider 10, and monitors whether the outputs of the voltage comparators 7h and 7Q have the same sign or different signs.
そして、電圧比較器7hと7gの出力が異符号であった
場合、すなわち、電圧比較器7hの出力が“L”レベル
、電圧比較器7Qの出力が“H”レベルであった場合は
、手動微調整によるオフセット同調が規定通り行なわれ
たと見なして、プログラマブルデバイダIOの分周比P
の固定を解除し、上述し1こ、へFC処理動作を再開す
る。If the outputs of voltage comparators 7h and 7g have different signs, that is, if the output of voltage comparator 7h is "L" level and the output of voltage comparator 7Q is "H" level, manual Assuming that the offset tuning by fine adjustment has been performed as specified, the division ratio P of the programmable divider IO
The fixation is released and the FC processing operation is resumed as described in step 1 above.
一方、電圧比較器7hど7Qの出力が共に“H″レベル
、共に“L”レベルであった場合は、電圧比較”AZ
7 hの出力が“L“レベルで、電圧比較器7eの出力
が”H”レベルとなるように、D、/A変換器25へ供
給する電圧設定データVDを変化させ、第1のAFC基
準電圧vhと、第2のAFC基準電圧v2を変化させる
。その結果、電圧比較器7hの出力が“L”レベル、電
圧比較器7Qの出力が“H“レベルとなった時へで、プ
ログラマブルデバイダ10の分局比Pの固定を解除し、
上述したAFC処理動作を再開する。On the other hand, if the outputs of voltage comparators 7h and 7Q are both "H" level and both "L" level, voltage comparison "AZ"
The voltage setting data VD to be supplied to the D/A converter 25 is changed so that the output of the voltage comparator 7e is at the "L" level and the output of the voltage comparator 7e is at the "H" level, and the first AFC standard is set. The voltage vh and the second AFC reference voltage v2 are changed. As a result, when the output of the voltage comparator 7h becomes "L" level and the output of the voltage comparator 7Q becomes "H" level, the fixation of the division ratio P of the programmable divider 10 is released,
The AFC processing operation described above is restarted.
なお、オフセット受信を行わずに規定の周波数に正確に
同調させたい場合は、キーボード14を操作して、手動
微調整モードを解除すれば、ROM17Aに4記憶され
ているデータに基づいて、分周比Pおよび電圧設定デー
タVI)が設定され、規定の周波数に同調する。If you want to precisely tune to the specified frequency without performing offset reception, operate the keyboard 14 to cancel the manual fine adjustment mode, and the frequency will be divided based on the data stored in the ROM 17A. The ratio P and voltage setting data VI) are set and tuned to a specified frequency.
以上の処理動作により、AFC機能を動作させつつ手動
微調整によるオフセット同調が可能となる。したがって
、AFCの感度をあえて低下させる必要がなく、感度の
高いAFC動作が得られる。The above processing operations enable offset tuning by manual fine adjustment while operating the AFC function. Therefore, there is no need to intentionally reduce the sensitivity of AFC, and highly sensitive AFC operation can be obtained.
また、AFCの基準周波数を発生する発振器は、周波数
固定のもので良く、精度の高い水晶発振器゛30を適用
することができる。Further, the oscillator that generates the reference frequency of the AFC may be of a fixed frequency, and a highly accurate crystal oscillator 30 can be used.
「発明の効果」
以上説明したように、この発明によれば、操作手・段が
微同調操作されると、制御手段がその操作信号に応じて
可変分周手段の分周比を変化させると共に、第1および
第2の比較結果が互いに異なる状態となるように、第1
の基準電圧を変化させ、次いで、第1および第2の比較
結畢が互いに異lる伏聾となった場合は、第1の基準電
圧を一定に保持し、この第1の基準電圧を一定に保持し
てい期間において第1および第2の比較結果が互いに同
じ状態となった場合は、再び、第1および第2の比較結
果が互いに異なる状態となるように、可変分周手段の分
周比を変化させるようにしたので、手動微調整によって
受信周波数を故意にずらしても、AFC機能によって手
動微調整が無効とされることがなく、これにより、AF
Cの感度を下げることなく手動微調整の調整範囲を広げ
ることができ、また、位相比較手段には、基準周波数発
生手段から常に一定の周波数が供給されると共に、可変
分周手段から制御手段によって設定された分周比で分周
された局部発振器の発振碍波敗が供給され、すなわち、
可変分周手段の分周比のみが制御手段によって制御され
ることになるため、手動微調整による局部発振器の発振
周波数の変化量を、受信周波数の高低に拘わらず一定と
することができるという効果が得られる。"Effects of the Invention" As explained above, according to the present invention, when the operating means/means is operated for fine tuning, the control means changes the frequency division ratio of the variable frequency dividing means according to the operation signal, and , the first and second comparison results are different from each other.
If the first and second comparison results are different from each other, the first reference voltage is held constant; If the first and second comparison results are in the same state during the holding period, the variable frequency dividing means divides the frequency so that the first and second comparison results become different from each other again. Since the ratio is changed, even if the reception frequency is intentionally shifted by manual fine adjustment, the manual fine adjustment will not be invalidated by the AFC function.
The adjustment range of manual fine adjustment can be expanded without lowering the sensitivity of C. In addition, a constant frequency is always supplied to the phase comparison means from the reference frequency generation means, and a constant frequency is always supplied to the phase comparison means by the control means from the variable frequency division means. The oscillation power of the local oscillator divided by the set division ratio is supplied, i.e.
Since only the frequency dividing ratio of the variable frequency dividing means is controlled by the control means, the amount of change in the oscillation frequency of the local oscillator caused by manual fine adjustment can be made constant regardless of the high or low reception frequency. is obtained.
第1図はこの発明の一実施例の構成を示すブロック図、
第2図は同実施例における電圧比較器7h。
7Qの動作を説明するための図、第3図は従来のAFC
機能付きシンセサイザチューナの構成を示すブロック図
、第4図は従来のAFC基準電圧を変化させるようにし
たAFC・機能付きシンセサイザチューナの構成を示す
ブロック図、第5図は同シンセサイザチューナにおいて
手動微調整による局部発振器の発振周波数の変化量を説
明するための図である。
l ・・・・・・周波数混合器、
3 ・・・・・・FM検波器、
4 ・・・・・・局部発振器、
6 ・・・・・・ローパスフィルタ、
7h・・・・・・電圧比較器(第1の電圧比較手段)、
7Q・・・・電圧比較器(第2の電圧比較手段)、lO
・・・・・・プログラマブルデバイダ(可変分周手段)
11 ・分周器、
12 ・・・位相比較器(位相比較手段)、13・・・
・ローパスフィルタ、
14・・・・・・キーボード(操作手段)+5A・・・
・マイクロコンピュータ(制御手段)21・・・・PL
L選局回路、
25・・・・・・D/A変換器(K QBE圧発生手段
)、28・・・分圧回路、
rl+r?・・・・・・抵抗
30・・・・・水晶発振器。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
FIG. 2 shows a voltage comparator 7h in the same embodiment. A diagram to explain the operation of 7Q, Figure 3 is a conventional AFC
Figure 4 is a block diagram showing the configuration of a synthesizer tuner with functions. Figure 4 is a block diagram showing the configuration of a synthesizer tuner with AFC functions that changes the conventional AFC reference voltage. Figure 5 shows manual fine adjustment in the synthesizer tuner. FIG. 3 is a diagram for explaining the amount of change in the oscillation frequency of the local oscillator due to the change in the oscillation frequency of the local oscillator. l...Frequency mixer, 3...FM detector, 4...Local oscillator, 6...Low pass filter, 7h...Voltage comparator (first voltage comparison means),
7Q... Voltage comparator (second voltage comparison means), lO
・・・・・・Programmable divider (variable frequency division means)
11 - Frequency divider, 12... Phase comparator (phase comparison means), 13...
・Low pass filter, 14...Keyboard (operation means) +5A...
・Microcomputer (control means) 21...PL
L tuning circuit, 25... D/A converter (KQBE pressure generation means), 28... voltage dividing circuit, rl+r? ...Resistor 30 ...Crystal oscillator.
Claims (1)
圧に応じて、局部発信器の発振周波数を制御する自動周
波数制御機能を有するシンセサイザチューナにおいて、 基準となる一定の周波数を出力する基準周波数発生手段
と、 前記局部発振器の発振周波数を、設定された分周比で分
周して出力する可変分周手段と、 前記基準周波数発生手段の出力と、前記可変分周手段の
出力との位相差に応じた制御電圧を前記局部発振器に供
給する位相比較手段と、 前記可変分周手段の分周比を制御する制御手段と、 選局および微同調操作に応じた操作信号を前記制御手段
に供給する操作手段と、 前記制御手段によって指示された第1の基準電圧を発生
する基準電圧発生手段と、 前記第1の基準電圧と前記検出電圧とを比較し、第1の
比較結果を前記制御手段に供給する第1の電圧比較手段
と、 前記第1の基準電圧を予め設定された比率で分圧して得
られる第2の基準電圧と前記検出電圧とを比較し、第2
の比較結果を前記制御手段に供給する第2の電圧比較手
段とを具備し、 前記操作手段が微同調操作された場合、前記制御手段は
、前記操作手段から供給される操作信号に応じて前記可
変分周手段の分周比を変化させる共に、前記第1の基準
電圧を変化させ、前記第1および第2の比較結果が互い
に異なる状態となった時点以降、前記第1の基準電圧を
一定に保持し、この第1の基準電圧を一定に保持してい
る期間において、前記第1および第2の比較結果が互い
に同じ状態となった場合は、再び、前記第1および第2
の比較結果が互いに異なる状態となるように、前記可変
分周手段の分周比を変化させることを特徴とするシンセ
サイザチューナ。[Claims] In a synthesizer tuner having an automatic frequency control function that controls the oscillation frequency of a local oscillator according to a detected voltage obtained by FM detecting and smoothing an intermediate frequency signal, a reference frequency generating means for outputting a frequency; a variable frequency dividing means for dividing the oscillation frequency of the local oscillator by a set frequency division ratio and outputting the result; an output of the reference frequency generating means; a phase comparison means for supplying a control voltage to the local oscillator according to a phase difference with the output of the means; a control means for controlling a frequency division ratio of the variable frequency division means; and an operation according to tuning and fine tuning operations. operating means for supplying a signal to the control means; reference voltage generation means for generating a first reference voltage instructed by the control means; comparing the first reference voltage and the detected voltage; a first voltage comparing means that supplies the comparison result to the control means; and comparing the detected voltage with a second reference voltage obtained by dividing the first reference voltage at a preset ratio; Second
and a second voltage comparison means for supplying a comparison result of the voltage to the control means, and when the operation means is operated for fine tuning, the control means is configured to adjust the voltage according to the operation signal supplied from the operation means. The frequency dividing ratio of the variable frequency dividing means is changed, and the first reference voltage is also changed, and after the time when the first and second comparison results become different from each other, the first reference voltage is kept constant. If the first and second comparison results become the same state during the period in which the first reference voltage is held constant, the first and second reference voltages are
A synthesizer tuner characterized in that the frequency dividing ratio of the variable frequency dividing means is changed so that the comparison results of the above are different from each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11121787A JPS63276314A (en) | 1987-05-07 | 1987-05-07 | Synthesizer tuner |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11121787A JPS63276314A (en) | 1987-05-07 | 1987-05-07 | Synthesizer tuner |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63276314A true JPS63276314A (en) | 1988-11-14 |
Family
ID=14555494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11121787A Pending JPS63276314A (en) | 1987-05-07 | 1987-05-07 | Synthesizer tuner |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63276314A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007037123A (en) * | 2005-07-26 | 2007-02-08 | Integrant Technologies Inc | Automatic frequency control loop circuit |
-
1987
- 1987-05-07 JP JP11121787A patent/JPS63276314A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007037123A (en) * | 2005-07-26 | 2007-02-08 | Integrant Technologies Inc | Automatic frequency control loop circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6639474B2 (en) | Adjustable oscillator | |
US5036295A (en) | Frequency synthesizer allowing rapid frequency switching | |
US6683509B2 (en) | Voltage controlled oscillators | |
US6914489B2 (en) | Voltage-controlled oscillator presetting circuit | |
US5631601A (en) | FM demodulation with a variable gain phase locked loop | |
US5570066A (en) | Method of programming a frequency synthesizer | |
US5706315A (en) | Automatic frequency control device for tuning an intermediate frequency signal to a target frequency | |
EP0557867B1 (en) | Double phase locked loop circuit | |
JPS63276314A (en) | Synthesizer tuner | |
GB2236922A (en) | Frequency synthesisers | |
US4955074A (en) | AFC apparatus with selection between average value mode and keyed mode | |
US5900751A (en) | Automatic frequency control circuit with simplified circuit constitution | |
JP3036460B2 (en) | AFC circuit | |
KR0181915B1 (en) | Frequency auto-controlling method | |
KR950009407B1 (en) | Digital tuning device and tuning method | |
US4334318A (en) | Broadcast receiver tuning circuit | |
JPH0475686B2 (en) | ||
KR930002754B1 (en) | Frequency Tuning Tuning Circuit | |
JPH0342807B2 (en) | ||
JP2944019B2 (en) | AFT circuit and electronic tuning tuner using the same | |
KR0178318B1 (en) | Multi-auto tunning system for ntsc | |
JPH0364112A (en) | Electronic channel selection device | |
JP2674711B2 (en) | Spectrum display circuit | |
JPS63228818A (en) | Automatic frequency control circuit | |
JPH0514569Y2 (en) |