JPS63268426A - 電源制御方式 - Google Patents
電源制御方式Info
- Publication number
- JPS63268426A JPS63268426A JP62100717A JP10071787A JPS63268426A JP S63268426 A JPS63268426 A JP S63268426A JP 62100717 A JP62100717 A JP 62100717A JP 10071787 A JP10071787 A JP 10071787A JP S63268426 A JPS63268426 A JP S63268426A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit
- power
- control device
- supply control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000010365 information processing Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ユニット電源制御装置により電源投入切断、電源アラー
ム制御を行うとともに、各ユニットtl、8制御装置を
統括制御するシステム電源制御装置を〔産業上の利用分
野〕 本発明は負荷装置に電力を供給する電源の制御方式に関
する。
ム制御を行うとともに、各ユニットtl、8制御装置を
統括制御するシステム電源制御装置を〔産業上の利用分
野〕 本発明は負荷装置に電力を供給する電源の制御方式に関
する。
情報処理システムを構成する種々の装置に電力を供給す
る電源ユニットが複数設けられており、ユニット電源制
御装置は、電源投入・切断制御や電源アラーム制御を行
なう。
る電源ユニットが複数設けられており、ユニット電源制
御装置は、電源投入・切断制御や電源アラーム制御を行
なう。
そして、複数のユニット電源制御装置を、システム電源
制御装置が上位装置として制御する。
制御装置が上位装置として制御する。
情報処理を効率よく、円滑に逐行するには、情報処理シ
ステムの稼動の中断を最小限にとどめることが必要であ
る。
ステムの稼動の中断を最小限にとどめることが必要であ
る。
従来の電源制御方式を第3図により説明する。
電源ユニット11,1°l ’−’ + 1z+ L
’z ’−1n+1゛n−・から負荷装置である中央
処理装置(CPIJ)21.主記憶装置(MSU) 2
z8表示装置23.プリンタ2n等に電力が供給される
。
’z ’−1n+1゛n−・から負荷装置である中央
処理装置(CPIJ)21.主記憶装置(MSU) 2
z8表示装置23.プリンタ2n等に電力が供給される
。
ユニット電源制御装置3.〜31は、各負荷装置2、〜
2nに対応して設けられ、電源ユニット1□1’、
・・・・1!、 1°、 −1n、 l’n ’−’
の電源投入。
2nに対応して設けられ、電源ユニット1□1’、
・・・・1!、 1°、 −1n、 l’n ’−’
の電源投入。
切断の制御や電源アラーム制御を行う。
そしてユニット電源制御装置3I〜3nに対して、電源
投入、切断指示や電源アラーム制御を行うシステム電源
制御装置4が設けられている。
投入、切断指示や電源アラーム制御を行うシステム電源
制御装置4が設けられている。
負荷装置2i (i・1〜n)に障害が発生すると、そ
の負荷、装置21からアラーム信号が出される。このア
ラーム信号は、ユニット電源制御装置3i (i・1〜
n)8へ入力されたアラーム信号は、制御部9へ入力さ
れる。
の負荷、装置21からアラーム信号が出される。このア
ラーム信号は、ユニット電源制御装置3i (i・1〜
n)8へ入力されたアラーム信号は、制御部9へ入力さ
れる。
制御部9は、このアラーム信号を受けて、全てのユニッ
ト電源制御袋w3I〜3nに対して、電源切断信号(シ
ステムオフ信号)を送出する。この電源切断信号は入出
力ボート5I〜5nを経由してユニット電源制御装置3
.〜3nに入力されることにより、全ての電源ユニット
11+1’l −・・・1□。
ト電源制御袋w3I〜3nに対して、電源切断信号(シ
ステムオフ信号)を送出する。この電源切断信号は入出
力ボート5I〜5nを経由してユニット電源制御装置3
.〜3nに入力されることにより、全ての電源ユニット
11+1’l −・・・1□。
1°2−・・・ 1n、1“n−・−は、ユニット電源
制御装置3、〜3nの指令を受けて、電源切断状態(シ
ステムオフ状a)となる。
制御装置3、〜3nの指令を受けて、電源切断状態(シ
ステムオフ状a)となる。
なお、lOは上位装置であって、上位装置1゜電源制御
装置4へ送出されると、制御部9は、電源投入、切断指
令をユニット電源制御装置3I〜37へ送出するので電
源ユニッ目、、1”1 ・・−・1□、1゛2−−−
in、 1°n−・・・は電源投入、切断状態となる
。
装置4へ送出されると、制御部9は、電源投入、切断指
令をユニット電源制御装置3I〜37へ送出するので電
源ユニッ目、、1”1 ・・−・1□、1゛2−−−
in、 1°n−・・・は電源投入、切断状態となる
。
(発明が解決しようとする問題点)
前述したように、従来の電源制御方式は負荷装置2I、
2t−・・ 27の内の1つでも障害を起こすと、全て
の電源ユニ7ト11+lt、’−・・1z+ I’z
・−・tn、t’n−・の電源が切断状態となり、シ
ステムの稼動が停止(システムダウン)する。
2t−・・ 27の内の1つでも障害を起こすと、全て
の電源ユニ7ト11+lt、’−・・1z+ I’z
・−・tn、t’n−・の電源が切断状態となり、シ
ステムの稼動が停止(システムダウン)する。
このためシステムの稼動上、特別、緊急を必要としない
負荷装置に障害が生じても、システムダウンとなり、そ
の都度システム再起動の操作が必要となり、システム運
用上無駄が多く、又システム稼動効率を低下させていた
。
負荷装置に障害が生じても、システムダウンとなり、そ
の都度システム再起動の操作が必要となり、システム運
用上無駄が多く、又システム稼動効率を低下させていた
。
本発明は、かかる点に迄みてなされたもので、無駄なシ
ステムダウンを防止し得る電源制御方式を提供すること
を目的とする。
ステムダウンを防止し得る電源制御方式を提供すること
を目的とする。
第1図は本発明の原理説明図である。
第3図と同等部分には同一符号を付した。第1図におい
て、ユニット電源制御装置3I、3□−3nからのアラ
ーム信号はシステム電源制御装置11の制御部11cに
入力される。登録部12には予め、ユニット電源制御装
置313t −・ 3□ (又は負荷装置21.2□・
・−・・ 2n )の各々に対して、アラーム信号発生
時のシステムオフの要・不要乍に関する情報が格納され
ている。
て、ユニット電源制御装置3I、3□−3nからのアラ
ーム信号はシステム電源制御装置11の制御部11cに
入力される。登録部12には予め、ユニット電源制御装
置313t −・ 3□ (又は負荷装置21.2□・
・−・・ 2n )の各々に対して、アラーム信号発生
時のシステムオフの要・不要乍に関する情報が格納され
ている。
〔作用〕
ユニット電源制御装置3□3□−3□からアラーム信号
がシステム電源制御B装置11に入力されると、制御部
11cは、登録部12を参照し、システムオフ要のユニ
ット電源制御装置からのアラーム信号の場合、制御部1
1cは全てのユニット電源制御装置13.〜3nに対し
て電源切断指令(システムオフ指令)を送出するので、
全ての電源。
がシステム電源制御B装置11に入力されると、制御部
11cは、登録部12を参照し、システムオフ要のユニ
ット電源制御装置からのアラーム信号の場合、制御部1
1cは全てのユニット電源制御装置13.〜3nに対し
て電源切断指令(システムオフ指令)を送出するので、
全ての電源。
電源1□1’+ −−1z、 1’−−・−In、1
°n−曲の電源は切断される。
°n−曲の電源は切断される。
また登録部12にシステムオフ不要として、登録されて
いるユニット電源制御装置からのアラーム信号がシステ
ム電源制御装置11に入力されると、制御部lieは、
システムオフ不要の信号を送出する。
いるユニット電源制御装置からのアラーム信号がシステ
ム電源制御装置11に入力されると、制御部lieは、
システムオフ不要の信号を送出する。
従って、この場合システムダウンには敗らずシステムの
稼動効率は向上する。
稼動効率は向上する。
以下図面を参照して本発明の実施例、を詳述する。
第2図は本発明の実施例構成図であり、第3図と同等部
分には同一符号を付した。
分には同一符号を付した。
第2図において、13は登録部として設けられ、電源切
断制御要、不要の情報を格納するための記憶部であり、
14はユニット電源制御装置3I〜3nから送られるア
ラーム信号を受けるオア(OR)回路である。
断制御要、不要の情報を格納するための記憶部であり、
14はユニット電源制御装置3I〜3nから送られるア
ラーム信号を受けるオア(OR)回路である。
15は、上位制御部、416.〜16Jはアンド回路で
あって一方の入力端子には、ユニット電源制御装置3.
、3t・−3nから送出されるアラーム信号が入力され
、他方の入力端子には、記憶部13から読出される電源
制御情報が入力される。
あって一方の入力端子には、ユニット電源制御装置3.
、3t・−3nから送出されるアラーム信号が入力され
、他方の入力端子には、記憶部13から読出される電源
制御情報が入力される。
17はオア回路であってアンド回路16+ =16nの
出力を受ける。18はインバータであって、オア回路1
7の出力を受ける。191.19□−・・・19nは各
々ユニット電源制御装置38,3□−・・ 3nに対応
して設けられたアンド回路であり、一方の入力端子には
、上位制御部15からの出力信号を受け、他方の入力端
子には、インバータ18の出力信号が入力される。20
はデコーダであって、ユニット電源制御装置3I、3□
・−3nから送出されるアラーム信号を受け、記憶部1
3に格納されているユニット電源制御装置31〜3nに
関する情報の格納番地のアドレスを決定する。
出力を受ける。18はインバータであって、オア回路1
7の出力を受ける。191.19□−・・・19nは各
々ユニット電源制御装置38,3□−・・ 3nに対応
して設けられたアンド回路であり、一方の入力端子には
、上位制御部15からの出力信号を受け、他方の入力端
子には、インバータ18の出力信号が入力される。20
はデコーダであって、ユニット電源制御装置3I、3□
・−3nから送出されるアラーム信号を受け、記憶部1
3に格納されているユニット電源制御装置31〜3nに
関する情報の格納番地のアドレスを決定する。
つまりアラーム信号が出力されたユニット電源制御装置
に関する情報が格納されている番地を決定し、そのアド
レス信号を記憶部13へ出力する。
に関する情報が格納されている番地を決定し、そのアド
レス信号を記憶部13へ出力する。
記憶部13に格納されているこの情報は、前述したよう
にユニット電源制御装置3;、 3.・−・ 3nの各
々に対して、アラーム信号発生時、システムオフを要す
るか又は不要であるかを示すものであり、第2図に示す
ように、各記憶領域131〜13nには、各々ユニット
電源制御装置3.〜3nに関し、アラーム信号発生時に
、システムオフを要するか又は不要であるかを「1」又
は「0」で示す。倒されたとき、システムオフを要する
ことを意味する。
にユニット電源制御装置3;、 3.・−・ 3nの各
々に対して、アラーム信号発生時、システムオフを要す
るか又は不要であるかを示すものであり、第2図に示す
ように、各記憶領域131〜13nには、各々ユニット
電源制御装置3.〜3nに関し、アラーム信号発生時に
、システムオフを要するか又は不要であるかを「1」又
は「0」で示す。倒されたとき、システムオフを要する
ことを意味する。
システムの稼動に際しては、上位装置10からシステム
オン信号が上位制御部15に入力されるので、上位制御
部15は全てのユニット電源制御装置3.〜3nに対し
て、電源投入指令を与えることは従来のシステムと同じ
である。
オン信号が上位制御部15に入力されるので、上位制御
部15は全てのユニット電源制御装置3.〜3nに対し
て、電源投入指令を与えることは従来のシステムと同じ
である。
各負荷装置2.〜2nに対して電源ユニッ日、。
1’i −−−1z+ 1’! −−−In、 l
’n−−−−から電力が供給されシステムが稼動状態と
なる。
’n−−−−から電力が供給されシステムが稼動状態と
なる。
このような状態において、負荷装置2.〜2nに障害が
発生すると、障害が発生した負荷装置を制御しているユ
ニット電源制御装置からアラーム信号がシステム電源制
御装置11へ送られる。例えば負荷装置2□に障害が発
生すると、ユニット電源制御装置3□からアラーム信号
が送出される。このアラーム信号は、OR回路14およ
び制御部11cへ送られる。
発生すると、障害が発生した負荷装置を制御しているユ
ニット電源制御装置からアラーム信号がシステム電源制
御装置11へ送られる。例えば負荷装置2□に障害が発
生すると、ユニット電源制御装置3□からアラーム信号
が送出される。このアラーム信号は、OR回路14およ
び制御部11cへ送られる。
他方制御部11cへ入力されたアラーム信号は、アンド
回路16!へ入力される。デコーダ20にアラーム信号
が入力されると、デコードされて、記憶部13の記憶領
域13tに格納されている、システム電源切所要、不要
の情報(システムオフ要、不要の情報)が読出され、ア
ンド回路16□へ入力される。記憶領域132には「1
」が格納されており、システム電源切所要の場合であり
、記憶部13からは、信号「1」が出力される。なおシ
ステム電源切断不要の場合は記憶部13からは信号「0
」が出力される。
回路16!へ入力される。デコーダ20にアラーム信号
が入力されると、デコードされて、記憶部13の記憶領
域13tに格納されている、システム電源切所要、不要
の情報(システムオフ要、不要の情報)が読出され、ア
ンド回路16□へ入力される。記憶領域132には「1
」が格納されており、システム電源切所要の場合であり
、記憶部13からは、信号「1」が出力される。なおシ
ステム電源切断不要の場合は記憶部13からは信号「0
」が出力される。
アンド回路16□への2つの入力信号が共に「1」であ
るので(即ち、ユニット電源制御装置3.〜3nからの
アラーム信号はレベル「1」の信号として、出力され、
ユニット電源制御装置3.〜3nからアラ−ム信号が出
力されないと、レベル「0」の信号がこれらユニット電
源制御fl装置31〜3nから出力される。)アンド回
路1hの出力は「1」となり、その他の場合はアンド回
路16□の出力はrOJとなる。
るので(即ち、ユニット電源制御装置3.〜3nからの
アラーム信号はレベル「1」の信号として、出力され、
ユニット電源制御装置3.〜3nからアラ−ム信号が出
力されないと、レベル「0」の信号がこれらユニット電
源制御fl装置31〜3nから出力される。)アンド回
路1hの出力は「1」となり、その他の場合はアンド回
路16□の出力はrOJとなる。
アンド回路16□の出力「1」はオア回路17を経由し
て、インバータ18に入力され、レベル反転されて、レ
ベル「0」の信号となって、アンド回路19.〜19n
に入力される。
て、インバータ18に入力され、レベル反転されて、レ
ベル「0」の信号となって、アンド回路19.〜19n
に入力される。
上位装置lOからは、システム稼動期間中、システムオ
ン信号が出力されているので、上位制御部15は、この
システムオン信号を受けて、信号「1」を出力する。
ン信号が出力されているので、上位制御部15は、この
システムオン信号を受けて、信号「1」を出力する。
従って、インバータ18から信号rOJが出力されてい
ればアンド回路19.〜19!からは信号「0」が出力
されるのでこの信号rOJがユニット電源制御装置31
〜3nに入力され、全ての電源ユニット1□ 1°1
・−・1t+ l’z ・・−’ I n、 l’n
’−は、ユニット電源制御装置3.〜3nの指令を受
けて、電源切断状態となる。
ればアンド回路19.〜19!からは信号「0」が出力
されるのでこの信号rOJがユニット電源制御装置31
〜3nに入力され、全ての電源ユニット1□ 1°1
・−・1t+ l’z ・・−’ I n、 l’n
’−は、ユニット電源制御装置3.〜3nの指令を受
けて、電源切断状態となる。
このように記憶部13にアラーム信号発生時、システム
電源切所要として登録されているユニッ切断状態となる
。
電源切所要として登録されているユニッ切断状態となる
。
アラーム信号発生時、システム電源切断不要として記憶
部13に登録されているユニット電源制御装置からアラ
ーム信号が送出されても、システム電源切断は行われな
い。以下この点について説明する。
部13に登録されているユニット電源制御装置からアラ
ーム信号が送出されても、システム電源切断は行われな
い。以下この点について説明する。
例えばユニット電源制御装置3.からアラーム信号が送
出されると、アンド回路16.の一方の端子に入力され
るとともに、デコーダ20に入力され、記憶部13から
ユニット電源制御装置33についてのシステム電源切所
要、不要の情報が読出され、アンド回路16.の他方の
端子に入力される。
出されると、アンド回路16.の一方の端子に入力され
るとともに、デコーダ20に入力され、記憶部13から
ユニット電源制御装置33についてのシステム電源切所
要、不要の情報が読出され、アンド回路16.の他方の
端子に入力される。
この場合、記憶部13から読出される信号は「O」 (
システム電源切断不要)であるからアンド回路16.の
出力は「0」であり、従ってオア回路17を経由してイ
ンバータ18に入力されると、インバータ18の出力は
「1」となる。
システム電源切断不要)であるからアンド回路16.の
出力は「0」であり、従ってオア回路17を経由してイ
ンバータ18に入力されると、インバータ18の出力は
「1」となる。
このインバータ18の出力信号「1」は、全てのアンド
回路19.〜19nの一方の端子に入力される。前述の
ようにシステム稼動中は上位制御部15からは、信号「
1」が出力されているため、全てのアンド回路19+
”19nの出力は「1」となる。
回路19.〜19nの一方の端子に入力される。前述の
ようにシステム稼動中は上位制御部15からは、信号「
1」が出力されているため、全てのアンド回路19+
”19nの出力は「1」となる。
ユニット電源制御装置31〜3nにアンド回路19+
〜19nから信号「1」が入力されても、この信号「l
」は電源オンを意味するため、電源ユニットL+ 11
. −−−1!、 l’t ’−−− In、 1°
n −・−の電源切断は行われず、これら電源ユニフ目
1+ l’t −・−・1z+ l’z−Ino l
’n −からは引続いて電力の供給が行われる。
〜19nから信号「1」が入力されても、この信号「l
」は電源オンを意味するため、電源ユニットL+ 11
. −−−1!、 l’t ’−−− In、 1°
n −・−の電源切断は行われず、これら電源ユニフ目
1+ l’t −・−・1z+ l’z−Ino l
’n −からは引続いて電力の供給が行われる。
ただし、アラーム信号を送出した、ユニット電源制御装
置3.により制御される電源ユニッ) 13゜1°、・
−・の電源は、このユニット電源制御装置33自体の制
御に基いて切断される。
置3.により制御される電源ユニッ) 13゜1°、・
−・の電源は、このユニット電源制御装置33自体の制
御に基いて切断される。
従ってこのユニット電源制御装置3.からアラーム信号
が送出されても、システムは稼動を続行するため、ユニ
ット電源制御装置33により制御される電源ユニット1
++ 1’3 ’−の電源供給を必要としない負荷装置
23,2□、24・−2nを用いて、所要の情報処理の
遂行可能となる。
が送出されても、システムは稼動を続行するため、ユニ
ット電源制御装置33により制御される電源ユニット1
++ 1’3 ’−の電源供給を必要としない負荷装置
23,2□、24・−2nを用いて、所要の情報処理の
遂行可能となる。
このようにシステム稼動に支障がない場合は、ユニット
電源制御装置からアラーム信号が送出されても、システ
ム全体の稼動を停止する回数は少くなり、情報処理が効
率良く遂行される。
電源制御装置からアラーム信号が送出されても、システ
ム全体の稼動を停止する回数は少くなり、情報処理が効
率良く遂行される。
このようにユニット電源制御装置からアラーム信号が送
出されても、システム全体の稼動を停止する必要がない
場合としてはプリンタや磁気テープ装置の障害発生を起
こしたときであり、プリンタや磁気テープに電力を供給
する電源ユニットを制御するユニット電源制御装置に対
しては、前述した記憶部に「0」を割付けておけばよい
。
出されても、システム全体の稼動を停止する必要がない
場合としてはプリンタや磁気テープ装置の障害発生を起
こしたときであり、プリンタや磁気テープに電力を供給
する電源ユニットを制御するユニット電源制御装置に対
しては、前述した記憶部に「0」を割付けておけばよい
。
またユニット電源制御装置からアラーム信号が送出され
たとき、システム全体の稼動を停止する必要がある場合
としては、中央処理装置やDASD(ダイレクト記憶装
置)が障害を起こしたときであり、中央処理装置やDA
SDに対しては記憶部に「1」を割付けておけばよい。
たとき、システム全体の稼動を停止する必要がある場合
としては、中央処理装置やDASD(ダイレクト記憶装
置)が障害を起こしたときであり、中央処理装置やDA
SDに対しては記憶部に「1」を割付けておけばよい。
なお、前述の実施例では記憶部13にユニット電源制御
装置名を登録したが、本発明は、これに限定されるもの
ではなく、プリンタ、Iステープ装置、中央処理装置、
DASD等の負荷装置名や電源ユニット名(各電源ユ
ニットを特定する符号等)を記憶部13に登録しておき
、登録された各々の負荷装置や電源ユニットに対して、
システム電源切断制御の要、不要に応じて、rlJ、r
OJを割付けることにより、ユニット電源装置から出力
されるアラーム信号を利用して、前述の実施例と同様に
して、電源ユニット11+1’l ・・−・1z+
l’g−・1n、1°n・・・−・の電源切断制御を行
ってもよい。
装置名を登録したが、本発明は、これに限定されるもの
ではなく、プリンタ、Iステープ装置、中央処理装置、
DASD等の負荷装置名や電源ユニット名(各電源ユ
ニットを特定する符号等)を記憶部13に登録しておき
、登録された各々の負荷装置や電源ユニットに対して、
システム電源切断制御の要、不要に応じて、rlJ、r
OJを割付けることにより、ユニット電源装置から出力
されるアラーム信号を利用して、前述の実施例と同様に
して、電源ユニット11+1’l ・・−・1z+
l’g−・1n、1°n・・・−・の電源切断制御を行
ってもよい。
この場合回路構成は第2図に一示したものと同じでよい
。前述の実施例では負荷装置が障害を起こした場合につ
いて示したが電源ユニットが故障した場合でも同様に本
発明を適用可能である。そしてアラーム信号は、障害を
起こした負荷装置や電源ユニット自体から発生するよう
にしてもよ(、又はユニット電源制御装置から発生する
ようにしてもよい。
。前述の実施例では負荷装置が障害を起こした場合につ
いて示したが電源ユニットが故障した場合でも同様に本
発明を適用可能である。そしてアラーム信号は、障害を
起こした負荷装置や電源ユニット自体から発生するよう
にしてもよ(、又はユニット電源制御装置から発生する
ようにしてもよい。
このように本発明に係る電源制御方式は、負荷装置や電
源ユニットの障害発生に伴う、無用のシステムダウンを
防止できるため、システムの稼動効率が向上する。
源ユニットの障害発生に伴う、無用のシステムダウンを
防止できるため、システムの稼動効率が向上する。
第1図は本発明の原理説明図、第2図は本発明の実施例
構成図、第3図は従来の電源制御方式の説明図である。 L、 1’+ −= It、 l’t =−−1n
、 1°n−:電源ユニット、2.〜2n:負荷装負荷
装置−3n:ユニット電源制御装置、12:登録部、1
3:記憶部。 161〜16n:アンド回路、20:デコーダ。
構成図、第3図は従来の電源制御方式の説明図である。 L、 1’+ −= It、 l’t =−−1n
、 1°n−:電源ユニット、2.〜2n:負荷装負荷
装置−3n:ユニット電源制御装置、12:登録部、1
3:記憶部。 161〜16n:アンド回路、20:デコーダ。
Claims (1)
- 【特許請求の範囲】 負荷装置(2_1、2_2、・・・・・2_n)へ電力
を供給するユニット電源(1_1、1′_1、・・・・
・1_2、1′_2、・・・・・1_n、1′_n・・
・・・)の電源投入、切断制御、電源アラーム制御を行
う複数のユニット電源制御装置(3_1、3_2・・・
・・3_n)と、前記アラーム信号を受けるとともに、
前記ユニット電源制御装置(3_1、3_2、・・・・
・3_n)に対して電源投入、切断指令を与えるシステ
ム電源制御装置(11)とを備えるシステムの電源制御
を行う電源制御方式において、 前記アラーム信号発生時に、前記電源ユニット(1_1
、1′_1、・・・・・1_2、1′_1・・・・・1
_n、1′_n・・・・・)の電源切断の要、不要を示
す情報を格納する登録部(12)を設け、 前記ユニット電源制御装置(3_1、3_2、・・・・
・3_n)からのアラーム信号が前記システム電源制御
装置(11)へ入力されたとき、前記登録部(12)に
格納された前記情報を読出し、該読出された情報に基い
て、前記システム電源制御装置(11)から前記ユニッ
ト電源制御装置(3_1、3_2、・・・・・3_n)
へ前記電源切断の要、不要の信号を送出することを特徴
とする電源制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62100717A JPS63268426A (ja) | 1987-04-23 | 1987-04-23 | 電源制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62100717A JPS63268426A (ja) | 1987-04-23 | 1987-04-23 | 電源制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63268426A true JPS63268426A (ja) | 1988-11-07 |
Family
ID=14281397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62100717A Pending JPS63268426A (ja) | 1987-04-23 | 1987-04-23 | 電源制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63268426A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008165535A (ja) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | 電源制御回路,電源制御装置,電源制御システム,および情報処理装置 |
-
1987
- 1987-04-23 JP JP62100717A patent/JPS63268426A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008165535A (ja) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | 電源制御回路,電源制御装置,電源制御システム,および情報処理装置 |
US7992012B2 (en) | 2006-12-28 | 2011-08-02 | Fujitsu Limited | Power source control circuit, power source control device, power source control system, and information processing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63268426A (ja) | 電源制御方式 | |
JPS5855591B2 (ja) | バブルメモリ・ユニット用電源装置 | |
WO2001016678A1 (fr) | Systeme de controleur programmable et procede de reinitialisation dudit systeme | |
JPS59114619A (ja) | 電源制御方式 | |
JPH0147810B2 (ja) | ||
JP3009236B2 (ja) | デバイスの活性保守方式 | |
JPH0393942U (ja) | ||
JPS63157615A (ja) | 分散電源システム | |
JPS61193222A (ja) | 可搬形記憶装置 | |
JP3045748B2 (ja) | 電源切り換え方法 | |
JP3080882B2 (ja) | データ退避復元システム | |
JPH0675653A (ja) | 計算機冗長制御方式 | |
JPH0594265A (ja) | 多重書フアイルシステム | |
JPH01298419A (ja) | 電源制御インターフェース方式 | |
JPS6367707B2 (ja) | ||
JPS58178426A (ja) | デ−タ処理システム | |
JPH0414374B2 (ja) | ||
JPS63153656A (ja) | 記憶装置のバツクアツプ方式 | |
JPH0756617B2 (ja) | 情報処理システムの電源制御装置 | |
JPS61180338A (ja) | 割込入力装置 | |
JPS62160540A (ja) | 二重化情報処理装置 | |
JPS61189756A (ja) | 障害通知方式 | |
JPS59728A (ja) | 切換え方式 | |
JPS6125648U (ja) | 周辺装置の保護装置 | |
JPS63282546A (ja) | 記憶装置 |