JPS6326745A - 共用メモリのオ−バラン制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 マルチポートによりシェアアクセス可能なメモリアクセ
スシステムの共用メモリのオーバラン制御方式であって
、ライトポートのアドレスを超えてリードポートが共用
メモリをアクセスすることを防止する為、２つのポート
間でアクセスアドレスを比較するために、固有識別子（
ｒＤ）を用いて処理オペレーション毎に対応して比較し
た結果をチェックするチェック手段と、そのチェック手
段をアクセスモジュールから有効／無効化する手段とを
用意することにより、書込み後のデータ読出しの正常性
を保証すると同時に、ライトポートが書込み処理後に別
のオペレーションに使用されていてもオーバランアクセ
スを確実に判定するととが可能となる。

〔産業上の利用分野〕

本発明は、電子計算機システムにおける入出力装置と中
央処理装置間のデータ転送処理方式に係り、特に入出力
装置と中央処理装置間の非同期データを共用メモリに転
送する時のオーバラン制御方式に関する。

例えば、入出力装置（以下ＩＩＤと称する）と中央処理
装置（以下ｃｐｕと称する）間で、非同期にデータ転送
を行う場合は、通常下記方法でデータ転送を行う。

即ち、例えばＩｌｏからの読取りデータを一旦ＩＩＤ内
、又はＩｌｏとＣＰＵ間に置かれる制御装置内の共用メ
モリ　（例えば、バッファメモリ）に蓄えておき、ＣＰ
ｔ１が転送可能となった時点で共用メモリ内のデータを
ＣＰＵに転送する。

又は上記の逆の場合で、ＣＰＵから送出されたデータを
一旦共用メモリに蓄えておき、Ｉｌｏが書込み可能とな
った時点で共用メモリ内のデータをＩｌｏに送出する。

このような場合、共用メモリに対するアクセスポートは
多数あり、多数のアクセスモジュールよりシェアされて
使用される傾向にある。

このようなマルチポートよりタイムシェアによりアクセ
ス可能なメモリシステムに関して、書込まれたデータが
正しく読取られているか否かのチェックを効率的に行う
ことが望まれる。

〔従来の技術〕

第３図は従来例を説明するブロック図、第４図はマルチ
ポートのシステム構成例を説明する図、第５図はアクセ
スポートの構成例を説明する図、第６図はマルチポート
アクセスシステムの処理状況を説明する図、第７図はマ
ルチポートにおける共用メモリアクセス状況を説明する
図をそれぞれ示す。

本例は、共用メモリ　（以下バッファメモリと称する）
のデータを読出す時のオーバラン状態をチェックする場
合の動作であり、第３図は１つのリードモジュール１と
１つのライトモジュール２でバッファメモリ　（以下Ｂ
？’ｌと称する）６をアクセスする場合の構成である。

即ち、ライトモジュール２より所定転送速度を持ってラ
イトポート４を介して８Ｍ６ヘデータを転送し、ライト
ポートアドレスポインタ（以下ＡＰ、Ｗと略称する）４
ａで指定する８Ｍ６のアドレス位置へデータを書込む。

一方、リードモジュール１はリードポートアドレスポイ
ンタ（以下′ＡＰ、Ｒと略称する）３ａで指定する８Ｍ
６のアドレス位置からデータの読取りを行うことにより
、ライトモジュール２からリードモジュール１へのデー
タ転送が実行される。

この場合、リードモジュール１はライトモジュール２に
より既に書込まれたデータのみを読出す必要がある。（
即ち、まだ書込みされてないデータを読んではいけない
）。

従って、比較回路５において“ＡＰ、Ｗ４ａの値”と“
ＡＰ、Ｒ３ａの値”の大小比較、即ち“ＡＰ、Ｗ４ａの
値”〉“ＡＰ、Ｒ３ａの値”の条件が設立しているか否
かをチェックして、読取りデータの正常性（即ち、バッ
ファオーバラン状態でないこと）をチェックしていた。

一方、最近電子計算機システムが大規模になり、第４図
に示すようなマルチポートメモリアクセスシステムを構
成するようになって来た。

即ち、第４図に示すマルチポートメモリアクセスシステ
ムの場合、８Ｍ６は多数のアクセスモジュール（以下静
と称する）１（０）〜１（ｎ）からアクセスすることに
なる。

尚、符号４（０）〜４（ｍ）はアクセスポート（以下Ａ
Ｐと称する）であり、ＡＭＩ　（０）　〜１　（ｎ）か
らの８Ｍ６のアクセスはこのＡＰ４（０）〜４　（ｍ）
を介して実施されることになる。

又、八Ｍｌ　（０）　〜１　（ｎ）は任意の八Ｐ４　（
０）　〜４　（ｍ）を使用して叶６に対する読出し／書
込みが可能となる。

尚、各ＡＰ４　（０）〜４　（ｍ）はバッファメモリア
クセス用のアドレスポインタＡＤＯ〜へ〇ｍを備えてい
る。

又、第４図はＡＰ４　（０）〜４（ｍ）のアロケーショ
ンを管理するタスクモジュール（ＴＭ）　７と、ＡＰ４
　（０）〜４　（ｍ）からＢＭ用共通バス（ＢＭ−Ｂｕ
ｓ）　（２）使用要求信号ＲＱＯ〜ＲＱｍを受取り、そ
れに対する使用許可信号ＧＲＯ〜ＧＲｍの内の１つを各
サイクル毎にＡＰ４（０）〜４　（ｍ）に与えるＡＲＢ
８とを具備したシステムを示している。

このようなマルチポートメモリアクセスシステムにおい
て、例えばＡＭＩ（０）　（以下ライトＡＭＬ（０）と
称する）がＡＰ４（１）　（以下ライトＡＰ４（１）と
称する）を介して８Ｍ６にデータを書込み、Ａｌｌ１１
（２）　（以下リードＡＭＩ　（２）と称する）がＡＰ
４　（ｍ）　（以下リードＡＰ４（ｍ）と称する）を介
してライトＡＭＩ　（０）で書かれたデータを読出す場
合、ライトＡＰ４（１）内のアドレスポインタＭＤＩ　
とリードＡＰ４　（ｍ）内のアドレスポインタＡＤｍと
の大小比較を行う必要がある。

即ち、アドレスポインタＡＤｍ　＜アドレスポインタ４
０１となっていなければ、リードＡＭＩ　（２）から８
Ｍ６に書かれたデータを正常に読取ったことにはならな
い。

これは、ライトＡＰ４（１）からの書込みデータの転送
速度よりも、リードＡＰ４　（ｍ）での読取りデータの
転送速度が速い時に起こり得るオーバラン状態である。

尚、第５図に示すようにリードＡＰ４　（ｍ）内の機能
構成（他のＡＰ４　（０）　〜ＡＰ４　（ｍ　−１）も
同一内容）として、 メモリアクセス用アドレスポインタＡＤ＋ｎ　と、比較
対象となるポートのアクセスアドレスを保持する比較対
象アドレスポインタ＾ＤＬｍと、８Ｍ６をアクセスする
時に与えられる固有の識別子番号（以下１［１番号と称
する）を格納するＩＩ）レジスタ１ｍと、 ＢＭ−ＢｔｌＳ（２１内１［１−ＢＩＪＳを通じて入力
されるＩｔ）番号と、ＩＤレジスタ１ｍに格納している
ＩＤ番号との一敗を比較する比較部４１と、 自アドレスポインタＡＤｍの値と比較対象アドレスポイ
ンタＡＤＬｍＯ値との大小比較をする大小比較部４２と
、 大小比較部４２での比較結果を格納するステータスレジ
スタＳＴｍとを具備して構成されている。

このステータスレジスタＳＴｍに格納されている大小比
較部４２での比較結果情報器よ、リードＡＰ４　（ｍ）
のオーバラン状態を判定チェックする情報として用いら
れている。

〔発明が解決しようとする問題点〕

上述の方式で８Ｍ６のオーバランをチェックする場合、
下記の制約がある。

即ち、例えば第６図（Ａ）に示すようにライトＡＰ４　
（１）がデータ書込みを完了した後、リードＡＰ４（ｍ
）からのデータ読出し中に、別のＡＰ４　（２）　〜４
　（ｍ−１）から全く異なるアドレス（ＩＤ番号）にて
アクセスが行われた場合、比較対象が違うため新しいア
クセスに対して比較を行ってはならない。

又一方、第６図（Ｂ）に示すようなケースの場合、ライ
Ｉ−ＡＰ４（１）がデータ書込みを完了した後、リード
ＡＰ４（ｍ）からのデータ読出しを開始する状態の場合
では、ライトＡＰ４　（１）のアクセスのタイミングで
比較アドレスを取込む上述の方式では、リードＡＰ４　
（ｍ）からのデータ読出しを開始する時点でライトＡＰ
４（１）のアクセスがないため、比較アドレスが確実に
保証されない可能性がある。

尚、８Ｍ６へのアクセスは時分割にて実施されており、
Ｂ？＋６へのＢ門−Ｂ　ＩＩ　Ｓ　（２１は第７図に示
すように１サイクルａ、ｂ、ｃ、−・・毎に各ＡＰ４　
（０）　〜ＡＰ４（ｍ）が使用するパイプライン方式に
なっている。

〔問題点を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す原理ブロック図はマルチポートメモリアク
セスシステムを構成するＡｒ１（ｉ）の構成を示し、そ
の構成は、 メモリアクセス用アドレスポインタ手段（アドレスポイ
ンタ）　ＡＤｉ　と、 比較対象となるＡｒ１　（０）〜ＡＰ４　（ｍ）のアク
セスアドレスを保持する比較対象アドレスポインタ手段
（比較対象アドレスポインタ）　ＡＤＬｉと、８Ｍを当
該ＡＰ４（ｉ）でアクセスするＡＰＩの固有ＩＤ番号を
セットするＩＤレジスタ手段（ＩＯレジスク）Ｉｉと、
当該ＡＰ４　（ｉ）内でＩＤ番号の比較を行う比較手段
（比較部）４１と、 アドレスポインタ手段（アドレスポインタ）　ＡＤｉと
比較対象アドレスポインタ手段（比較対象アドレスポイ
ンタ）　ＡＤＬｉとの大小比較を行う大小比較手段（大
小比較部）４２と、 大小比較手段（大小比較部）４２での比較結果情報をセ
ットするステータスレジスタ手段（ステータスレジスタ
）　ＳＴｉ　と、 大小比較手段（大小比較部）４２の比較結果情ｔｕの有
効／無効を制御する有効／無効化手段（有効／無効化部
）４３と、 入出力される信号のドライバ手段（ドライバ）ＤＲＴＤ
ｉ、　ＤＲＡＤｉ及びレシーバ手段（レシーバ）　ＲＶ
ＩＤｉ、ＲＶＡＤｉ　とを具備して構成されている。

〔作用〕

マルチポートメモリアクセスシステムの場合のバッファ
オーバラン状態の防止を保証するため、比較するアドレ
スを処理オペレーションに対応して設定する手段と、ア
ドレス比較手段を有効化／無効化する手段とを設は構成
することにより、マルチポートメモリアクセスシステム
における読取り処理時のオーバランアクセスを確実に防
止し、読取りデータの正常性の保証が可能となる。

〔実施例〕

以下本発明の要旨を第２図及び第４図に示す実施例によ
り具体的に説明する。

第２Ｈは本発明の詳細な説明するブロック図を示す。尚
、全図を通じて同一符号は同一対象物を示す。

本実施例におけるＡｒ１（ｍ）　（他のＡｒ１　（０）
　〜ＡＰ４　（ｎ＋−１）も同一の構成である）は、第
１図で説明した機能ブロックで構成されている。

特に、有効／無効化部４３は当該ＡＭＩ　（ｉ）から大
小比較部４２での比較結果情報を有効化する情報をセッ
トする有効化部４３ａ　と、 有効化部４３ａに所定情報がセットされている場合は、
その出力と大小比較部４２の出力との論理積を取り、大
小比較部４２の出力をステータスレジスタ５ＴＩ１１に
セットするＡＮＤ４３ｂとを具備している。

例えば、ＡＭＩ　（０）が共通バス（１）を通じてＴＭ
７に問い合わせをし、Ａｒ１（０）が使用可能であるこ
とを知ると、同時にそのオペレーションに固有のＩＤ番
号をライトモジュールとしてＴＭ７より受は取る。

次に、ライトへ旧（０）はライト八Ｐ４　（０）内のＩ
Ｄレジスタ■０にその固有ＩＤ番号をセットし、リード
ポートとなる他のＡｒ１（１）〜ＡＰ４　（ｍ）にアド
レス通知が出来るようにする。

又、ライＩ−ＡＭＩ　（０）は、これからデータの書込
みをする８Ｍ６の先頭アドレスを内部アドレスポインタ
ＡＤＯにセットした後、８Ｍ６へのデータ書込み動作を
開始する。アドレスポインタＡＤＯは８Ｍ６へのデータ
書込みが１ワード（ＷＯＲＤ）行われる毎にプラス１さ
れる。

その後、例えばＡＭＩ　（ｎ）がライトＡＭＩ　（０）
で書込んだデータを読出すために、Ｔ？Ｉ７に問い合わ
せて例えばＡＰ４　（ｍ）の使用許可と、ライトＡＭ１
（０）が受は取り、内部ＩＤレジスタ■０に格納してい
る固有Ｉｎ番号とを受は取る。

次に、リードＡＭＩ　（ｎ）はリードＡＰ４　（ｍ）内
ＩＤレジスタ１ｍに、受は取った固有ＩＤ番号をセット
し、引き続きライトＡＭＩ　（０）が、第６図（Ａ）に
示す如くまだ書込み動作中であることを確認すると、オ
ーバランチェック手段（大小比較部４２等）を有効にす
るモードのリードコマンドを発行し、読取り動作を開始
する。

一方、第６図（Ｂ）示す如くライトＡＭＩ（０）の書込
み動作が既に完了している時は、オーバランチェ７り手
段（大小比較部４２等）を有効化しないモードのリード
コマンドを発行して、読取り動作を開始する。

リードＡＰ４　（ｍ）で大小比較部４２の出力が有効化
する情報が有効化部４３ａにセットされた場合は、以下
の動作が行われる。尚、アドレスポインタＡＤｍは８Ｍ
６からのデータ読出しが１ワード（ＷＯＲＤ）行われる
毎にプラス１される。

又、この間に他のＡＭＩ（１）〜ＡＭ１（ｎ−１）は、
既に他のＡＰ４（１）〜ＡＰ４（ｍ−１）を介して、８
Ｍ６に対する書込み／読出しが行われているものとする
。

尚、８Ｍ６へのアクセスは時分割されて実施されており
、８Ｍ６へのＢＭ−Ｂｕｓ（２）は既述の通り１サイク
ルａ、ｂ、ｃ、−・−毎に各ＡＰ４　（０）　〜ＡＰ４
　（ｍ）が使用するパイプライン方式になっている。

更に、各ＡＰ４　（０）　〜ＡＰ４　（ｍ）はＡＲＢ８
からのＢＭ−Ｂｕｓ（２１に対する使用許可信号ＧＲＯ
〜ＧＲｍを受は取ると、ＢＭ−ＢｔｌＳ（２）へのドラ
イバＤＲＩＤＯ〜ＤＲＩＤｍ、ＤＲＡＰＯ〜ＤＲＡＰｍ
をオンにして８Ｍ６に対するデータの書込み／読出しを
行う方法が取られている。

ライトＡＰ４　（０）がバス使用許可信号ＧＲＯを受は
取ると、１Ｏ−Ｂｕｓ　（尚、Ｂ　Ｍ　−Ｂ　Ｕ　Ｓ　
（２）は１Ｏ−ＢｕｓとＡＰ−Ｂｕｓとからなっている
ものとする）上には、７Ｍ７から与えられた固有Ｉｎ番
号が、ＡＰ−ＢｔｌＳ上にはアドレスポインタＡＤＯの
内容が乗る。

一方、リードＡＰ４　（ｍ）はこの時六ス使用許可信号
ＧＲｍがオフであるので、レシーバＲＶＩＤｍ、ＲＶＡ
Ｐｍがオンになり、ＩＤ番号（ＩＤＯ）　とアドレスポ
インタＡＤＯの内容をレシーブする。

この時、＋００−ＩＤｍの比較を比較部４１で行い、一
致しているとアドレスポインタＡＤＯの内容を比較対象
アドレスポインタＡＤＬｍにラッチする。

リードＡＰ４　（ｍ）は比較対象アドレスポインタＡＤ
Ｌｍの更新をライトＡＰ４（０）がＢｌ’１６をアクセ
スする毎に行い、リード＾旧（ｎ）からの８Ｍ６読取り
要求時に、自リードＡＰ４　（ｍ）内のアドレスポイン
タＡＤｍと、比較対象アドレスポインタ＾ＤＬｍとを大
小比較部４２にて大小比較を行う。

その結果、もし比較対象アドレスポインタＡＤＬｍ〈ア
ドレスポインタＡＤｍならばオーバ゛ランエラー状態を
、又比較対象アドレスポインタＡＤＬｍ−アドレスポイ
ンタＡＤｎ＋ならばビジー（ＢＵＳＹ）状態を通知する
信号が生成される。

この時、リードＡＭＩ　（ｎ）からの８Ｍ６読取り命令
がチェック有効を指示しているため、有効化部４３ａの
出力がオンとなり、大小比較時の状態はリードＡＭＩ　
（ｎ）に通知される。

尚、もし有効化部４３ａに有効化指示がセットされてな
い時は、大小比較部４２における比較結果情報は、ＡＮ
Ｄ４３ｂの論理積条件が取れず無視されリードＡＭｌ（
ｎ）には通知さない。

この状態は、第６図（Ｂ）に示すように、既にライ）　
ＡＭＩ　（０）に於けるデータ書込み動作完了後に、リ
ードＡＭＩ　（ｎ）による読出しを開始する時に使用さ
れる状態である。

又、第６図（Ａ）に示すように、リードＡＭＩ　（ｎ）
が読出し動作中にライ）　ＡＭＩ　（０）の書込み動作
が終了し、このライトＡＭＩ　（０）が他のオペレーシ
ョンに使用される場合は、７Ｍ７が現在進行中の読出し
動作とは異なる固有のＩＤ番号をこのオペレーションに
対して与える。

従って、リードＡＰ４（ｎ＋）では前の書込み動作時の
固を■Ｄ層番号保持して正常な比較動作が可能となると
共に、間違えたアドレス比較を行うことなく、正常な比
較動作が可能となる。

〔発明の効果〕

以上のような本発明によれば、マルチポートメモリアク
セスシステムにおける読取り処理時のオーバランアクセ
スを確実に防止し、読取りデータの正常性の保証が可能
となる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は従来例を
説明するブロック図、第４図はマルチポートのシステム
構成例を説明する図、 第５図はアクセスポートの構成例を説明する図、第６図
はマルチポートアクセスシステムの処理状況を説明する
図、 第７図はマルチポートにおける共用メモリアクセス状況
を説明する図、 をそれぞれ示す。 図において、 １はリードモジュール、 １　（０）　〜１　（ｎ）はＡＭ、　　　　　２はライ
トモジュール、３はリードポート、 ３ａはＡＰ、Ｒ，４ａはＡＰ、Ｗ。 ４はライトポート、　　４　（０）　〜４　（ｍ）はＡ
Ｐ。 ５は比較回路、　　　　　６はＢ？！。 ７はＴＭ、　　　　　　　　　８はＡＲＢ　。 ４１は比較部、　　　　　４２は大小比較部、４３は有
効／無効化手段（有効／無効化部）、４３ａは有効化部
、　　　４３ｂはＡＮＤ、をそれぞれ示す。 ！ｉ水グつΣ↓え０θり巳２″ロソ２０＊　３　図 マルチ汀シトのシズテ乙舎ＮりＪ４えｅ月Ｕ己２：￥−
４区

Claims (1)

1. 【特許請求の範囲】 共通バス（（１））を介して接続されており、且つ共用
   メモリをアクセスすることが出来る少なくとも２つ以上
   のアクセスモジュールと、前記共用メモリをアクセスす
   るための少なくとも２つ以上のポートを有し、 ２つ以上のアクセスモジュールが非同期にそれぞれ任意
   に１つの当該ポートを介して前記共用メモリをアクセス
   する時、一方のポート（ライトポート）は前記共用メモ
   リにデータ書込み処理を行い、他方のポート（リードポ
   ート）は前記共用メモリに書込まれたデータの読取り処
   理を行うことが出来るシェア可能なメモリアクセスシス
   テムにおいて、 各ポート内に、当該アクセスモジュール（ライトモジュ
   ール）によりセットされる識別子（ＩＤ）番号を保持す
   るＩＤレジスタ（Ｉｉ）と、 該共用メモリをアクセスするためのアドレスポインタ（
   ＡＤｉ）と、 当該ポート（４（ｉ））がデータを読出すリードポート
   として機能している時、自ポート（４（ｉ））以外の相
   手ポートがメモリアクセスのタイミングを得た時点で、
   その相手ポートの該ＩＤレジスタをモニタし、自ポート
   （４（ｉ））の該ＩＤレジスタ（Ｉｉ）の内容と一致し
   ているか否かを比較する比較手段（４１）と、前記比較
   手段（４１）の比較結果が一致している場合には、相手
   ポートの該アドレスポインタをラッチするアドレスポイ
   ンタラッチ手段（ＡＤＬｉ）と、前記アドレスポインタ
   ラッチ手段（ＡＤＬｉ）の内容と、自ポート（４（ｉ）
   ）の該アドレスポインタ（ＡＤｉ）との大小比較を行う
   大小比較手段（４２）と、前記大小比較手段（４２）か
   らの比較結果情報をセットするステータスレジスタ（Ｓ
   Ｔｉ）とを具備し、更に、 前記大小比較手段（４２）による比較結果情報の有効化
   情報をセットし、有効化した前記大小比較手段（４２）
   による比較結果情報を前記ステータスレジスタ（ＳＴｉ
   ）にセットさせる有効／無効化手段（４３）を設け、 前記有効／無効化手段（４３）にチェック機能を有効化
   する情報がセットされた場合は、前記大小比較手段（４
   ２）による比較結果が、“アドレスポインタ（ＡＤｉ）
   の値”≧“アドレスポインタラッチ手段（ＡＤＬｉ）の
   値”となると、その比較結果情報を前記有効／無効化手
   段（４３）を介して前記ステータスレジスタ（ＳＴｉ）
   にセットし、このセット情報により前記ライトポートの
   アドレスを超えて該リードポート（４（ｉ））が該共用
   メモリをアクセスしていることを判定することを特徴と
   する共用メモリのオーバラン制御方式。